DE10297587T5 - Halbleiter-Prüfvorrichtung - Google Patents

Halbleiter-Prüfvorrichtung Download PDF

Info

Publication number
DE10297587T5
DE10297587T5 DE10297587T DE10297587T DE10297587T5 DE 10297587 T5 DE10297587 T5 DE 10297587T5 DE 10297587 T DE10297587 T DE 10297587T DE 10297587 T DE10297587 T DE 10297587T DE 10297587 T5 DE10297587 T5 DE 10297587T5
Authority
DE
Germany
Prior art keywords
dut
error
faulty
cells
errors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE10297587T
Other languages
English (en)
Inventor
Kazuhiro Yamamoto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Publication of DE10297587T5 publication Critical patent/DE10297587T5/de
Withdrawn legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/006Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation at wafer scale level, i.e. wafer scale integration [WSI]
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/4402Internal storage of test result, quality data, chip identification, repair information
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C2029/5604Display of error information
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C2029/5606Error catch memory

Abstract

Halbleiter-Prüfvorrichtung zum Klassifizieren von geprüften Vorrichtungen (DUTen) von denen jede eine Speicherfunktion hat oder die Speicherfunktion enthält, in fehlerfreie Vorrichtungen oder fehlerhafte Vorrichtungen, bei der eine DUT enthaltend eine fehlerhafte Speicherzelle innerhalb eines Bereichs einer vorbestimmten Bedingung eine spezifisch verwendete DUT (Klasse B-Vorrichtung) ist, welche aufweist:
eine Klassifizierungsvorrichtung für spezifische Anwendungen zum Bestimmen für jede der DUTen, ob eine fehlerhafte Speicherzelle der vorbestimmten Verteilungsbedingung, die annehmbar ist, genügt oder nicht, um die DUTen in fehlerfreie Produkte, in denen alle Speicherzellen normal arbeiten, die spezifisch verwendeten DUTen und fehlerhafte Produkte zu klassifizieren.

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Erfindung bezieht sich auf eine Halbleiter-Prüfvorrichtung, die eine Vorrichtung entsprechend einer geprüften Vorrichtung (DUT) prüfen kann, die für eine bestimmte Anwendung eingesetzt werden kann. Genauer gesagt, bezieht sich die vorliegende Erfindung auf eine Halbleiter-Prüfvorrichtung mit einer Funktion des Auswählens einer DUT als einem fehlerfreien Produkt mit einer beschränkten Funktion (Klasse B-Produkt), wie eines in einer Anzeigevorrichtung verwendeten Bildspeichers, selbst wenn die DUT eine oder mehrere fehlerhafte Speicherzellen enthält, die einer vorbestimmten Bedingung genügen.
  • STAND DER TECHNIK
  • Der Stand der Technik in Bezug auf die vorliegende Anmeldung wird beschrieben. Bei einem in einer CRT(Kathodenstrahlröhren)-Anzeigevorrichtung oder einer LCD(Flüssigkristall)-Anzeigevorrichtung sind drei Primärfarben, d.h., R, G und B durch einen 24-Biteinheiten-Speicher dargestellt. Die Helligkeit jeder Primärfarbe wird durch ein 8-Bit-Gewicht dargestellt.
  • Wenn eine Speicherzelle für ein niedrigeres Bit wie ein LSB (geringstwertigstes) in dem 8-Bit-Gewicht fehlerhaft ist, kann eine Person, die eine auf einem Schirm der Anzeigevorrichtung dargestellte Anzeige betrachtet nicht erkennen, dass er oder sie eine fehlerhafte Farbe betrachtet. Mit anderen Worten, aus dem Gesichtspunkt der Anzeige eines Bildes stellt eine derartige fehlerhafte Zelle kein praktisches Hindernis dar.
  • 10 zeigt eine in Bezug auf die Helligkeit fehlerhafte Stelle auf der Anzeige, die vergrößert ist, wie durch Kreise gezeigt ist. Es wird angenommen, dass eine in jedem Kreis gezeigte Punktdarstellung eine Helligkeitsänderung hat, die das menschliche Auge nicht erkennen kann, obgleich die Punktdarstellung gegenüber ihrem ursprünglichen und normalen Helligkeitszustand geringfügig unterschiedlich ist.
  • In 10A findet eine fehlerhafte Farbdarstellung an mehreren Stellen statt, die über den Anzeigeschirm verteilt sind. Jedoch kann in diesem Fall eine Person kaum erkennen, dass die fehlerhafte Farbdarstellung an diesen Stellen existiert. Somit kann die Speicherzelle in diesem Fall praktisch verwendet werden.
  • Andererseits kann man in einem Fall, in welchem die Stellen mit fehlerhafter Farbdarstellung konzentriert sind, wie in 10B gezeigt ist, erkennen, dass dort eine fehlerhafte Farbdarstellung ist. In gleicher Weise kann man in einem Fall, in welchem die Stellen mit fehlerhafter Farbdarstellung eine Linie bilden, wie in den 10C, 10D und 10E gezeigt ist, die fehlerhafte Farbdarstellung ebenfalls erkennen. Die Speichervorrichtung mit einer derartig erkennbaren fehlerhaften Farbdarstellung kann praktisch nicht verwendet werden. Darüber hinaus ändert in einem Fall, in welchem eine Speicherzelle eines oberen Bits auf einer MSB(höchstwertigstes Bit)-Seite fehlerhaft ist, dieser Fehler stark die Helligkeit, selbst wenn nur ein fehlerhaftes Bit vorhanden ist. Somit kann die fehlerhafte Farbdarstellung erkannt werden.
  • Daher wird gefunden, dass in einem Fall einer Speichervorrichtung, die für eine bestimmte Anwendung wie den vorbeschriebenen Bildspeicher eingesetzt wird, selbst wenn die Speichervorrichtung eine oder mehrere fehlerhafte Zellen enthält, die einer beschränkten Bedingung genügen, die Speichervorrichtung verwendet werden kann als eine Vorrichtung, die einer fehlerfreien Vorrichtung vergleichbar ist. Nachfolgend wird eine derartige Speichervorrichtung, die verwendet werden kann, während ihre Funktion beschränkt ist, als eine Klasse-B-Vorrichtung bezeichnet.
  • Als Nächstes ist 1 ein begriffliches Diagramm einer Halbleiter-Prüfvorrichtung in einem Fall, in welchem sie eine Abhilfeanalysevorrichtung zum Wiederherstellen einer Speichervorrichtung enthält. Hauptkomponenten der Halbleiter-Prüfvorrichtung enthalten einen Zeitgenerator TG, einen Mustergenerator PG, eine Formatsteuervorrichtung FC, Stiftelektronik PG, eine Abtaststeuervorrichtung SC, einen Fehler speicher FM und die Abhilfeanalysevorrichtung 10. Die Komponenten in dem Fehlerspeicher FM enthalten, bezogen auf die vorliegende Anmeldung, einen Fehleranalysespeicher AFM. Es ist festzustellen, dass, da die Halbleiter-Prüfvorrichtung bekannt ist und ihre Techniken ebenfalls bekannt sind, Signale und Komponenten der Halbleiter-Prüfvorrichtung sowie deren detaillierte Beschreibung weggelassen sind mit Ausnahme der Hauptkomponenten, die sich auf die vorliegende Anmeldung beziehen.
  • Der Fehleranalysespeicher AFM enthält so viele Hochgeschwindigkeits-Speichervorrichtungen wie gleichzeitig gemessene DUTen. Jede der Speichervorrichtungen hat eine Speicherstruktur, die dieselbe wie die DUT ist, hinsichtlich zumindest der Datenbreite und des Adressenraums, und die Arbeitsgeschwindigkeit hiervon ist gleich der oder höher als die Zugriffsgeschwindigkeit der DUT.
  • Bei einem Vorgang der Speicherung eines in der DUT auftretenden Fehlers wird ein Adressensignal entsprechend einer Leseadresse der DUT von dem Mustergenerator PG gesandt. Gemäß diesem Adressensignal werden Fehlerinformationen FAIL von der Abtaststeuervorrichtung SC akkumuliert und an einer entsprechenden Adressenposition in dem AFM gespeichert.
  • Die Abhilfeanalysevorrichtung 10 führt eine Abhilfeanalyse so durch, dass eine Wiederherstellung unter Verwendung einer kleinen Anzahl von Ersatzreihen SR und einer kleinen Anzahl von Ersatzspalten SC ermöglicht wird, wie in 2 gezeigt ist. Genauer gesagt, nach Beendigung einer bestimmten Prüfung werden die in dem Fehleranalysespeicher AFM gespeicherten Fehlerinformationen aufeinander folgend ausgelesen und einer Analyse unterzogen, um eine Reihenadressenleitung oder Spaltenadressenleitung, auf der der Fehler auftritt, durch eine Ersatzleitung zu ersetzen. Um dies zu erreichen, werden auf der Grundlage der Fehlerinformationen für jede Reihenadressleitung oder Spaltenadressleitung, die den Fehler enthält, eine Reihenleitung und eine Spaltenleitung, die für die Wiederherstellung durch Ersatzleitungen zu ersetzen sind, identifiziert. Dann werden Informationen über die identifizierte Reihen- und Spaltenleitung als Wiederherstellungsinformationen zu einem Wiederherstellungsprozess gesandt.
  • 2 ist ein Diagramm, das das Prinzip der Abhilfe bei acht fehlerhaften Zellen durch Verwendung von Ersatzleitungen (eine kleine Anzahl von Ersatzreihen SR und eine kleine Anzahl von Ersatzspalten SC) illustriert. Diese Abhilfe wird nachfolgen beschrieben.
  • In einem Halbleiterspeicher, der durch einen DRAM dargestellt ist, ist ein Halbleiterchip gebildet durch eine Hauptzelle zum Speichern von Daten und eine Hilfszelle in Form von Leitungen in der Nähe der Speicherzelle, enthaltend eine begrenzte Anzahl von Ersatzreihen SR und eine begrenzte Anzahl von Ersatzspalten SC. In dieser Beschreibung wird aus Gründen der Einfachheit und Klarheit angenommen, dass zwei Ersatzreihen SE und zwei Ersatzspalten SC vorgesehen sind. In den 2(a) bis 2(d) stellt ein Kreuz an jeder von acht Positionen eine fehlerhafte Zelle dar, die an dieser Position existiert. Somit wird angenommen, dass in jedem der in den 2(a) bis 2(d) gezeigten Fällen an den durch Kreuze angezeigten Positionen fehlerhafte Zellen vorhanden sind.
  • In 2(a) kann für acht fehlerhafte Zellen, die an den durch Kreuze angezeigten Positionen existieren, eine Abhilfe durch Verwendung von vier Ersatzleitungen durchgeführt werden. Somit wird das in 2(a) gezeigte Chip einer Wiederherstellung unter Verwendung der Ersatzleitungen unterzogen und danach verpackt. Schließlich wird das Chip einer endgültigen Vorrichtungsprüfung unterzogen.
  • In dem von 2(b) kann die Abhilfe bei sieben fehlerhaften Zellen, die durch Kreuze gezeigt sind, durch vier Ersatzleitungen erfolgen. Jedoch kann die verbleibende eine fehlerhafte Zelle nicht geheilt werden (durch A in 2(b) angezeigt). Somit wird in diesem Fall dieses Chip in diesem Prozess als nicht wiederherstellbares Chip entfernt.
  • In gleicher Weise können in den Fällen der 2(c) und 2(d), obgleich fehlerhafte Zellen, die an sieben oder sechs durch Kreuze gekennzeichneten Positionen existieren, durch Verwendung von vier Ersatzleitungen geheilt werden können, die verbleibenden eine oder zwei fehlerhaften Zellen (durch B und C in 2(c) bzw. 2(d) gekennzeichnet) nicht geheilt werden. Somit wird in diesen Fällen das Chip in diesem Prozess entfernt.
  • 3 ist ein begriffliches Diagramm, das vollständig Prozesse zum Klassifizieren von Speichervorrichtungen in fehlerfreie Vorrichtungen und fehlerhafte Vorrichtungen illustriert. In diesem Diagramm wird angenommen, dass ein Fall illustriert ist, bei dem die Prüfung von Vorrichtungen auf einer Halbleiterscheibe durchgeführt wird, der Wiederherstellungs- und der Versiegelungsvorgang dieser Prüfung folgen und dann die endgültige Prüfung durchgeführt wird.
  • In einem Prozess der Halbleiterscheibenverarbeitung 100 wird eine Anzahl von Schaltungen, die Produkte bilden, auf der Halbleiterscheibe ausgebildet und die Halbleiterscheibe wird dann in einem Zustand angeordnet, in welchem sie einer elektrischen Prüfung unter Verwendung einer Halbleiterscheiben-Abtastvorrichtung unterzogen werden kann.
  • In einem Prozess der Abtastprüfung vor der Wiederherstellung 110 wird eine Anzahl von auf der Halbleiterscheibe gebildeten Schaltungschips, bei denen die Halbleiterscheiben-Abtastvorrichtung angewendet wird, durch eine Halbleiter-Prüfvorrichtung auf eine Funktion der Schaltung des Chips geprüft. Bei dieser Prüfung werden in einem Fall, in welchem eine DUT eine Speichervorrichtung ist, alle Speicherzellen auf der Halbleitescheibe dahingehend geprüft, ob eine fehlerhafte Zelle vorhanden ist oder nicht. Fehlerinformationen, die das Prüfergebnis anzeigen, werden an einer Adressenposition entsprechend dieser DUT des Fehleranalysespeichers AFM gespeichert. Auf der Grundlage des Prüfergebnisses wird die erste Klassifizierung individuell für die Schaltungschips durchgeführt, wodurch die Schaltungschips als die ersten für alle Bits fehlerfreien Chips 121, die wiederherstellbare Chips 122 und fehlerhafte Chips 123 klassifiziert werden. Es ist darauf hinzuweisen, dass die Beschreibung von anderen Fehlern als dem Fehler der Speicherzelle in der vorliegenden Anmeldung weggelassen ist, da ein Chip, das irgendeinen solcher anderen Fehler enthält, entfernt werden sollte.
  • Dann erzeugt, um einen Wiederherstellungsprozess durchzuführen, die Abhilfeanalysevorrichtung 10 vorbestimmte Wiederherstellungsinformationen 114s die die Durchführung des Wiederherstellungsprozesses er möglichen, und liefert diese Wiederherstellungsinformationen 114s zu einer Wiederherstellungsvorrichtung.
  • In dem Wiederherstellungsprozess 130 wird das wiederherstellbare Chip 122, das bei der ersten Klassifizierung klassifiziert wurde, auf der Grundlage der Wiederherstellungsinformationen 114s wieder hergestellt.
  • Bei einem Vorgang der Sondenprüfung nach der Wiederherstellung 140 wird die Funktion der Schaltung des Chips wieder für die ersten, für alle Bits fehlerfreien Chips 121, wiederhergestellten Chips und die fehlerhaften Chips 123 geprüft. Auf der Grundlage des Ergebnisses dieser Prüfung 140 wird die zweite Klassifizierung durchgeführt, wodurch die geprüften Chips in die zweiten, für alle Bits fehlerfreien Chips 141 und die ersten fehlerhaften Chips 142 klassifiziert werden. Die zweiten, für alle Bits fehlerfreien Chips 141, die in diesem Prozess als wiederherstellbar bestimmt waren, werden zu einem Montageprozess 200 geliefert, während die ersten fehlerhaften Chips 142 als endgültig fehlerhafte Chips 290 entfernt werden.
  • Bei dem Montageprozess 200 werden die zweiten, für alle Bits fehlerfreien Chips 141 in einer vorbestimmten Verpackung versiegelt und werden so ein Vorrichtungsprodukt in einer vorbestimmten IC-Leitungsform.
  • Bei einem Vorgang der Verpackungsprüfung 210 wird die in der vorgenannten Verpackung aufgenommene DUT auf alle Funktionen geprüft, die für ein IC-Produkt erforderlich sind, und wird auch in Abhängigkeit von den Eigenschaften bewertet. Bei dieser Prüfung werden alle Funktionen, die der Spezifizierung des IC-Produkts genügen, geprüft. Genauer gesagt, diese Prü fung wird durchgeführt zum Prüfen eines durch die Montage bewirkten Defekts, oder für Prüfobjekte, die bei der Sondenprüfung vor der Wiederherstellung 110 oder der Sondenprüfung nach der Wiederherstellung 140 nicht geprüft werden konnte.
  • Auf der Grundlage des Ergebnisses der vorgenannten Prüfung wird die dritte Klassifizierung durchgeführt, bei der normale DUTen als die dritten für alle Bits fehlerfreien DUTen 221 klassifiziert werden. Solche DUTen werden als Produkte 280 versandt, nachdem sie in einer vorbestimmten Weise 270 bewertet wurden. Die von den Eigenschaften der DUT abhängige Bewertung wird in einem Fall angewendet, in welchem die Produkte als bewertete Produkte versandt werden. Beispielsweise werden die Produkte bewertet auf der Grundlage von Leistungen wie einer Speicherzugriffszeit, oder von Gleichstromeigenschaften wie dem verbrauchten Strom.
  • Andererseits werden die DUTen, die als fehlerhaft festgestellt wurden, als die zweiten fehlerhaften DUTen 222 klassifiziert. Somit werden solche DUTen 222 schließlich gesammelt als die endgültig fehlerhaften Produkte 290, die beseitigt werden sollten. Die zweiten fehlerhaften DUTen 222 enthalten eine DUT, die hinsichtlich eines anderen Punktes als der Speicherzellenprüfung fehlerhaft ist, und sie enthalten auch viele DUTen, die als fehlerhaft wegen zumindest einem fehlerhaften Bit von allen Speicherzellen festgestellt wurden.
  • Wie vorstehend beschrieben ist, enthalten die endgültig fehlerhaften Produkte 290 die ersten fehlerhaften Chips 142 von der Sondenprüfung nach der Wiederherstellung 140 und die zweiten fehlerhaften Chips 222 von der Verpackungsprüfung 210. Solche fehlerhaften Produkte sind zu beseitigen. Solche endgültig fehlerhaften Produkte 290 enthalten viele Produkte, die als fehlerhaft festgestellt wurden aufgrund von einem oder mehr fehlerhaften Bits von allen Speicherzellen.
  • Andererseits sind bei einer Anwendung wie der vorbeschriebenen Verwendung als Bildspeicher Klasse B-Produkte, die eine oder mehr fehlerhafte Zellen enthalten, vergleichbar mit einem fehlerfreien Produkt solange wie einer beschränkten Bedingung genügt ist, und daher können sie als Produkte versandt werden. Jedoch enthält eine herkömmliche Halbleiter-Prüfvorrichtung keine Vorrichtung zum Auswählen derartiger Klasse B-Produkte.
  • Als Nächstes illustriert 4(a) eine Bewertung einer fehlerhaften DUT in allen DUTen bei einer herkömmlichen Fehlerklassifizierung. Diese herkömmliche Klassifizierung wird nachfolgend beschrieben. Es wird angenommen, dass eine Bewertung der fehlerhaften DUT, die als fehlerhaft bei der Halbleiterscheiben-Vorverarbeitung 100 festgestellt wurde, und die der fehlerhaften DUT, die bei der Verpackungsprüfung 210 als fehlerhaft festgestellt wurde, 20% bzw. 10% beträgt.
  • Eine Bewertung des endgültigen fehlerhaften Produkts 290, das als ein Ergebnis einer Reihe von Prüfungen als fehlerhaft festgestellt wurde, beträgt 30%. In einem Fall der Verwendung der herkömmlichen Halbleiter-Prüfvorrichtung ist eine Fehlerrate so hoch wie 30%, was erheblich groß ist, da die herkömmliche Halbleiter-Prüfvorrichtung keine Vorrichtung zum Auswählen der Klasse B-Produkte enthält.
  • Somit besteht das Problem, dass eine wirksame Ausbeute abnimmt, weil die Auswahl der Klasse B-Produkte nicht durchgeführt wird. Dieses erhöht den Einheitspreis der Herstellung der DUT.
  • Wie vorstehend beschrieben ist, hat die herkömmliche Technik das Problem, dass die wirksame Ausbeute abnimmt, weil die Auswahl der Klasse B-Produkte nicht durchgeführt wird. Darüber hinaus wird unter dem Gesichtspunkt der Herstellungskosten der DUT der Einheitspreis für die Herstellung höher. Aus diesen Gründen ist die herkömmliche Halbleiter-Prüfvorrichtung unerwünscht und hat Probleme unter einem praktischen Gesichtspunkt.
  • Andererseits kann, wie bei dem Beispiel des in der Anzeigevorrichtung verwendeten Bildspeichers beschrieben ist, selbst in einem Fall, in welchem eine Speichervorrichtung mehrere fehlerhafte Zellen enthält, sie bei einer spezifischen Anwendung problemlos eingesetzt werden, solange wie einer besonderen Bedingung genügt ist.
  • OFFENBARUNG DER ERFINDUNG
  • Somit ist eine Aufgabe der vorliegenden Erfindung, eine Halbleiter-Prüfvorrichtung vorzusehen, die eine Funktion des Heraussuchens eines Produkts enthält, das als ein fehlerfreies Produkt angesehen werden kann, wenn eine Funktion beschränkt ist, selbst wenn es eine oder mehr fehlerhafte Zellen enthält, die einer vorbestimmten Bedingung genügen.
  • Die erste Vorrichtung zum Lösen des vorstehenden Problems wird beschrieben.
  • In einer Halbleiter-Prüfvorrichtung zum Prüfen von geprüften Vorrichtungen nach dem Halbleiterscheibenprozess oder nach dem Montageprozess, von denen jede eine Speicherfunktion hat oder die Speicherfunktion enthält, in fehlerfreie Vorrichtungen oder fehlerhafte Vorrichtungen, während eine DUT enthaltend eine fehlerhafte Zelle innerhalb eines Bereichs einer vorbestimmten Bedingung, die bei einer bestimmten Anwendung annehmbar ist (beispielsweise Verwendung als ein Bildspeicher) als ein spezifisch verwendete DUT bezeichnet wird (Klasse B-Vorrichtung), ist eine Klassifizierungsvorrichtung für eine spezifische Anwendung vorgesehen für die Bestimmung für jede der DUTen, ob die fehlerhafte Zelle der annehmbaren vorbestimmten Verteilungsbedingung genügt oder nicht, um die DUTen in fehlerfreie Vorrichtungen, bei denen alle Speicherzelle normal arbeiten, die spezifisch verwendeten DUTen und fehlerhafte Vorrichtungen zu klassifizieren.
  • Als Nächstes wird die zweite Vorrichtung zum Lösen des vorgenannten Problems beschrieben.
  • Die vorbeschriebenen spezifisch verwendeten DUTen werden in mehrere Typen klassifiziert, wobei die Anzahl der Typen gleich M ist, und die Klassifizierungsvorrichtung für spezifische Anwendung bestimmt auf der Grundlage von M Typen von Schwellenwertbedingungen entsprechend den M Typen der spezifisch verwendeten DUTen, ob die fehlerhafte Zelle der annehmbaren vorbestimmten Verteilungsbedingung entspricht oder nicht, wodurch die DUTen in die fehlerfreien Produkte, bei denen alle Speicherzellen normal arbeiten, die M Typen von spezifisch verwendeten DUTen (beispielsweise Klasse B-Vorrichtungen, Klasse C-Vorrichtungen, Klasse D-Vorrichtungen und derglei chen) und die fehlerhaften Vorrichtungen klassifiziert werden.
  • Als Nächstes wird die dritte Vorrichtung zum Lösen des vorgenannten Problems beschrieben. 6 zeigt diese Vorrichtung der vorliegenden Erfindung.
  • Als ein Ausführungsbeispiel für die vorbeschriebene Klassifizierungsvorrichtung für spezifische Anwendung wird eine Vorrichtung betrachtet, die zumindest eine Zellvorrichtung für fehlerhafte Zellen (beispielsweise einen Gesamtfehlerzähler 81 und eine Gesamtfehlerzahl-Bestimmungseinheit 82) zum Zählen der Anzahl der gesamten fehlerhaften Zellen in allen Speicherzellen jeder DUT und zum Ausgeben eines Gesamtfehlersignals, das die Bestimmung anzeigt, ob die gezählte Zahl annehmbar ist oder nicht, enthält, und bestimmt, dass die DUT die spezifisch verwendete DUT ist, wenn die Anzahl der fehlerhaften Zellen gleich einer oder geringer als eine besondere Anzahl ist.
  • Als Nächstes wird die vierte Vorrichtung zum Lösen des vorgenannten Problems beschrieben. 6 zeigt auch diese Vorrichtung nach der vorliegenden Erfindung.
  • Ein Ausführungsbeispiel der vorgenannten Zählvorrichtung für fehlerhafte Zellen empfängt kontinuierlich Fehlerinformationen oder Durchlassinformationen, die ein Ergebnis der Feststellung anzeigen, ob jede Speicherzelle in der DUT fehlerhaft ist oder nicht, und sie enthält einen Gesamtfehlerzähler 81 zum Zählen einer Gesamtzahl des Auftretens von Fehlern der Fehlerinformationen; und eine Gesamtfehlerzahl-Bestimmungseinheit 82 zum Ausgeben eines Gesamtfehlersignals 82s in dem Fall, in welchem die Gesamtzahl des Auftretens von Fehlern gleich einem oder größer als ein vorbestimmter Schwellenwert ist.
  • Als Nächstes wird die fünfte Vorrichtung zum Lösen des vorgenannten Problems beschrieben. Die 8 und 9 zeigen diese Vorrichtung nach der vorliegenden Erfindung.
  • Ein Ausführungsbeispiel der vorgenannten Klassifizierungsvorrichtung für spezifische Anwendungen enthält zumindest eine Messvorrichtung für die Verteilungsbedingung von fehlerhaften Zellen (z.B. einen aufeinander folgenden Durchlasszähler 31 und eine Bestimmungseinheit 41 für eine aufeinander folgende Durchlasszahl) zum Messen einer Bedingung der Verteilung des Auftretens von fehlerhaften Zellen in allen Speicherzellen in jeder DUT und zum Ausgeben eines minimalen aufeinander folgenden Durchlassfehlersignals 41s, das ein Ergebnis der Bestimmung anzeigt, ob die gemessene verteilte Bedingung annehmbar ist oder nicht, und bestimmt die DUT als die spezifisch verwendete DUT, wenn das Auftreten der fehlerhaften Zellen mit einer vorbestimmten Verteilungsbedingung verteilt ist.
  • Als Nächstes wird die sechste Vorrichtung zum Lösen des vorgenannten Problems beschrieben. Die 8 und 9 zeigen auch diese Vorrichtung nach der vorliegenden Erfindung.
  • Ein Ausführungsbeispiel der vorgenannten Messvorrichtung für die Verteilungsbedingung von fehlerhaften Zellen empfängt kontinuierlich Fehlerinformationen oder Durchlassinformationen, die ein Ergebnis einer Bestimmung dahingehend anzeigen, ob jede Speicherzelle in der DUT fehlerhaft ist oder nicht, und sie ent hält: einen aufeinander folgenden Durchlasszähler 31 zum Zählen einer Anzahl des Aufeinanderfolgens der Durchlassinformationen in einem vorbestimmten Fehlerabschnitt auf der Grundlage eines Fehlerabschnitts-Setzregisters 44; und eine fortlaufende Durchlasszahl-Bestimmungseinheit 41 zum Ausgeben eines minimalen fortlaufenden Durchlassfehlersignals 41s in dem Fall, in welchem die von dem aufeinander folgenden Durchlasszähler 31 gezählte Zahl gleich einem oder niedriger als ein vorbestimmter Schwellenwert ist.
  • Als Nächstes wird die siebente Vorrichtung zum Lösen des vorgenannten Problems beschrieben. 11 zeigt diese Vorrichtung nach der vorliegenden Erfindung.
  • Ein Ausführungsbeispiel der vorgenannten Klassifizierungsvorrichtung für spezifische Anwendungen enthält zumindest eine Messvorrichtung für die Verteilungsbedingung von fehlerhaften Zellen (beispielsweise einen Abschnittsfehlerzähler 51 und eine Abschnittsfehlerzahl-Bestimmungseinheit 52) zum Messen einer Bedingung für die Verteilung des Auftretens von fehlerhaften Zellen in allen Speicherzellen der DUT und zum Ausgeben eines Abschnittsfehlersignals, das ein Ergebnis der Bestimmung dahingehend anzeigt, ob die gemessene Bedingung annehmbar ist oder nicht, und sie bestimmt die DUT als spezifisch zu verwendende DUT, wenn das Auftreten der fehlerhaften Zellen mit einer vorbestimmten Verteilungsbedingung verteilt ist.
  • Als Nächstes wird die achte Vorrichtung zum Lösen des vorgenannten Problems beschrieben. 11 zeigt ebenfalls diese Vorrichtung nach der vorliegenden Erfindung.
  • Ein Ausführungsbeispiel der vorgenannten Messvorrich tung für die Verteilungsbedingung von fehlerhaften Zellen empfängt kontinuierlich Fehlerinformationen oder Durchlassinformationen, die ein Ergebnis der Bestimmung durch eine Abtaststeuervorrichtung SC anzeigen, ob jede Speicherzelle der DUT fehlerhaft ist oder nicht, und sie enthält: mehrere vorbestimmte Abschnittsfehlerzähler 51 zum Teilen aller Speicherzellen in mehrere vorbestimmte Abschnitte und zum Zählen einer Anzahl des Auftretens von Fehlern in jedem der Abschnitte; und eine Abschnittsfehlerzahl-Bestimmungseinheit 52 zum Ausgeben eines Abschnittsfehlersignals 53s, wenn ein gezählter Wert von irgendeinem der Abschnittsfehlerzähler 51 einen vorbestimmten Schwellenwert überschreitet.
  • Als Nächstes wird die neunte Vorrichtung zum Lösen des vorgenannten Problems beschrieben. 6 zeigt die Vorrichtung nach der vorliegenden Erfindung.
  • Ein Ausführungsbeispiel der vorgenannten Klassifizierungsvorrichtung für spezifische Anwendungen enthält zumindest eine Bestimmungsvorrichtung für aufeinander folgende Fehler (z.B. einen Zähler 32 für aufeinander folgende Fehler und eine Bestimmungseinheit 42 für die Anzahl aufeinander folgender Fehler) zum Zählen einer Anzahl des aufeinander folgenden Auftretens von fehlerhaften Zellen in allen Speicherzellen der DUT und zum Ausgeben eines Annahmesignals für aufeinander folgende Fehler, das ein Ergebnis der Bestimmung dahingehend anzeigt, ob die gezählte Anzahl annehmbar ist oder nicht, und sie bestimmt die DUT als spezifisch verwendbare DUT, wenn die gezählte Anzahl gleich einer oder niedriger als eine bestimmte Zahl ist.
  • Als Nächstes wird die zehnte Vorrichtung zum Lösen des vorgenannten Problems beschrieben. 6 zeigt auch diese Vorrichtung nach der vorliegenden Erfindung.
  • Ein Ausführungsbeispiel der Bestimmungsvorrichtung für aufeinander folgende Fehler empfängt kontinuierlich Fehlerinformationen oder Durchlassinformationen, die ein Ergebnis der Bestimmung durch eine Abtaststeuervorrichtung dahingehend anzeigen, ob jede Speicherzelle der DUT fehlerhaft ist oder nicht, und sie enthält: einen Zähler 32 für aufeinander folgende Fehler zum Zählen einer Anzahl des Aufeinanderfolgens der Fehlerinformationen; und eine Bestimmungseinheit 42 für die aufeinander folgende Fehlerzahl zum Ausgeben eines Annahmesignals 42s für aufeinander folgende Fehler in dem Fall, in welchem ein von dem Zähler 32 für aufeinander folgende Fehler gezählter Wert gleich einem oder niedriger als ein vorbestimmter Schwellenwert ist.
  • Als Nächstes wird die elfte Vorrichtung zum Lösen des vorgenannten Problems beschrieben. 6 zeigt auch diese Vorrichtung nach der vorliegenden Erfindung.
  • Ein Ausführungsbeispiel der vorbeschriebenen Klassifizierungsvorrichtung für spezifische Anwendungen enthält: eine Fehlerzellen-Zählvorrichtung (beispielsweise einen Gesamtfehlerzähler 81 und eine Gesamtfehlerzahl-Bestimmungseinheit 82) zum Zählen einer Anzahl von fehlerhaften Zellen in allen Speicherzellen in der DUT als eine Gesamtfehlerzahl und zum Ausgeben eines Gesamtfehlersignals 82s, das ein Ergebnis der Bestimmung dahingehend anzeigt, ob die so gezählte Gesamtfehlerzahl annehmbar ist oder nicht; eine Bestimmungsvorrichtung für eine fortlaufende Fehlerzahl (z.B. einen Zähler 32 für aufeinander fol gende Fehler und eine Bestimmungseinheit 42 für eine aufeinander folgende Fehlerzahl) zum Zählen einer Zahl des aufeinander folgenden Auftretens der fehlerhaften Zellen in allen Speicherzellen in der DUT und zum Ausgeben eines Annahmesignals 42s für aufeinander folgende Fehler, das ein Ergebnis der Bestimmung dahingehend anzeigt, ob die so gezählte Anzahl annehmbar ist; eine Messvorrichtung für die Verteilungsbedingung von fehlerhaften Zellen (beispielsweise einen aufeinander folgenden Durchlasszähler 31 und eine Bestimmungseinheit 41 für eine aufeinander folgende Durchlasszahl) zum Messen einer Bedingung der Verteilung des Auftretens der fehlerhaften Zellen in allen Speicherzellen der DUT und zum Ausgeben eines minimalen aufeinander folgenden Durchlassfehlersignals 41s, das ein Ergebnis der Bestimmung dahingehend anzeigt, ob die gemessene Bedingung annehmbar ist oder nicht; und eine Bestimmungseinheit 60 für eine Klasse B-Vorrichtung zum Heraussuchen einer annehmbare Klasse B-Vorrichtung auf der Grundlage des Gesamtfehlersignals 82s, des Annahmesignals 42s für aufeinander folgende Fehler und des minimalen aufeinander folgenden Durchlassfehlersignals 41s.
  • Als Nächstes wird die zwölfte Vorrichtung zum Lösen des vorgenannten Problems beschrieben. 11 zeigt diese Vorrichtung nach der vorliegenden Erfindung.
  • Ein Ausführungsbeispiel der vorgenannten Klassifizierungsvorrichtung für spezifische Anwendungen enthält: eine Fehlerzellen-Zählvorrichtung (z.B. einen Gesamtfehlerzähler 81 und eine Bestimmungseinheit 82 für die Gesamtfehlerzahl) zum Zählen einer Anzahl von fehlerhaften Zellen in allen Speicherzellen in der DUT als eine Gesamtfehlerzahl und zum Ausgeben eines Gesamtfehlersignals 82s, das ein Ergebnis der Bestim mung dahingehend anzeigt, ob die so gezählte Gesamtfehlerzahl annehmbar ist oder nicht; eine Bestimmungsvorrichtung für eine aufeinander folgende Fehlerzahl (z.B. ein Zähler 32 für aufeinander folgende Fehler und eine Bestimmungseinheit 42 für eine aufeinander folgende Fehlerzahl) zum Zählen einer Zahl des aufeinander folgenden Auftretens der fehlerhaften Zellen in allen Speicherzellen in der DUT und zum Ausgeben eines Annahmesignals 42s für aufeinander folgende Fehler, das ein Ergebnis der Bestimmung dahingehend anzeigt, ob die so gezählte Zahl annehmbar ist oder nicht; eine Messvorrichtung für die Verteilungsbedingung von fehlerhaften Zellen (z.B. einen aufeinander folgenden Durchlasszähler 31 und eine Bestimmungseinheit 41 für eine aufeinander folgende Durchlasszahl) zum Messen einer Bedingung der Verteilung des Auftretens der fehlerhaften Zellen in allen Speicherzellen in der DUT und zum Ausgeben eines minimalen aufeinander folgenden Durchlassfehlersignals 41s, das ein Ergebnis einer Bestimmung dahingehend anzeigt, ob die gemessene Verteilungsbedingung annehmbar ist oder nicht; eine Messvorrichtung für die Verteilungsbedingung von fehlerhaften Zellen (z.B. einen Abschnittsfehlerzähler 51 und eine Bestimmungseinheit 52 für die Abschnittsfehlerzahl) zum Messen einer Verteilungsbedingung des Auftretens der fehlerhaften Zellen in allen Speicherzellen in der DUT und zum Ausgeben eines Abschnittsfehlersignals 52s, das ein Ergebnis der Bestimmung dahingehend anzeigt, ob die gemessene Verteilungsbedingung annehmbar ist oder nicht; und eine Bestimmungseinheit 60 für Klasse B-Vorrichtungen zum Heraussuchen einer annehmbaren Klasse B-Vorrichtung auf der Grundlage des Gesamtfehlersignals 82s, des Annahmesignals 42s für aufeinander folgende Fehler, des minimalen aufeinander folgenden Durchlassfehlersignals 41s und des Abschnitts fehlersignals 52s.
  • Als Nächstes wird die dreizehnte Vorrichtung zum Lösen des vorgenannten Problems beschrieben. 5 zeigt diese Vorrichtung nach der vorliegenden Erfindung.
  • Ein Ausführungsbeispiel der vorgenannten Klassifizierungsvorrichtung für spezifische Anwendungen wendet einen ersten Schritt zur Klassifizierung von DUTen nach einem Wiederherstellungsprozess an und wendet einen zweiten Schritt des Klassifizierens von DUTen bei der Packungsprüfung 210b an.
  • Als Nächstes wird die vierzehnte Vorrichtung zum Lösen des vorgenannten Problems beschrieben.
  • Ein Ausführungsbeispiel der vorgenannten Klassifizierungsvorrichtung für spezifische Anwendungen wendet die Klassifizierung nur für DUTen bei der Verpackungsprüfung 210b an.
  • Diese Vorrichtungen können zweckmäßig kombiniert werden, um eine andere praktische Vorrichtung zu ergeben, wenn dies gewünscht ist. Darüber hinaus entsprechen die den vorgenannten Komponenten gegebenen Bezugszahlen denjenigen, die bei bevorzugten Ausführungsbeispielen der Erfindung beschrieben sind. Jedoch sind die obigen Komponenten nicht hierauf beschränkt, sondern können durch Mittel gebildet sein, auf die andere praktische Äquivalente angewendet werden.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • 1 ist ein Diagramm, das ein Konzept einer Halbleiter-Prüfvorrichtung in einem Fall zeigt, in welchem sie eine Abhilfeanalysevorrichtung zum Wiederherstellen einer Speichervorrichtung enthält.
  • 2 ist ein Diagramm für das Prinzip der Abhilfe, bei der acht fehlerhafte Zellen durch Verwendung von Ersatzleitungen wiederhergestellt werden (eine kleine Anzahl von Ersatzreihen SR und eine kleine Anzahl von Ersatzspalten SC).
  • 3 ist ein begriffliches Diagramm, das insgesamt einen herkömmlichen Prozess zum Klassifizieren von Speichervorrichtungen in fehlerfreie und fehlerhafte zeigt.
  • 4 ist ein Diagramm, das eine Bewertung einer fehlerhaften Vorrichtung bei einer herkömmlichen Fehlerklassifizierung und diejenigen bei einer Fehlerklassifizierung gemäß der vorliegenden Erfindung zeigt.
  • 5 ist ein begriffliches Diagramm, das insgesamt einen Prozess der Klassifizierung von Speichervorrichtungen in fehlerfreie und fehlerhafte gemäß der vorliegenden Erfindung zeigt.
  • 6 ist ein Diagramm einer beispielhaften Struktur einer Halbleiter-Prüfvorrichtung nach der vorliegenden Erfindung, enthaltend die erste Fehlerbeschränkungs-Bestimmungseinheit und damit verbundene Komponenten.
  • 7 zeigt spezifische Beispiele für Positionen des Auftretens einer fehlerhaften Zelle in einer Speicherzellenanordnung von 8 Bits × 8 Bits.
  • 8 zeigt eine Beziehung zwischen der Aufeinanderfolge von Durchlass und einem Fehlerauftreten.
  • 9 ist ein Blockschaltbild einer Bestimmungseinheit für aufeinander folgende Durchlasszahlen gemäß der vorliegenden Erfindung.
  • 10 ist eine vergrößerte Ansicht einer Stelle fehlerhafter Helligkeit in einer Anzeigevorrichtung.
  • 11 ist ein Diagramm einer anderen beispielhaften Struktur einer Halbleiter-Prüfvorrichtung nach der vorliegenden Erfindung, enthaltend die erste Fehlerbeschränkungs-Bestimmungseinheit und damit verbundene Komponenten.
  • BESTE ART DER AUSFÜHRUNG DER ERFINDUNG
  • Die Erfindung wird nun beschrieben auf der Grundlage von Ausführungsbeispielen, wobei auf die Zeichnungen Bezug genommen ist. Die folgende Beschreibung der Ausführungsbeispiele soll den Umfang der vorliegenden Erfindung nicht beschränken, sondern die Erfindung veranschaulichen. Alle Komponenten und deren Verbindungen, die in den Ausführungsbeispielen beschrieben sind, sind nicht notwendigerweise wesentlich für die Erfindung. Darüber hinaus wird eine beispielhafte Form der Komponenten und Verbindungen in den Ausführungsbeispielen beschrieben. Jedoch ist die vorlie gende Erfindung nicht auf solche Komponenten und Verbindungen beschränkt.
  • Die vorliegende Erfindung wird nachfolgend unter Bezugnahme auf die 4 bis 9 beschrieben. Komponenten in diesen Zeichnungen, die den Komponenten der herkömmlichen Halbleiter-Prüfvorrichtung entsprechen, sind durch dieselben Bezugszahlen gekennzeichnet und die Beschreibung der redundanten Teile wird weggelassen.
  • 5 zeigt einen Gesamtvorgang der Klassifizierung von Speichervorrichtungen in fehlerhafte Vorrichtungen und Klasse B-Vorrichtungen. Diese Klassifizierung wird beschrieben.
  • Gemäß der vorliegenden Erfindung werden Vorrichtungen, die die Sondenprüfung nach der Wiederherstellung 140 bestanden haben, in zwei Typen klassifiziert, d.h., in Vorrichtungen, bei denen alle Bits fehlerfrei sind, und erste Klasse B-Vorrichtungen. Zusätzlich werden die endgültigen Produkte so gesetzt, dass sie nicht nur Produkte enthalten, die bei der herkömmlichen Klassifizierung erhalten wurden, sondern auch die Klasse B-Produkte. Bei der Klassifizierung der vorliegenden Erfindung wird die Beschreibung von Teilen, die dieselben wie diejenigen bei der herkömmlichen Klassifizierung sind, weggelassen.
  • Als Nächstes wird eine Sondenprüfung nach der Wiederherstellung für eine Klasse B-Klassifizierung 145 beschrieben, wobei auf einen Fall Bezug genommen wird, bei dem die in 6 gezeigte Hardwareausbildung verwendet wird. In diesem Fall ist die erste Fehlerbeschränkungs-Bestimmungseinheit 115 ein Beispiel für eine spezifische Struktur zur Klassifizierung von Chips enthaltend eine oder mehr fehlerhafte Zellen.
  • Die erste Fehlerbeschränkungs-Bestimmungseinheit 115 hat die Funktion der herkömmlichen Sondenprüfung vor der Wiederherstellung 110 sowie eine Funktion des Erhaltens von Informationen, die anzeigen, ob ein Chip mit einer oder mehr fehlerhaften Zellen einem Klasse B-Chip entspricht oder nicht, und einer Bestimmungsfunktion, und sie hat N Kanäle, wobei die Anzahl N der Kanäle einem Fehlersignal FAIL entspricht, das von der Abtaststeuervorrichtung SC empfangen wurde. Wenn beispielsweise der Fehleranalysespeicher AFM 1024 Kanäle hat, hat die erste Fehlerbeschränkungs-Bestimmungseinheit 115 ebenfalls 1024 Kanäle.
  • Beispiele für eine spezifische Anordnung von fehlerhaften Zellen sind 7 gezeigt. 7 zeigt ein spezifisches Beispiel von Auftrittspositionen von fehlerhaften Zellen in einer einfachen Speicherzellenanordnung von 8 Bits × 8 Bits. Es wird angenommen, dass ein von dem Mustergenerator PG geliefertes Adressensignal in einer solchen Reihenfolge auftritt, dass das Adressensignal für eine obere linke Zelle (RA0: CA0) zuerst auftritt, dann treten solche für Zellen in derselben Spaltenleitung nacheinander auf, dann solche für Zellen in der nächsten Spaltenleitung usw. Schließlich tritt das Adressensignal für eine untere rechte Zelle (RA7: CA7) auf. Darüber hinaus wird angenommen, dass ein Chip als ein Klasse B-Chip bestimmt wird; wenn drei aufeinander folgende Zellen nicht kontinuierlich existieren, um eine gerade Linie zu bilden. Wenn umgekehrt drei oder mehr fehlerhafte Zellen kontinuierlich existieren, wird dieses Chip als fehlerhaft bestimmt. Zusätzlich kann ein ALPG (Algorithmischer Mustergenerator), der als der Mustergenerator PG verwendet wird, ein Adressensignal in verschiedener Weise entsprechend verschiedenen Prüfzwecken erzeugen. Beispielsweise kann das Adressensignal in einer solchen Weise erzeugt werden, dass das Auftreten des Adressensignals nacheinander in der Spaltenrichtung fortschreitet, wie bei D in 10 gezeigt ist, oder sowohl in der Reihen- als auch in der Spaltenrichtung fortschreitet, um nacheinander in der diagonalen Richtung fortschreiten, wie bei E in 10 gezeigt ist.
  • In einem Fall mit der vorgenannten Bedingung zum Bestimmen des Klasse B-Chips sind die in 7 gezeigten Stellen A und B annehmbar als fehlerfreie Chips, während die Stellen C und D als fehlerhafte Chips zu erfassen sind.
  • Zurückgehend auf 6 enthält ein Kanal der ersten Fehlerbeschränkungs-Bestimmungseinheit 115 einen Gesamtfehlerzähler 81, eine Bestimmungseinheit 82 für eine Gesamtfehlerzahl, einen fortlaufenden Durchlasszähler 31, eine Bestimmungseinheit 41 für eine fortlaufende Durchlasszahl, einen fortlaufenden Fehlerzähler 32, eine Bestimmungseinheit 42 für eine fortlaufende Fehlerzahl und eine Bestimmungseinheit 60 für Klasse B. Der Fehleranalysespeicher AFM und der andere Anwendungsfehlerzähler 90 sind Komponenten, die in der herkömmlichen Halbleiterprüfvorrichtung verwendet wurden, und daher wird deren Beschreibung weggelassen.
  • Der Gesamtfehlerzähler 81 ist beispielsweise ein 32-Bitzähler zum Zählen der Gesamtfehlerzahl. Bei dem Zählvorgang wird, während ein Schreibfreigabesignal WE1 (siehe 6), das in einem Prüfzyklus erzeugt wird, in welchem ein Fehler durch einen erwarteten Wert EXP in der in 1 gezeigten Abtaststeuervor richtung SC geprüft wird, durchgesetzt wird, der Zähler 81 um eins erhöht, wenn ein von der Abtaststeuervorrichtung SC empfangenes Fehlersignal bestätigt wird. Als ein Ergebnis werden am Ende der Prüfung die Gesamtfehlerzahldaten 81s erhalten.
  • Die Bestimmungseinheit 82 für die Gesamtfehlerzahl gibt ein Gesamtfehlersignal 82s aus und liefert es zu der Klasse B-Bestimmungseinheit 60, wenn die Gesamtfehlerzahldaten 81s einen Wert anzeigen, der gleich einem oder größer als ein vorbestimmter Schwellenwert ist. Es ist darauf hinzuweisen, dass ein Schwellenwertregister (nicht gezeigt), das in der Bestimmungseinheit 82 für die Gesamtfehlerzahl enthalten ist, auf einen gewünschten Schwellenwert gesetzt und extern gesteuert werden kann. Somit kann in einem Fall, in dem es eine vorbestimmte Anzahl oder mehr Fehler gibt, die DUT bestimmt werden als das endgültige fehlerhafte Produkt. Beispielsweise kann, wenn eine Rate von fehlerhaften Zellen zu allen Zellen gleich oder größer als 0,01% ist, diese DUT bestimmt werden als das endgültige fehlerhafte Produkt. Alternativ kann, wenn 100 Fehler, d.h., fehlerhafte Zellen existieren, diese DUT als das endgültige fehlerhafte Produkt bestimmt werden.
  • Der aufeinander folgende Durchlasszähler 31 zählt die Anzahl von Durchlasszuständen in Aufeinanderfolge. Während das Schreibfreigabesignal WE1 bestätigt wird, wird der Zähler 31 um eins erhöht, wenn kein Fehlersignal FAIL von der Abtaststeuervorrichtung SC empfangen wurde (negiert), und wird auf "0" zurückgesetzt, wenn das Fehlersignal FAIL bestätigt wird. Als ein Ergebnis werden aufeinander folgende Durchlasszahldaten 31s, die sich mit der Zeit ändern, erhalten und zu der nächsten Stufe geliefert.
  • Die Bestimmungseinheit 41 für die aufeinander folgende Durchlasszahl enthält, wie in 9 gezeigt ist, ein Datenschieberegister 43 in einer vorbestimmten Stufe, ein Fehlerabschnittszahl-Setzregister 44, einen Multiplexer 45, einen Addierer 46, eine Subtraktionsschaltung 47, ein Schwellenwertregister 48 für die aufeinander folgende Durchlasszahl und einen Komparator 49.
  • Das Fehlerabschnittszahl-Setzregister 44 spezifiziert die Anzahl des Fehlerauftretens. Beispielsweise spezifiziert das Register 44 "3" als die Zahl des Fehlerauftretens. Das Datenschieberegister 43 empfängt die vergangenen aufeinander folgenden Durchlasszahldaten 31s nach dem Verschieben der Daten entsprechend der Anzahl des Fehlerauftretens und liefert Subtraktionsdaten 45s zu einem Eingangsende der Subtraktionsvorrichtung 47. Beispielsweise werden in einem Fall, in dem die Anzahl des Fehlerauftretens gleich "3" ist, Daten, nachdem drei Einheiten von Daten verschoben wurden, ausgewählt und als die Subtraktionsdaten 45s ausgegeben.
  • Der Addierer 46 und die Subtraktionsschaltung 47 berechnen die Anzahl des Durchlassauftretens in einem Abschnitt entsprechend der obigen Anzahl von Fehlerauftreten, und geben kontinuierliche die berechnete Anzahl von Durchlassauftritten aus. Genauer gesagt, der Addierer 46 und die Subtraktionsschaltung 47 geben vorbestimmte Abschnittsdurchlasszahldaten 47s aus, die ein durch Akkumulation und Addition der aufeinander folgenden Durchlasszahldaten 31s, die kontinuierlich eingegeben werden, und Subtraktion der vorgenannten Subtraktionsdaten 45s erhaltenes Ergebnis sind.
  • Der Komparator 49 empfängt die vorbestimmten Abschnittsdurchlasszahldaten 47s, um sie mit einem vorbestimmten Schwellenwert zu vergleichen, und gibt aus und liefert ein minimales aufeinander folgendes Durchlassfehlersignal 41s zu der Klasse B-Bestimmungseinheit 60, wenn die Anzahl von Durchlassauftritten den Schwellenwert erreicht oder geringer ist. Somit kann erfasst werden, ob ein Fall, in welchem die Anzahl von Durchlassauftritten geringer als 10000 ist, in einem Abschnitt, in dem FAIL dreimal aufgetreten ist, existiert oder nicht. Daher ist es möglich, die DUT als fehlerhaft zu bestimmen. Beispielsweise kann selbst in einem Fall, in dem die fehlerhaften Zellen nicht konzentriert sind, wie in E oder F in 7 gezeigt ist, die DUT in diesem Fall erfasst werden als das endgültige fehlerhafte Produkt, da drei oder mehr fehlerhafte Zellen nahe beieinander sind.
  • Diese Bestimmung wird unter Bezugnahme auf 8 im Einzelnen beschriebenen, die eine Beziehung zwischen aufeinander folgenden Durchlassauftritten und den Auftritten von Fehlern zeigt. Bei dem in 8 gezeigten Beispiel wird angenommen, dass das Fehlerabschnittszahl-Setzregister 33 in 9 auf "3" gesetzt ist. In 8 zeigt ein schwarzer Kreis auf einer Achse der Durchlass/Fehler-Auftrittszeit ein einzelnes Auftreten eines Fehlers an. Jeweils D1 bis D8 sind aufeinander folgende Durchlasszahldaten 31s, die aufeinander folgend von dem aufeinander folgenden Durchlasszähler 31 empfangen werden. Jeweils T1 bis T6 stellen vorbestimmte Abschnittsdurchlasszahldaten 47s dar, die eine Summe der Durchlasszahlen in drei Abschnitten sind, ausgegeben von der Subtraktionsvorrichtung 47 auf der Grundlage des Setzens von "3".
  • Beispielsweise sind T1 = D1 + D2 + D3, T2 = D2 + D3 + D4 und T3 = D3 + D4 + D5.
  • Jeweils T1 bis T6 werden mit einem vorbestimmten Schwellenwert 48s in dem Komparator 49 verglichen. Als ein Ergebnis des Vergleichs wird in einem Fall, in dem die vorbestimmten Abschnittsdurchlassdaten 47s niedriger als der Schwellenwert gleich T5 (siehe A in 8) ist, das minimale aufeinander folgende Durchlassfehlersignal 41s ausgeben. Dieses Signal 41s wird zu der Klasse B-Bestimmungseinheit 60 geliefert. Somit kann auch in einem Fall, in dem das Auftreten von Fehlern nicht fortgesetzt wird, die DUT als das endgültige fehlerhafte Produkt in einer angemessenen Weise bestimmt werden.
  • Gemäß 6 zählt der aufeinander folgende Fehlerzähler 32 die Anzahl von aufeinander folgenden Fehlerzuständen. Während das Schreibfreigabesignal WE1 bestätigt wird, wird der Zähler 32 um eins erhöht, wenn das von dem logischen Register SC empfangene Fehlersignal FAIL bestätigt wird, und er wird auf "0" zurückgesetzt, wenn das Fehlersignal FAIL negiert wird. In den meisten Fällen zeigt der Zähler 32 "0" an. Als ein Ergebnis werden die aufeinander folgenden Fehlerzahldaten 32s, enthaltend einen Wert "0", kontinuierlich zu dem nächsten Schritt geliefert.
  • Die Bestimmungseinheit 42 für eine aufeinander folgende Fehlerzahl gibt ein aufeinander folgendes Fehlerannahmesignal 42s in einem Fall aus, in dem die obigen aufeinander folgenden Fehlerzahldaten 32s einen vorbestimmten Schwellenwert erreichen oder übersteigen. Diese Einheit 42 enthält auch ein Schwellenwertregister (nicht gezeigt) und kann extern auf einen gewünschten Schwellenwert gesetzt und gesteuert werden. Somit werden Zahleninformationen betreffend die Anzahl von fehlerhaften Zellen, die kontinuierlich existieren, erhalten, und daher kann die Bestimmung des endgültigen fehlerhaften Produkts unmittelbar anhand der Zahleninformationen erfolgen. Beispielsweise können, wie in C oder D in 7 gezeigt ist, wenn der Schwellenwert auf "3" gesetzt ist, drei aufeinander folgende Fehler erfasst werden, was zu der Bestimmung führt, dass die DUT das endgültige Produkt ist.
  • Die Klasse B-Produkt-Bestimmungseinheit 60 empfängt das Gesamtfehlersignal 82s, das minimale aufeinander folgende Durchlassfehlersignal 41s und das aufeinander folgende Fehlerannahmesignal 42s und gibt die ersten Informationen 301d über die Klasse B-Vorrichtung oder die ersten Informationen 302d über die fehlerhafte Vorrichtung aus, die erhalten wurden durch Bestimmen für jedes Chip, ob das Chip in das Klasse B-Chip zu klassifizieren ist oder nicht, auf der Grundlage der vorgenannten empfangenen Signale. Genauer gesagt, wenn das Gesamtfehlersignal 82s erfasst wurde, und wenn das minimale aufeinander folgende Durchlassfehlersignal 41s für nur einen Moment erfasst wurde, und wenn das aufeinander folgende Fehlerannahmesignal 42s für nur einen Moment erfasst wurde, werden die ersten Fehlerinformationen 302d ausgegeben, die anzeigen, dass das entsprechende Chip in das endgültige fehlerhafte Produkt zu klassifizieren ist.
  • Das Chip, das nicht als in das endgültige fehlerhafte Produkt zu klassifizieren bestimmt ist, wird klassifiziert in das erste Klasse B-Chip 301 und die ersten Klasse B-Vorrichtung-Informationen 301d werden zu dem Montageprozess 200 gesandt.
  • Als Nächstes wird die in 5 gezeigte Verpackungsprüfung 210b beschrieben. Bei dieser Prüfung ist zusätzlich die zweite Fehlerbeschränkungs-Bestimmungseinheit zum Durchführen der Klassifizierung der Klasse B-Vorrichtungen gleichzeitig mit der herkömmlichen Verpackungsprüfung 210 vorgesehen. Die zweite Fehlerbeschränkungs-Bestimmungseinheit hat dieselbe Struktur wie die in 6 beschriebene und daher wird deren Beschreibung weggelassen. Um jedoch die Klasse B-Vorrichtungen zu klassifizieren, wird die wie vorstehend unter Bezug auf 6 erwähnt gesetzte Schwellenwertbedingung in eine gewünschte Bedingung geändert. Bei dieser Klassifizierung werden die Klasse B-Vorrichtungen in die zweiten Klasse B-Vorrichtungen 223 und die zweiten fehlerhaften Vorrichtungen 222 klassifiziert.
  • Gemäß der vorstehend beschriebenen Erfindung kann eine DUT, die als eine Klasse B-Vorrichtung annehmbar ist, in einer geeigneten Weise ausgesucht werden. Als ein Ergebnis kann diese DUT schließlich als ein Klasse B-Produkt 480 versandt werden. Somit kann eine DUT, die gemäß der herkömmlichen Technik als ein fehlerhaftes Produkt bestimmt ist, als ein Klasse B-Produkt versandt werden, obgleich die Funktion der DUT beschränkt ist. Dies ergibt den großen Vorteil der Verbesserung einer wirksamen Ausbeute. Die andere Wirkung, dass die Herstellungskosten verringert werden, kann ebenfalls erzielt werden.
  • 4(b) illustriert eine Rate von fehlerhaften DUTen zu allen DUTen gemäß der vorliegenden Erfindung. Bei der Beschreibung dieser Zeichnung wird angenommen, dass, wie die Rate von fehlerhaften DUTen bei der herkömmlichen Klassifizierung, eine Rate von DUTen, die bei der Halbleiterscheibenverarbeitung als fehlerhaft bestimmt sind, 20% beträgt, und eine Rate von DUTen, die bei der Verpackungsprüfung 210 als fehlerhaft bestimmt werden, 10% beträgt. Darüber hinaus wird angenommen, dass eine Rate von DUTen, die schließlich aus den ersten fehlerhaften DUTen in dem Prozess vor der Sondenprüfung als Klasse B-Vorrichtungen herausgesucht wurden, zu allen DUTen gleich 14% ist, und es wird auch genommen, dass eine Rate von DUTen, die schließlich als Klasse B-Vorrichtungen aus den zweiten fehlerhaften DUTen in dem Prozess nach der Verpackungsprüfung herausgesucht wurden, 3% beträgt.
  • Unter den vorstehenden Annahmen können die Klasse B-DUTen entsprechend einen Teil der 30% DUTen, die bei der herkömmlichen Klassifikation als zu beseitigende fehlerhafte Produkte bestimmt sind, als Produkte herausgesucht werden. Eine Rate der Klasse B-DUTen zu allen DUTen beträgt 14% + 3% = 17%. Als Ergebnis wird die Rate der versandten Produkte zu allen DUTen von 70% auf 70% + 17% = 87% erhöht. Somit wird die Ausbeute von 70% auf 87% verbessert, was zu der Herabsetzung der Herstellungskosten führt.
  • Der technische Geist der vorliegenden Erfindung ist nicht auf die beispielhafte spezifische Struktur oder Verbindung des obigen Ausführungsbeispiels beschränkt. Darüber hinaus kann das vorstehende Ausführungsbeispiel in einer geeigneten Weise modifiziert werden, um im weiten Umfang angewendet zu werden.
  • Beispielsweise wird bei dem obigen Ausführungsbeispiel die erste Fehlerbeschränkungs-Bestimmungseinheit 115 hinzugefügt und das Heraussuchen der Klasse B-Vorrichtungen wird auf einer tat sächlichen Zeitbasis durchgeführt, wie in 6 gezeigt ist. Alternativ kann die erste Fehlerbeschränkungs-Bestimmungseinheit 115 entfernt werden. Anstelle von deren Verwendung können Fehlerinformationen für alle Speicherzellen der DUT, die in dem Fehleranalysespeicher AFM gespeichert sind, ausgelesen werden und eine Klassifizierung, die ähnlich der durch die erste Fehlerbeschränkungs-Bestimmungseinheit 115 durchgeführten ist, kann durch Software erfolgen. Somit ist es möglich, die Klasse B-Vorrichtungen herauszusuchen. In diesem Fall nimmt, da das Heraussuchen der Klasse B-Vorrichtungen durch Software erfolgt, die Verarbeitungszeit zu. Jedoch ist dies ein praktikables Verfahren und hat den Vorteil, dass die erste Fehlerbeschränkungs-Bestimmungseinheit 115 nicht erforderlich ist.
  • Darüber hinaus wird bei dem vorstehenden Ausführungsbeispiel, wie in 5 gezeigt ist, die erste Vorrichtungsprüfung bei der Sondenprüfung vor der Wiederherstellung 111 durchgeführt; die zweite Vorrichtungsprüfung wird bei der Sondenprüfung nach der Wiederherstellung 145 für die Klassifizierung der Klasse B-Vorrichtungen durchgeführt; und das Heraussuchen der Klasse B-Vorrichtungen wird durch Hardware der in 6 gezeigten ersten Fehlerbeschränkungs-Bestimmungseinheit 115 durchgeführt, gleichzeitig mit der zweiten Vorrichtungsprüfung. Alternativ kann, falls erwünscht, anstelle der Durchführung der zweiten Vorrichtungsprüfung die folgende Operation durchgeführt werden. Die Fehlerinformationen für alle Speicherzellen, die in dem Fehleranalysespeicher AFM durch die Sondenprüfung vor der Wiederherstellung 110 gespeichert sind, d.h., durch die erste Vorrichtungsprüfung, werden ausgelesen und Informationen über fehlerhafte Zellen, die die wiederhergestellte Zelle anzeigen, werden von dem Wiederherstellungsprozess 130 empfangen. Auf der Grundlage sowohl der Fehlerinformationen und der Informationen über die fehlerhafte Zelle wird die wiederhergestellte fehlerhafte Zelle beiseite gesetzt und dann wird die Klassifizierung ähnlich der von der vorstehend beschriebenen ersten Fehlerbeschränkungs-Bestimmungseinheit 115 durchgeführten vorgenommen. Hierdurch die Klasse B-Vorrichtung ausgesucht werden. In diesem Fall wird, da die Klasse B-Vorrichtung durch Software ausgesucht wird, die Verarbeitungszeit verlängert. Jedoch ist dies praktikabel und hat den Vorteil, dass die erste Fehlerbeschränkungs-Bestimmungseinheit 115, die durch Hardware ausgebildet ist, nicht benötigt wird und die zweite Vorrichtungsprüfung, d.h., die Sondenprüfung nach der Wiederherstellung 145 für die Klassifizierung der Klasse B-Vorrichtungen weggelassen werden. kann.
  • Darüber hinaus kann, wenn der in 5 gezeigte Wiederherstellungsprozess 130 entfernt wurde, eine Rate von Vorrichtungen, die durch die Anwesenheit oder Abwesenheit des Wiederherstellungsprozesses als fehlerfreie Vorrichtungen geheilt werden können, in den fehlerfreien Vorrichtungen 221, den zweiten Klasse B-Vorrichtungen 223 und den zweiten fehlerhaften Vorrichtungen 222 klein sein. In diesem Fall können die Sondenprüfung vor der Wiederherstellung 110, der Wiederherstellungsprozess 130 und die Sondenprüfung nach der Wiederherstellung für die Klassifikation der Klasse B-Vorrichtungen 145 entfernt werden, falls dies gewünscht ist. Dies erhöht die Rate der Klasse B-Vorrichtungen. Da jedoch die Klasse B-Vorrichtungen als Produkte versandt werden können, ist die Entfernung der obigen Prozesse 110, 130 und 145 praktikabel. In diesem Fall wird zusätzlich zu der durch die se Entfernung erzielten Kostensenkung der Vorteil erreicht, dass die Anzahl von Vorrichtungen, die aus einer einzelnen Halbleiterscheibe erhalten werden können, da eine Wiederherstellungsschaltung nicht in jeder Vorrichtung erforderlich ist, und somit die Chipfläche verringert. Die Zunahme der Anzahl der Vorrichtungen trägt auch in großem Maße zu der Kostensenkung bei. Darüber hinaus ist aus dem Gesichtspunkt der Herstellungsplanung die obige Entfernung der Prozesse vorteilhaft, da sie den Herstellungsplan stark verkürzt.
  • Darüber hinaus können zusätzlich in einem Fall eines Speichers, der auf ein niedrigeres Bit näher dem LSB in einem Bildspeicher angewendet wird, verschiedene vorgenannte Schwellenwerte gesetzt werden, um die Bedingung loser zu machen. Somit sind, um dies zu erreichen, mehrere Reihen von ersten Fehlerbeschränkungs-Bestimmungseinheiten 115 so vorgesehen, dass eine gleichzeitige Klassifizierung von Vorrichtungen in M (M ist eine ganze Zahl gleich oder größer als eins) Typen von Vorrichtungen in Abhängigkeit von der Fehlerhäufigkeit zu ermöglichen. In diesem Fall werden die Vorrichtungen klassifiziert in Klasse B-Vorrichtungen und zumindest einen Rang von Vorrichtungen, der niedriger als Klasse B ist, wie Klasse C-Vorrichtungen, Klasse D-Vorrichtungen und dergleichen. Daher wird die Anzahl der Vorrichtungen, die als fehlerhaft bestimmt werden, weiter verringert. Als ein Ergebnis wird der Vorteil erhalten, dass die Ausbeute weiter verbessert werden kann.
  • Wie in 11 gezeigt ist, die eine andere beispielhafte Struktur der Halbleiter-Prüfvorrichtung nach der vorliegenden Erfindung zeigt, die die erste Fehlerbeschränkungs-Bestimmungseinheit und damit verbun dene Komponenten enthält, können eine Adressendecodiereinheit 50, mehrere Abschnittsfehlerzähler 51 und eine Abschnittsfehler-Bestimmungseinheit 52 zusätzlich vorgesehen sein.
  • Während ein Adressenraum eines Speichers in mehrere Abschnitte geteilt ist, beispielsweise 256 Abschnitte, auf der Grundlage einer extern gesetzten Bedingung, teilt die Adressendecodiereinheit 50 ein von PG empfangenes Adressensignal in 256 Abschnitte und decodiert es, und wenn ein von der Abtaststeuervorrichtung SC empfangenes Fehlersignal FAIL bestätigt wird, erzeugt sie ein decodiertes Signal 50s für einen entsprechenden Adressenabschnitt.
  • Mehrere Abschnittsfehlerzähler 51 enthalten beispielsweise 256 Zählerkanäle. In der Praxis wird eine Zählerfunktion von 256 Kanälen durch einen einzelnen Speicher realisiert. Der Kanal, der das decodierte Signal 50s bei der obigen Bestätigung empfängt, wird um eins erhöht. Als eine Folge werden am Ende der Prüfung Fehlerzählinformationen 51s für jeden der 256 Abschnitte erhalten.
  • Die Abschnittsfehler-Bestimmungseinheit 52 empfängt die Fehlerzählinformationen von 256 Kanälen für jeden Abschnitt an dem Ende der Prüfung und gibt ein Abschnittsfehlersignal 52s in dem Fall aus, in dem ein Kanal, der einen gewünschten Schwellenwert überschreitet vorhanden ist, um das Abschnittsfehlersignal 52s zu der Klasse B-Vorrichtungs-Bestimmungseinheit 60 zu liefern.
  • Auch in einem Fall, in dem die Klasse B-Vorrichtungs-Bestimmungseinheit 60 das vorgenannte Abschnittsfehlersignal 52s erhalten hat, bestimmt die Klasse B- Vorrichtungs-Bestimmungseinheit 60, dass die entsprechende DUT fehlerhaft ist. Somit können die Klasse B-Vorrichtungen durch eine weitere Klassifizierungsbedingung ausgesucht werden.
  • Die Komponenten oder Teile, die praktisch auf zu implementierende Funktionsmittel angewendet werden können, können durch Hardwarelogik oder sowohl durch Software oder ein Mikroprogramm als auch Hardwarelogik oder durch Software implementiert werden.
  • GEWERBLICHE ANWENDBARKEIT
  • Die vorliegende Erfindung hat die folgenden vorteilhaften Wirkungen anhand der obigen Beschreibung.
  • Wie vorstehend beschrieben ist, ist gemäß der vorliegenden Erfindung eine Vorrichtung zum Heraussuchen einer Klasse B-Vorrichtung, die für eine spezifische Anwendung eingesetzt werden kann, vorgesehen. Somit kann ein Teil von integrierten Schaltungen, der bei der herkömmlichen Klassifizierung ausgemustert wurde, als Klasse B-Produkt versandt werden. Als Ergebnis kann die effektive Ausbeute verbessert werden und eine Herabsetzung der Herstellungskosten kann erzielt werden.
  • Demgemäß sind die technischen Wirkungen der vorliegenden Erfindung sowie die ökonomischen Wirkungen groß.
  • Zusammenfassung:
  • Es ist eine Halbleiter-Prüfvorrichtung vorgesehen, die eine Funktion des Heraussuchens einer Vorrichtung als einer fehlerfreien Vorrichtung mit einer beschränkten Funktion (d.h., eine Klasse B-Vorrichtung) hat, selbst wenn diese Vorrichtung eine oder mehrere fehlerhafte Zellen enthält, die einer vorbestimmten Bedingung genügen. Um dies zu erzielen, enthält die Halbleiter-Prüfvorrichtung zum Klassifizieren von geprüften Vorrichtungen (DUTen) in fehlerfreie Vorrichtungen oder fehlerhafte Vorrichtungen, wobei eine DUT, die eine oder mehrere fehlerhafte Zellen enthält, die einer vorbestimmten Bedingung genügen, die für eine spezifische Anwendung annehmbar ist, eine spezifisch verwendete DUT (Klasse B-Vorrichtung ist) enthält: eine Klassifizierungsvorrichtung für spezifische Anwendungen zum Bestimmen für jede der DUTen, ob eine oder mehrere fehlerhafte Zellen der vorbestimmten Bedingungen, die annehmbar ist, genügen oder nicht, wodurch die spezifisch verwendeten DUTen herausgesucht werden.

Claims (14)

  1. Halbleiter-Prüfvorrichtung zum Klassifizieren von geprüften Vorrichtungen (DUTen) von denen jede eine Speicherfunktion hat oder die Speicherfunktion enthält, in fehlerfreie Vorrichtungen oder fehlerhafte Vorrichtungen, bei der eine DUT enthaltend eine fehlerhafte Speicherzelle innerhalb eines Bereichs einer vorbestimmten Bedingung eine spezifisch verwendete DUT (Klasse B-Vorrichtung) ist, welche aufweist: eine Klassifizierungsvorrichtung für spezifische Anwendungen zum Bestimmen für jede der DUTen, ob eine fehlerhafte Speicherzelle der vorbestimmten Verteilungsbedingung, die annehmbar ist, genügt oder nicht, um die DUTen in fehlerfreie Produkte, in denen alle Speicherzellen normal arbeiten, die spezifisch verwendeten DUTen und fehlerhafte Produkte zu klassifizieren.
  2. Halbleiter-Prüfvorrichtung nach Anspruch 1, bei der die spezifisch verwendeten DUTen in mehrere Typen klassifiziert werden, wobei die Anzahl der Typen gleich M ist, und die Klassifizierungsvorrichtung für spezifische Anwendungen auf der Grundlage von M Typen von Schwellenwertbedingungen, die den M Typen der spezifisch verwendeten DUTen entsprechen bestimmt, ob die fehlerhafte Speicherzelle der vorbestimmten Verteilungsbedingung, die annehmbar ist, genügt oder nicht, um die DUTen in die fehlerfreien Produkte, in denen alle Speicherzellen normal arbeiten, die M Typen von spezi fisch verwendeten DUTen und die fehlerhaften Produkte zu klassifizieren.
  3. Halbleiter-Prüfvorrichtung nach Anspruch 1, bei der die Klassifizierungsvorrichtung für spezifische Anwendungen eine Fehlerzellen-Zählvorrichtung zum Zählen der Anzahl der gesamten fehlerhaften Zellen in allen Speicherzellen jeder DUT und zum Ausgeben eines Gesamtfehlersignals, das die Bestimmung anzeigt, ob die gezählte Anzahl annehmbar ist oder nicht, enthält, und die Klassifizierungsvorrichtung für spezifische Anwendungen die DUT als die spezifisch verwendete DUT bestimmt, wenn die Anzahl der fehlerhaften Zellen gleich einer oder geringer als eine bestimmte Zahl ist.
  4. Halbleiter-Prüfvorrichtung nach Anspruch 3, bei der die Fehlerzellen-Zählvorrichtung kontinuierlich Fehlerinformationen oder Durchlassinformationen empfängt, die ein Ergebnis der Bestimmung, ob jede Speicherzelle in der DUT fehlerhaft ist oder nicht, und die Fehlerzellen-Zählvorrichtung enthält: einen Gesamtfehlerzähler zum Zählen einer Gesamtzahl des Fehlerauftretens der Fehlerinformationen; und eine Gesamtfehlerzahl-Bestimmungseinheit zum Ausgeben eines Gesamtfehlersignals in einem Fall, in dem die Gesamtzahl des Fehlerauftretens gleich einem oder größer als ein vorbestimmter Schwellenwert ist.
  5. Halbleiter-Prüfvorrichtung nach Anspruch 1, bei der die Klassifizierungsvorrichtung für spezifische Anwendungen eine Fehlerzellen- Zersteuungsbedingungs-Messvorrichtung zum Messen einer Bedingung für die Zerstreuung des Auftretens von fehlerhaften Zellen in allen Speicherzellen in jeder DUT und zum Ausgeben eines minimalen aufeinander folgenden Durchlassfehlersignals, das ein Ergebnis der Bestimmung, ob die gemessene zerstreute Bedingung annehmbar ist oder nicht, enthält, und die DUT als die spezifisch verwendete DUT bestimmt, wenn das Auftreten der fehlerhaften Zellen mit einer bestimmten zerstreuten Bedingung zerstreut ist.
  6. Halbleiter-Prüfvorrichtung nach Anspruch 5, bei der die Fehlerzellen-Zerstreuungsbedingungs-Messvorrichtung kontinuierlich Fehlerinformationen oder Durchlassinformationen empfängt, die ein Ergebnis der Bestimmung, ob jede Speicherzelle in der DUT fehlerhaft ist oder nicht, anzeigen, und die enthält: einen aufeinander folgenden Durchlasszähler zum Zählen einer Anzahl des Aufeinanderfolgens der Durchlassinformationen in einem vorbestimmten Fehlerabschnitt; und eine aufeinander folgende Durchlasszahl-Bestimmungseinheit zum Ausgeben eines minimalen aufeinander folgenden Durchlassfehlersignals in einem Fall, in dem die von dem aufeinander folgenden Durchlasszähler gezählte Zahl gleich einem oder geringer als ein vorbestimmter Schwellenwert ist.
  7. Halbleiter-Prüfvorrichtung nach Anspruch 1, bei der die Klassifizierungsvorrichtung für spezifische Anwendungen eine Fehlerzellen-Verteilungsbedingungs-Messvorrichtung zum Messen einer Bedingung für die Verteilung des Auftretens von fehlerhaften Zellen in allen Speicher zellen der DUT und zum Ausgeben eines Abschnittsfehlersignals, das ein Ergebnis der Bestimmung, ob die gemessene Bedingung annehmbar ist oder nicht, enthält und die DUT als die spezifisch verwendete DUT bestimmt, wenn das Auftreten der fehlerhaften Zellen mit einer vorbestimmten Verteilungsbedingung verteilt ist.
  8. Halbleiter-Prüfvorrichtung nach Anspruch 7, bei der die Fehlerzellen-Verteilungsbedingungs-Messvorrichtung kontinuierlich Fehlerinformationen oder Durchlassinformationen empfängt, die ein Ergebnis der Bestimmung, ob jede Speicherzelle der DUT fehlerhaft ist oder nicht, anzeigen, und die enthält: eine vorbestimmte Anzahl von Abschnittsfehlerzählern zum Teilen aller Speicherzellen in eine vorbestimmte Anzahl von Abschnitten und zum Zählen einer Anzahl des Fehlerauftretens in jedem der Abschnitte; und eine Abschnittsfehlerzahl-Bestimmungseinheit zum Ausgeben eines Abschnittsfehlersignals, wenn ein gezählter Wert von einem der Abschnittsfehlerzähler einen vorbestimmten Schwellenwert überschreitet.
  9. Halbleiter-Prüfvorrichtung nach Anspruch 1, bei der die Klassifizierungsvorrichtung für spezifische Anwendung eine Bestimmungsvorrichtung für aufeinander folgende Fehler zum Zählen einer Anzahl des aufeinander folgenden Auftretens von fehlerhaften Zellen in allen Speicherzellen der DUT und zum Ausgeben eines Annahmesignals für aufeinander folgende Fehler, das ein Ergebnis der Bestimmung, ob die gezählte Zahl annehmbar ist oder nicht, anzeigt, enthält, und die die DUT als die spezifisch verwendete DUT bestimmt, wenn die gezählte Anzahl gleich einer oder geringer als eine bestimmte Zahl ist.
  10. Halbleiter-Prüfvorrichtung nach Anspruch 9, bei der die Bestimmungsvorrichtung für aufeinander folgende Fehler kontinuierlich Fehlerinformationen oder Durchlassinformationen empfängt, die ein Ergebnis der Bestimmung, ob jede Speicherzelle der DUT fehlerhaft ist oder nicht, anzeigt, und die enthält: einen Zähler für aufeinander folgende Fehler zum Zählen einer Anzahl der Aufeinanderfolge der Fehlerinformationen; und eine Bestimmungseinheit für eine aufeinander folgende Fehlerzahl zum Ausgeben eines Annahmesignals für aufeinander folgende Fehler in einem Fall, in dem ein von dem Zähler für aufeinander folgende Fehler gezählter Wert gleich einem oder niedriger als ein vorbestimmter Schwellenwert ist.
  11. Halbleiter-Prüfvorrichtung nach Anspruch 1, bei der die Klassifizierungsvorrichtung für spezifische Anwendungen enthält: eine Fehlerzellen-Zählvorrichtung zum Zählen einer Anzahl von fehlerhaften Zellen in allen Speicherzellen in der DUT als eine Gesamtfehlerzahl und zum Ausgeben eines Gesamtfehlersignals, das ein Ergebnis der Bestimmung, ob die so genannte Gesamtfehlerzahl annehmbar ist oder nicht, anzeigt; eine Bestimmungsvorrichtung für eine aufeinander folgende Fehlerzahl zum Zählen der Anzahl des aufeinander folgenden Auftretens der fehlerhaften Zellen in allen Speicherzellen in der DUT und zum Ausgeben eines Annahmesignals für aufeinander folgende Fehler, das ein Ergebnis der Bestimmung, ob die so gezählte Zahl annehmbar ist oder nicht, anzeigt; eine Fehlerzellen-Verteilungsbedingungs-Messvorrichtung zum Messen einer Bedingung für die Verteilung des Auftretens der fehlerhaften Zellen in allen Speicherzellen in der DUT und zum Ausgeben eines Signals für minimale aufeinander folgende Durchlassfehler, das ein Ergebnis der Bestimmung, ob die gemessene Bedingung annehmbar ist oder nicht, anzeigt; und eine Bestimmungseinheit für Klasse B-Vorrichtungen zum Heraussuchen einer annehmbaren Klasse B-Vorrichtung auf der Grundlage des Gesamtfehlersignals, des Signals für die Annahme aufeinander folgender Fehler und des Signals für minimale aufeinander folgende Durchlassfehler.
  12. Halbleiter-Prüfvorrichtung nach Anspruch 1, bei der die Klassifizierungsvorrichtung für spezifische Anwendungen enthält: eine Zählvorrichtung für fehlerhafte Zellen zum Zählen einer Anzahl von fehlerhaften Zellen in allen Speicherzellen in der DUT als eine Gesamtfehlerzahl und zum Ausgeben eines Gesamtfehlersignals, das ein Ergebnis der Bestimmung, ob die so gezählte Gesamtfehlerzahl annehmbar ist oder nicht, anzeigt; eine Bestimmungsvorrichtung für eine aufeinander folgende Fehlerzahl zum Zählen einer Anzahl des aufeinander folgenden Auftretens der fehlerhaften Zellen in allen Speicherzellen in der DUT und zum Ausgeben eines aufeinander folgenden Fehlerannahmesignals, das ein Ergebnis der Bestimmung, ob die so gezählte Anzahl annehmbar ist oder nicht, anzeigt; eine Fehlerzellen-Verteilungsbedingungs- Messvorrichtung zum Messen einer Bedingung für die Verteilung des Auftretens der fehlerhaften Zellen in allen Speicherzellen in der DUT und zum Ausgeben eines Signals für minimale aufeinander folgende Durchlassfehler, das ein Ergebnis der Bestimmung, ob die gemessene Zerstreuungsbedingung annehmbar ist oder nicht, anzeigt; eine Fehlerzellen-Zerstreuungsbedingungs-Messvorrichtung zum Messen einer Bedingung für die Zerstreuung des Auftretens der fehlerhaften Zellen in allen Speicherzellen in der DUT und zum Ausgeben eines Abschnittsfehlersignals, das ein Ergebnis der Bestimmung, ob die gemessene Zerstreuungsbedingung annehmbar ist oder, anzeigt; und eine Bestimmungseinheit für Klasse B-Vorrichtungen zum Heraussuchen einer annehmbaren Klasse B-Vorrichtung auf der Grundlage des Gesamtfehlersignals, des Signals für die Annahme aufeinander folgender Fehler, des Signals für minimale aufeinander folgende Durchlassfehler und des Abschnittsfehlersignals.
  13. Halbleiter-Prüfvorrichtung nach Anspruch 1, bei der die Klassifizierungsvorrichtung für spezifische Anwendungen einen ersten Schritt der Klassifizierung bei DUTen nach einem Wiederherstellungsprozess der Halbleiterspeicher anwendet und einen zweiten Schritt der Klassifizierung bei DUTen bei der Verpackungsprüfung anwendet.
  14. Halbleiter-Prüfvorrichtung nach Anspruch 1, bei der die Klassifizierungsvorrichtung für spezifische Anwendungen die Klassifizierung nur bei DUTen bei der Verpackungsprüfung anwendet.
DE10297587T 2001-12-18 2002-12-18 Halbleiter-Prüfvorrichtung Withdrawn DE10297587T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001384132 2001-12-18
JP2001/384132 2001-12-18
PCT/JP2002/013235 WO2003052768A1 (fr) 2001-12-18 2002-12-18 Appareil d'essai a semi-conducteurs

Publications (1)

Publication Number Publication Date
DE10297587T5 true DE10297587T5 (de) 2004-12-02

Family

ID=19187698

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10297587T Withdrawn DE10297587T5 (de) 2001-12-18 2002-12-18 Halbleiter-Prüfvorrichtung

Country Status (5)

Country Link
US (1) US7388393B2 (de)
JP (1) JP4296092B2 (de)
KR (1) KR100914805B1 (de)
DE (1) DE10297587T5 (de)
WO (1) WO2003052768A1 (de)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006012253A (ja) * 2004-06-23 2006-01-12 Advantest Corp 試験装置及び試験方法
JP2006214892A (ja) * 2005-02-04 2006-08-17 Fujitsu Ltd 半導体装置の試験方法
US7139630B1 (en) * 2005-04-28 2006-11-21 International Business Machines Corporation Allocating manufactured devices according to customer specifications
IL171963A0 (en) * 2005-11-14 2006-04-10 Nds Ltd Secure read-write storage device
US7447955B2 (en) * 2005-11-30 2008-11-04 Advantest Corporation Test apparatus and test method
WO2007119485A1 (ja) 2006-04-06 2007-10-25 Advantest Corporation 試験装置および試験方法
US7453261B1 (en) * 2006-10-27 2008-11-18 Xilinx, Inc. Method of and system for monitoring the functionality of a wafer probe site
JP2009266258A (ja) * 2008-04-22 2009-11-12 Hitachi Ltd 半導体装置
JP5314755B2 (ja) * 2009-05-25 2013-10-16 株式会社アドバンテスト 受信装置、試験装置、受信方法および試験方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6047679B2 (ja) * 1977-09-22 1985-10-23 日本電気株式会社 半導体メモリの検査方法
JPH0528800A (ja) * 1991-07-19 1993-02-05 Mitsubishi Electric Corp 不良解析装置
JPH0712903A (ja) * 1993-06-21 1995-01-17 Matsushita Electron Corp 半導体集積回路装置及びその検査方法
JPH09245497A (ja) * 1996-03-12 1997-09-19 Hitachi Ltd メモリ判定方法
US5724365A (en) * 1996-05-24 1998-03-03 Advanced Micro Devices, Inc. Method of utilizing redundancy testing to substitute for main array programming and AC speed reads
US6138256A (en) * 1998-03-27 2000-10-24 Micron Technology, Inc. Intelligent binning for electrically repairable semiconductor chips
US5907492A (en) * 1997-06-06 1999-05-25 Micron Technology, Inc. Method for using data regarding manufacturing procedures integrated circuits (IC's) have undergone, such as repairs, to select procedures the IC's will undergo, such as additional repairs
JPH117761A (ja) 1997-06-13 1999-01-12 Toshiba Corp 画像用メモリ
JPH11213695A (ja) * 1998-01-21 1999-08-06 Advantest Corp 半導体メモリ試験装置
JPH11339498A (ja) * 1998-05-27 1999-12-10 Ando Electric Co Ltd 半導体メモリデバイス不良抽出装置、及び半導体メモリデバイス不良抽出方法
US6166013A (en) 1998-07-30 2000-12-26 Abbott Laboratories Glucocortiocoid-selective agents
JP2000306395A (ja) * 1999-04-16 2000-11-02 Hitachi Ltd 半導体不良解析システムおよびその方法並びに半導体の製造方法
US6256757B1 (en) * 2000-01-24 2001-07-03 Credence Systems Corporation Apparatus for testing memories with redundant storage elements
JP2002174664A (ja) * 2000-12-08 2002-06-21 Mitsubishi Electric Corp 半導体集積回路および半導体集積回路の製造方法
JP2002352596A (ja) * 2001-05-25 2002-12-06 Hitachi Ltd 半導体装置およびその製造方法
JP2002373495A (ja) * 2001-06-14 2002-12-26 Hitachi Ltd 半導体チップ、半導体集積回路装置及び半導体集積回路装置の製造方法
US6684173B2 (en) * 2001-10-09 2004-01-27 Micron Technology, Inc. System and method of testing non-volatile memory cells
US6788595B2 (en) * 2002-08-05 2004-09-07 Silicon Storage Technology, Inc. Embedded recall apparatus and method in nonvolatile memory
US7112979B2 (en) * 2002-10-23 2006-09-26 Intel Corporation Testing arrangement to distribute integrated circuits

Also Published As

Publication number Publication date
JPWO2003052768A1 (ja) 2005-04-28
WO2003052768A1 (fr) 2003-06-26
US7388393B2 (en) 2008-06-17
US20040223358A1 (en) 2004-11-11
KR100914805B1 (ko) 2009-09-02
JP4296092B2 (ja) 2009-07-15
KR20040071226A (ko) 2004-08-11

Similar Documents

Publication Publication Date Title
DE3612233C2 (de)
DE4416801C2 (de) Verfahren zur Mustererkennung
DE60220511T2 (de) Verfahren und system zur optimierung der testkosten und deaktivierungsdefekte für scan- und bist-speicher
DE10121298A1 (de) Verfahren und Gerät zum Testen von Speichern
DE10157958A1 (de) Bildverarbeitungsverfahren und-vorrichtung
DE19758077A1 (de) Einrichtung zum Steuern des Prüfens von integrierten Schaltkreisen
DE10240877A1 (de) Fehlerklassifikations-/Inspektions-System
DE3336471A1 (de) Verfahren und anordnung zur inspektion von bildern
EP0783170B1 (de) Vorrichtung und Verfahren zur Erfassung und Bewertung eines räumlich diskreten Punktmusters
DE10225381A1 (de) Verfahren und Vorrichtung zum Speichern von Speichertestinformantion
DE19851861A1 (de) Fehleranalysespeicher für Halbleiterspeicher-Testvorrichtungen und Speicherverfahren unter Verwendung des Fehleranalysespeichers
DE102006037162A1 (de) Verfahren und Vorrichtung und deren Verwendung zur Prüfung des Layouts einer elektronischen Schaltung
EP1132732A2 (de) Verfahren zur Bewertung von strukturfehlern auf einer Waferoberfläche
DE102020101344A1 (de) Interaktive instrumenten-messanalytik
DE10297587T5 (de) Halbleiter-Prüfvorrichtung
EP0843317B1 (de) Verfahren zum Testen eines in Zellenfelder unterteilten Speicherchips im laufenden Betrieb eines Rechners unter Einhaltung von Echtzeitbedingungen
DE19824208A1 (de) Fehleranalyseverfahren und zugehörige Vorrichtung
DE102009034838A1 (de) Verfahren und Vorrichtung zur Fehleranalyse von integrierten Halbleiterschaltungsvorrichtungen
DE10034702A1 (de) Verfahren zum Analysieren des Ersatzes fehlerhafter Zellen in einem Speicher und Speichertestvorrichtung mit einem Fehleranalysator, der von dem Verfahren Gebrauch macht
DE10035705B4 (de) Verfahren zum Analysieren des Ersatzes fehlerhafter Zellen in einem Speicher und Speichertestvorrichtung mit einem Fehleranalysator, der von dem Verfahren Gebrauch macht
EP1444699B1 (de) Verfahren zur rekonfiguration eines speichers
DE19919157A1 (de) Fehleranalyseverfahren und Vorrichtung
DE10032256C2 (de) Chip-ID-Register-Anordnung
DE112005001496T5 (de) Prüfvorrichtung und Prüfverfahren
EP0945804B1 (de) Integrierte Schaltung und Verfahren zu ihrer Prüfung

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8125 Change of the main classification

Ipc: G11C 29/00 AFI20021218BHDE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20110701