JPH09245497A - メモリ判定方法 - Google Patents

Abstract

(57)【要約】 【課題】 簡単な構成でバースト不良を判別することが
できるメモリ判別方法を提供する。 【解決手段】 半導体記憶装置におけるＸ又はＹ方向の
いずれか少なくとも１つの方向に対して先頭アドレスを
複数アドレス分だけ飛び飛びに設定し、メモリセルがマ
トリックス配置されてなるアドレス空間を斜め方向にス
キャンさせてメモリセルの良否判定を行うフィールドテ
ストを上記飛び飛びの複数アドレスに対応した複数フィ
ールド毎の良否判定を行い、複数の連続したフィールド
での不良が検出されないことをもって大凡良品メモリと
判定する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、メモリ判定方法
に関し、特に書き換え可能な半導体記憶装置における大
凡良品メモリ（ＭＧＭ；Mostly Good Memory) 判定方法
に利用して有効な技術に関するものである。

【０００２】

【従来の技術】半導体メモリには、ビット不良が一切な
い正規メモリと、不良ビットが存在するアドレス空間を
放棄し、アドレス空間の一部を使用する一部アドレス良
品メモリと、複数ビットの単位でのメモリアクセスが行
われるものでは、不良セルが含まれるビットを放棄し
て、一部のビットを使用する一部ビット良品メモリと、
所々に不良ビットが存在するが、それを気にせずに全ア
ドレスを使用する大凡良品メモリとに分けてそれぞれの
用途に使うことができる。例えば、上記大凡良品メモリ
は、一部に欠陥があっても問題のない、例えばオーディ
オ用や画像メモリとして用いることができる。つまり、
音声の場合には、訂正符号で修正できるので離散的なビ
ット不良は問題にならないし、画像の場合には部分的な
極く小さなピクセル（画素）が別の色に化けるだけで、
全体としての画質には殆ど悪影響を及ぼさない。

【０００３】

【発明が解決しようとする課題】上記のような離散的な
ビット不良のメモリ判別方法としては、メモリテスター
に備えられているフェイルメモリに、各ビット毎の良／
否の結果を記憶させ、かかるフェイルメモリの不良番地
を逐一調べることが考えられる。しかしながら、一般
に、上記フェイルメモリは、欠陥救済を行うプロービン
グ検査工程で用いられる高価なメモリテスターに搭載さ
れているものであり、それを組み立て後における最終工
程での上記離散的なビット不良の判定に利用しようとす
ると、膨大な設備投資を必要とする。

【０００４】そもそも、上記のような離散的なビット不
良のメモリ判別を行うのは、不良として廃棄していた製
品を用途を限定して用いるようにすることにより、実効
的な半導体メモリの製品歩留りを高くしてコスト低減を
図ろうとするものであるが、上記のようなフェイルメモ
リを備えたメモリテスターを用いると却ってコストを高
くして本来の目的を逸脱してしまう。その上に、上記フ
ェイルメモリを用いた上記プロービング検査工程用の判
定処理では、不良のある番地、Ｘ，Ｙ各ライン毎の不良
数、前記領域に不良があるか無いかは判るが、それが連
続した不良であるから判定できず、バースト不良を効率
よく見つけ出す格別な判定処理方法を開発する必要があ
る。

【０００５】この発明の目的は、簡単な構成でバースト
不良を判別することができるメモリ判別方法を提供する
ことにある。この発明の前記ならびにそのほかの目的と
新規な特徴は、本明細書の記述および添付図面から明ら
かになるであろう。

【０００６】

【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば、下
記の通りである。すなわち、半導体記憶装置におけるＸ
又はＹ方向のいずれか少なくとも１つの方向に対して先
頭アドレスを複数アドレス分だけ飛び飛びに設定し、メ
モリセルがマトリックス配置されてなるアドレス空間を
斜め方向にスキャンさせてメモリセルの良否判定を行う
フィールドテストを上記飛び飛びの複数アドレスに対応
した複数フィールド毎の良否判定を行い、複数の連続し
たフィールドでの不良が検出されないことをもって大凡
良品メモリと判定する。

【０００７】本願において開示される発明のうち他の代
表的なものの概要を簡単に説明すれば、下記の通りであ
る。すなわち、半導体記憶装置におけるアドレス空間に
おいて、Ｘ方向とＹ方向にＭ×Ｎビットからなる単位エ
リアにより上記アドレス空間を分割し、かかる単位エリ
アにおけるＭ×Ｎビットにそれぞれに所定の順序を割り
付けてかかる順序に従って飛び飛びのアドレスでのメモ
リセルの良否判定を行うフィールドテストを上記Ｍ×Ｎ
フィールド毎に行い、複数の連続したフィールドでの不
良が検出されないことをもって大凡良品メモリと判定す
る。

【０００８】

【発明の実施の形態】図１には、この発明に係る大凡良
品メモリ判定方法の一実施例を説明するためのアドレス
空間の構成図が示されている。同図では、アドレス空間
を斜め（ダイアゴナル）にスキャンさせる。この場合、
単純に斜め方向にスキャンさせるのではなく、アドレス
空間におけるＸ方向に対して先頭アドレスを複数アドレ
ス分だけ飛び飛びに設定して、複数からなるフィールド
テストを行う。ここで、フィールドとは、アドレス空間
を飛び飛びに斜め方向にスキャンして得られる１回分の
ことを意味する。

【０００９】同図のように、Ｘ方向に８アドレス分ずつ
飛び飛びにダイアゴナルにスキャンさせる場合、上記１
つのフィールドは、次のような飛び飛びのスキャンから
なるアドレス空間のことを意味する。具体的には、００
を先頭アドレスとして、ＸアドレスとＹアドレスを順次
に＋１ずつ増加させながら右上がりにＸとＹアドレスが
最終アドレスとなるアドレス空間の右上端に至る第１番
目の直線上をスキャンさせる。第２番目は、Ｘアドレス
を８アドレス分飛ばした１０を先頭アドレスとして、Ｘ
アドレスとＹアドレスを順次に＋１ずつ増加させながら
右上がりとなり、上記８アドレス分だけＸ方向にオフセ
ットが設けられているので、Ｘアドレスが最終アドレス
に至ると００に戻りそこからＹの最終アドレスに至るよ
うな不連続の１本の直線上をスキャンさせる。以下、同
様にＸアドレスを８アドレス分ずつ飛ばした先頭アドレ
ス２０、３０、４０・・・・に設定してアドレス空間を
上記同様に不連続からなる１本の直線上をスキャンさせ
る。本願発明においては、上記のようにして、アドレス
空間を全体の１／８にスキャンさせたものを１フィール
ドと呼ぶものとする。

【００１０】したがって、メモリ空間を全部スキャンさ
せるには、上記のように８アドレス分ずつ飛び飛びに行
うようにした場合には、８フィールドが費やされること
となる。つまり、同図に例示的に実線で示された第１フ
ィールドが終了すると、先頭のＸアドレスが０１から始
まる点線で示した第２フィールドによるスキャンが行わ
れる。以下同様に、０２、０３、０４・・・０７までの
第８フィールドが順次に行われる。

【００１１】図２には、上記図１の左下部Ａの部分の拡
大図が示されている。第１フィールドは、上記のよう
にＸアドレスとして００を先頭アドレスとして、１０の
ように８アドレス分飛び飛びに順次にスキャンさせるの
で、同図のように太い実線で示したようなスキャンが行
われる。第２フィールドは、Ｘアドレスとして０１を
先頭アドレスとして、１１のように８アドレス分飛び飛
びに順次にスキャンさせるので、同図のように細い点線
で示したようなスキャンが行われる。第３フィールド
は、Ｘアドレスとして０２を先頭アドレスとして、１２
のように８アドレス分飛び飛びに順次にスキャンさせる
ので、同図のように細い実線で示したようなスキャンが
行われる。以下、第４フィールドから第８フィールド
までは、０３〜０７のようにＸアドレスの先頭アドレ
スとスキャン方向のみが示されており、上記第１フィー
ルドから第８フィールドによって、アドレス空間を
の全てについてのスキャンをさせることが判る。

【００１２】上記各フィールドテストにおいて、具体的
なアドレスは問わないで１ビットでも不良があるか否か
が判定される。上記８回のフィールドテストについて、
１つのフィールドに不良がある場合には大凡良品メモリ
と判定される。つまり、図２において、ａのように１ビ
ットに不良があるものは大凡良品メモリとされる。これ
は、上記のようなダイアゴナルライン上に規則的に不良
が発生する確率は極めて低いと考えられるから、仮に複
数の不良ビットが有ったとしても離散的に発生している
判定しても問題ない。

【００１３】図２においてｂのように２ビットにわたっ
てＸ方向に連続した不良が発生したものは、との２
つのフィールドテストにおいて連続して不良を検出した
ことから不良と判定する。ｃのように３ビットにわたっ
てＸ方向に連続した不良が発生したものは、とと
の３つのフィールドテストにおいて連続して不良を検出
したことから不良と判定する。このように連続した不良
検出からバースト不良の大きさを判定することができ
る。

【００１４】一般的に誤り訂正は、１ビットの訂正を行
うようにするものであるから、上記のようなオーディオ
用メモリとして用いるときにはａのような１フィールド
のみの不良は、大凡良品メモリと判定し、ｂやｃのよう
に連続して２フィールド以上不良を検出したものは不良
と判定する。画像用として用いるときには、連続２ビッ
ト不良が目障りにならないなら、上記ａやｂの不良は大
凡良品メモリと判定し、ｃのように連続して３フィール
ド以上不良を検出したものは不良と判定する。このこと
は、Ｙ方向において２ビット以上の不良が連続して発生
した場合にも同様に検出することができる。

【００１５】上記のような８回からなるフィールドテス
トにおいて、７回のフィールドテストでパス（良品）と
判定されたなら、２番地以上Ｘ方向とＹ方向に連続する
不良は無かったものと判断できる。上記のようなダイア
ゴナルライン上に規則的に不良が存在するとは考えにく
く、現実的には１ビット不良を選び出すことができる。
ただし、数字上の原理だけでみれば、７／８＝８７．５
％の良品率を確認していることとなる。

【００１６】また、連続したフィールドで不良が検出し
ないときには大凡良品メモリとすることもできる。例え
ば、フィールドテストとで不良が検出されたなら不
良とし、フィールドテストとととなら大凡良品
メモリとする。これにより現実的には２〜数ビットの連
続不良を選び出すことができる。しかし、数字上の原理
だけでみれば、５０％の良品率を確認していることとな
る。

【００１７】このように大凡良品メモリとバースト不良
メモリとの判定基準は、上記複数回のフィールドテスト
の結果の組み合わせにより種々の判定が可能であり、半
導体メモリの使用形態に応じて上記判定基準の中から最
も適当なものを選ぶようにすればよい。

【００１８】図３には、この発明に係る大凡良品メモリ
判定方法を他の一実施例を説明するためのアドレス空間
の構成図が示されている。同図では、前記のようなダイ
アゴナルスキャンと、逆ダイアゴナルスキャンとが組み
合わされる。つまり、逆ダイアゴナルスキャンは、Ｘア
ドレスの前記のような＋１ずつの増加に対してＹアドレ
スが最大値から最小値に１づつ減少させられるように変
化させられる。

【００１９】この場合の１フィールドは、上記のような
ダイアゴナルスキャンに加えて、逆ダイアゴナルスキャ
ンが組み合わされて構成される。そして、この場合にお
いて、前記同様にＸアドレスを８アドレスずつ飛び飛び
に行うようにして、全体を８フィールドテストとした場
合、７回のフィールドテストにおいて良品と判定された
なら、大凡良品メモリと判定する。これにより事実上、
１ビット不良のみが選び出されると思われる。数字上の
原理でけでみれば、（１−（１／８）（１／８））＝９
８．４％の良品率を確認していることになる。

【００２０】上記各フィールドテストにおいて、連続し
たフィールドテストで不良が検出されなければ、ＭＧＭ
良品と判定する。これにより、現実的には２〜数ビット
からなるバースト不良を選びだすことができる。数字上
の原理でけでみれば、７５％の良品率を確認しているこ
ととなる。

【００２１】図４には、この発明に係る大凡良品メモリ
判定方法を更に他の一実施例を説明するためのアドレス
空間の一部拡大図が示されている。この実施例では、３
×３ビットかからるエリアを単位エリアとして、アドレ
ス空間を９個に離散的に分割する。つまり、単位エリア
の各ビットに１〜９の順位を割り振りし、最初のフィー
ルドテストでは、順位１のビットに対して飛び飛びにス
キャンさせる。格言すれば、１ラインでは、３ビットず
つＸ方向に飛び飛びにスキャンさせ、次にはＹ方向には
３ライン分上に飛び、上記同様に３ビットずつＸ方向に
飛び飛びにスキャンさせることを繰り返す。以下、同様
に順位２から順位９までの各ビットにおいても同様な飛
び飛びのスキャンを行う。

【００２２】上記のように全部で９回のフィールドテス
トの結果の組み合わせにより、種々の判定が可能であ
る。例えば、（１）８回のフィールドテストにおいて良
品と判定されたなら大凡良品メモリとする。（２）Ｘ方
向とＹ方向で隣り合ったフィールドでの不良がなければ
大凡良品メモリとする。（３）順位１、３、５、７、９
の奇数番目のフィールドと順位２、４、６、８の偶数番
目のフィールドとで２つのテストグループに分け、双方
に不良が検出されなければ大凡良品メモリと判定する等
である。

【００２３】この発明に係る大凡良品メモリ判定方法で
は、離散的に不良ビットがあるが、一定の用途では十分
問題なく使える大凡良品メモリを、フェイルメモリを持
つ高価なメモリテスターを用いることなく、上記のよう
な簡単なアドレッシングを行うメモリテスターを用いて
判定することができる。また、バースト不良を確実に振
るい落とすことができる。そして、目的の保証すべき不
良ビット数に応じた判定方法を任意に選ぶことができ
る。

【００２４】図５には、この発明に係る大凡良品メモリ
とされた半導体メモリを用いた画像処理装置の一実施例
のブロック図が示されている。汎用マイクロプロセッサ
ＭＰＵ、主記憶メモリｍａｉｎ Ｍのアクセスタイムに
より中央処理装置ＣＰＵの性能が律則されないように上
記主記憶メモリｍａｉｎ Ｍとの間にキャッシュメモリ
Ｃａｃｈｅ Ｍが配置される。上記マイクロプロセッサ
用バスやＭＰＵバスとは独立にシステムバスを設け、そ
こに画像処理部および入出力部Ｉ／Ｏ部が接続される。
上記画像処理部には、上記汎用マイクロプロセッサＭＰ
Ｕの処理部と独立に画像処理が行えるように、画像プロ
セッサが配置される。上記マイクロプロセッサＭＰＵよ
り描画の為のコマンドが画像プロセッサに送られると、
バス制御部が上記マイクロプロセッサＭＰＵとシステム
バスが切離される。

【００２５】上記画像処理部だけで本発明に係る大凡良
品メモリ判定方法により大凡良品メモリとされたＶＲＡ
Ｍ（画像用メモリ）によって構成されるフレームバッフ
ァへの描画が行えるようになっている。上記画像メモリ
として、マルチポートＶＲＡＭを用いると、描画と表示
を独立に行うことができる。ＶＲＡＭの各ビットは、Ｃ
ＲＴ等の表示画面の各画素と一対一に対応されて、ＶＲ
ＡＭに描かれた図形や文字がそのまま表示画面に描き出
される。この画像処理部は、表示系全体の制御を行う画
像プロセッサ、画像情報を記憶しておく上記ＶＲＡＭに
より構成されるフレームバッファ、制御信号およびアド
レスを発生するタイミングジェネレーターＴＧから構成
されている。

【００２６】図６には、この発明に係る大凡良品メモリ
とされた半導体メモリを用いた音声メモリシステムに用
いた場合の一実施例のブロック図が示されている。この
実施例の音声メモリシステムは、留守番電話機能に向け
られている。

【００２７】整流回路は電話回線からの信号を整流し、
回線開閉スイッチは電話回線の開放・閉結とダイアルパ
ルスの発信を行う回線閉鎖スイッチである。リンガー回
路は電話回線からの呼出し信号によりリンガートーン用
信号を発生する。着信検出回路は呼出し信号の有無を検
出し、音声分析合成回路は内蔵マイクから入力された応
答メッセージや電話回線からスピーチネットワークを介
して送られてきた用件メッセージを音声データとして本
発明のＤＲＡＭに録音する一方、上記ＤＲＡＭに録音さ
れた音声データを再生するようにしている。

【００２８】キーマトリクスおよびマイクロプロセッサ
によってこの留守番電話への操作を制御する。この留守
番電話の利用方法は、まず応答メッセージを録音する。
そして、上記キーマトリクス内のスイッチが動作し、ダ
イアラーを介して上記マイクロプロセッサが識別し、音
声分析合成回路を駆動させる。そして、マイクから入力
された音声信号を分析した後、大凡良品メモリとされた
半導体メモリに記憶させる。この録音が終了すると、上
記キーマトリクスを操作して留守応答にセットさせる。
この留守応答待機中に呼出し信号が入力されると、上記
リンガー回路がリンガートーンを発生すると共に上記着
信検出回路が呼出し信号の有無を検出する。

【００２９】上記マイクロプロセッサによって留守応答
コントロール手段を起動させ、ダイアラーが回線開閉ス
イッチをドライブし、電話回線を捕捉する。つぎに、上
記音声分析合成回路が本発明の大凡良品メモリとされた
半導体メモリに記憶された応答メッセージのデータを合
成し、スピーチネットワークを経て電話回線に送出す
る。この場合、半導体メモリに記憶されたデータは、誤
り訂正回路により不良ビットが訂正されて、上記応答メ
ッセージの送出が行われる。この応答メッセージの送出
が終了すると、上記マイクロプロセッサを設定して予め
定められた１回の録音最長時間をカウントするか、ビジ
ートーンを検出したと判断したときに録音を終了する。
そして、その用件メッセージを一件の用件メッセージと
してカウントし、用件件数を上記マイクロプロセッサ内
蔵ＲＡＭに記憶する。

【００３０】以上本発明者よりなされた発明を実施例に
基づき具体的に説明したが、本願発明は前記実施例に限
定されるものではなく、その要旨を逸脱しない範囲で種
々変更可能であることはいうまでもない。例えば、半導
体メモリは、電気的に書き換え可能なものであればよ
い。したがって、ダイナミック型ＲＡＭ（ランダム・ア
クセス・メモリ）やスタティック型ＲＡＭの他、電気的
に消去が可能なＥＥＰＲＯＭ（エレクトリカリー・イレ
ーザブル・リード・オンリー・メモリ）の大凡良品メモ
リ判定方法にも同様に適用できる。

【００３１】

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記の通りである。すなわち、半導体記憶装置におけるＸ
又はＹ方向のいずれか少なくとも１つの方向に対して先
頭アドレスを複数アドレス分だけ飛び飛びに設定し、メ
モリセルがマトリッスク配置されてなるアドレス空間を
斜め方向にスキャンさせてメモリセルの良否判定を行う
フィールドテストを上記飛び飛びの複数アドレスに対応
した複数フィールド毎の良否判定を行い、１回のフィー
ルドでの不良又は複数の連続したフィールドでの不良が
検出されないことをもって大凡良品メモリと判定するこ
とにより、フェイルメモリを持つ高価なメモリテスター
を用いることなく、簡単な構成でメモリ不良につながる
バースト不良を確実に振るい落とすことができるととも
に、目的の保証すべき不良ビット数に応じた判定方法を
任意に選ぶことができる。

【００３２】また、半導体記憶装置におけるアドレス空
間において、Ｘ方向とＹ方向にＭ×Ｎビットからなる単
位エリアにより上記アドレス空間を分割し、かかる単位
エリアにおけるＭ×Ｎビットにそれぞれに所定の順序を
割り付けてかかる順序に従って飛び飛びのアドレスでの
メモリセルの良否判定を行うフィールドテストを上記Ｍ
×Ｎフィールド毎に行い、複数の連続したフィールドで
の不良が検出されないことをもって大凡良品メモリと判
定することにより、フェイルメモリを持つ高価なメモリ
テスターを用いることなく、簡単な構成でメモリ不良に
つながるバースト不良を確実に振るい落とすことができ
る。

【図面の簡単な説明】

【図１】この発明に係る大凡良品メモリ判定方法の一実
施例を説明するためのアドレス空間の構成図である。

【図２】図１のアドレス空間の一部拡大図である。

【図３】この発明に係る大凡良品メモリ判定方法の他の
一実施例を説明するためのアドレス空間の構成図であ
る。

【図４】この発明に係る大凡良品メモリ判定方法の更に
他の一実施例を説明するためのアドレス空間の構成図で
ある。

【図５】この発明に係る大凡良品メモリとされた半導体
メモリを用いた画像処理装置の一実施例を示すブロック
図である。

【図６】この発明に係る大凡良品メモリとされた半導体
メモリを用いた音声メモリシステムの一実施例を示すブ
ロック図である。

【符号の説明】

ａ〜ｃ…不良ビット、ＭＰＵ…汎用マイクロプロセッ
サ、ｍａｉｎ Ｍ…主記憶メモリ、Ｃａｃｈｅ Ｍ…キ
ャッシュメモリ、Ｉ／Ｏ…入出力部、ＴＧ…タイミング
ジェネレータ。

フロントページの続き (72)発明者 松野 庸一 東京都小平市上水本町５丁目20番１号 株 式会社日立製作所半導体事業部内 (72)発明者 葭本 眞一 東京都小平市上水本町５丁目20番１号 株 式会社日立製作所半導体事業部内

Claims (3)

【特許請求の範囲】
1. 【請求項１】 メモリセルがマトリックス配置された半
   導体記憶装置におけるＸ又はＹ方向のいずれか少なくと
   も１つの方向に対して先頭アドレスを複数アドレス分だ
   け飛び飛びに設定し、上記メモリセルがマトリックス配
   置されてなるアドレス空間を斜め方向にスキャンさせて
   メモリセルの良否判定を行うフィールドテストを上記飛
   び飛びの複数アドレスに対応した複数フィールド毎の良
   否判定を行い、複数の連続したフィールドでの不良が検
   出されないことをもって大凡良品メモリと判定してなる
   ことを特徴とするメモリ判定方法。
2. 【請求項２】 上記複数フィールドは、同一の先頭アド
   レスについてアドレス空間を右上がりと左上がりの両方
   向にスキャンさせるものからなることを特徴とする請求
   項１のメモリ判定方法。
3. 【請求項３】 メモリセルがマトリックス配置された半
   導体記憶装置におけるアドレス空間において、Ｘ方向と
   Ｙ方向にＭ×Ｎビットからなる単位エリアにより上記ア
   ドレス空間を分割し、かかる単位エリアにおけるＭ×Ｎ
   ビットにそれぞれに所定の順序を割り付けるとともに、
   かかる順序に従って飛び飛びのアドレスでのメモリセル
   の良否判定を行うフィールドテストを上記Ｍ×Ｎフィー
   ルド毎に行い、複数の連続したフィールドでの不良が検
   出されないことをもって大凡良品メモリと判定してなる
   ことを特徴とするメモリ判定方法。