JPH07200830A - 欠陥検査装置 - Google Patents

Abstract

(57)【要約】 【目的】 欠陥検査装置において欠陥の位置と共に欠陥
のサイズをも検出できるようにする。 【構成】 検査対象物の画像信号の各画素の値を所定の
基準値と比較して欠陥候補画素か否かを示す欠陥候補信
号ＳDcを生成する。欠陥判定部（ａ）では、欠陥候補信
号ＳDcを用いて、まず欠陥候補積算部１１で所定サイズ
のウィンドウ毎に欠陥候補画素数を算出し、この算出値
が欠陥サイズ設定値Ｄsetよりも大きいか否かを比較判
定部１２で判定して欠陥フラグ信号ＦDを出力する。ス
キップ回路部１３は、欠陥フラグ信号ＦDを用いて、欠
陥が存在するウィンドウを重ならないように選択し、選
択ウィンドウの欠陥候補画素数と位置のデータをＦＩＦ
Ｏメモリ部１４に書き込むための保持信号ＨLを生成す
る。ＭＰＵはＦＩＦＯメモリ部１４に書き込まれたこれ
らのデータをラベル付けして欠陥毎に分類し、各欠陥の
サイズと位置を算出する（ｂ）。 【効果】 目視による欠陥の確認及び修正作業の効率が
向上する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、プリント基板、半導体
ウェハ、カラーフィルタ、半導体、及びそれらのマスク
等のパターンを検査して欠陥の検出を行なう欠陥検査装
置に関する。

【０００２】

【従来の技術】プリント基板やカラーフィルタ等を検査
対象とする欠陥検査では、検査装置によって欠陥を検出
した後、作業者が目視で欠陥を確認している。この目視
による確認の結果、欠陥は軽微で修正可能と作業者が判
断した検査対象物に対しては修正が行なわれ、重大な欠
陥が存在すると判断したものは廃棄される。目視による
確認の前に欠陥を検出する検査装置としては、例えば特
公平５−２６１３６号公報に記載されたものがある。こ
の検査装置では、検査対象物の画像データを用いて、５
×５画素の局所領域に含まれる画素のうち、画素の値と
所定の基準値との差の絶対値が所定の閾値よりも大きい
画素（欠陥候補画素）の数を調べ、その数に基づいて欠
陥の有無を判定している。これにより、ノイズ等による
欠陥検出の誤認が回避されるため、欠陥判定の信頼性が
向上する。また、検査装置で欠陥ありと判定されると、
欠陥の位置がメモリに記憶され、その位置データをコン
ピュータが読み出す。これにより欠陥の概略位置がわか
るため、その後の目視による確認作業が容易になる。

【０００３】

【発明が解決しようとする課題】前述のように、欠陥検
査装置による欠陥検出後の目視による確認に基づき、欠
陥が軽微である検査対象物に対しては修正が行なわれる
が、重大な欠陥を有するものは廃棄される。したがっ
て、１個の検査対象物に多数の欠陥が存在する場合、廃
棄される検査対象物に対する無駄な確認や修正を回避す
るために、重大な欠陥と判断される可能性が高い欠陥、
すなわちサイズの大きい欠陥から順に、目視による確認
が行なわれるのが望ましい。しかし、上記従来の欠陥検
査装置では、欠陥のサイズを検出することはできないた
め、多数の小さい欠陥を目視で確認した後、最後に大き
い欠陥を発見して廃棄する等の無駄があった。

【０００４】本発明はこのような課題を解決するために
成されたものであり、その目的とするところは、目視に
よる欠陥の確認及び修正作業の効率を向上させるため
に、欠陥の位置のみならず欠陥のサイズをも検出するこ
とができる欠陥検査装置を提供することにある。

【０００５】

【課題を解決するための手段】上記課題を解決するため
に成された本発明では、検査対象物のパターンを画素毎
に読み取ることにより順次得られる画素データを用い
て、前記検査対象物の欠陥を検出する欠陥検査装置にお
いて、 ａ）前記画素データと所定の基準値とを比較することに
より、全ての画素について欠陥候補画素か否かを順次判
定する候補判定手段と、 ｂ）複数の画素から構成される所定サイズの局所領域の
全てについて、局所領域の位置、及び、局所領域に含ま
れる画素のうち候補判定手段によって欠陥候補画素と判
定される画素の数を順次検出する検出手段と、 ｃ）前記の各局所領域について、検出手段によって検出
される欠陥候補画素の数が所定数よりも多い欠陥局所領
域か否かを順次判定する欠陥判定手段と、 ｄ）欠陥判定手段によって欠陥局所領域と判定され、か
つ、既に選択された局所領域と重ならない全ての局所領
域を、順次選択する選択手段と、 ｅ）局所領域が隣接しているか否かに基づき、選択手段
によって選択された局所領域をクラスタに分類する分類
手段と、 ｆ）分類手段によって同一クラスタに分類された局所領
域に含まれる欠陥候補画素の数の総和を算出する総和算
出手段と、 ｇ）検出手段によって検出された位置に基づき、各クラ
スタを代表する位置を算出する位置算出手段と、を備え
た構成としている。

【０００６】

【作用】候補判定手段は、検査対象物のパターンを読み
取ることによって順次得られる画素データと所定の基準
値との差をとり、その差が所定の閾値よりも大きい画素
を欠陥候補画素と判定する。検出手段は、前記画素デー
タの複数画素から構成される所定サイズの各局所領域に
ついて、局所領域の位置を順次検出するとともに、判定
手段による判定結果に基づき、局所領域に含まれる欠陥
候補画素の数を順次検出する。欠陥判定手段は、欠陥候
補画素の数が検出された各局所領域のうち、欠陥候補画
素の数が所定数よりも多い局所領域を欠陥局所領域と判
定する。

【０００７】上記の判定結果に基づき、選択手段は、以
下のようにして局所領域を選択する。すなわち、順次得
られる画素データの画素から構成される各局所領域が欠
陥局所領域か否かが順次判定され、最初に欠陥局所領域
と判定される局所領域が現われた時点で、まず、その欠
陥局所領域を選択する。その後、欠陥局所領域か否かが
順次判定されている間に、欠陥局所領域と判定される局
所領域が現われても、その局所領域が既に選択された局
所領域（最初の欠陥局所領域）と重なる限り選択せず、
選択された局所領域と重ならない欠陥局所領域が現われ
た時点で、その欠陥局所領域を選択する。そして更に、
既に選択された局所領域（この時点では二つの局所領域
が選択されている）のいずれとも重ならない欠陥局所領
域が現われると、その局所領域を３番目に選択する。以
降、同様にして、前記画素データの画素から構成される
全ての局所領域について欠陥局所領域か否かが順次判定
され、欠陥局所領域と判定される局所領域のうち既に選
択された局所領域のいずれとも重ならない局所領域を順
次選択していく。

【０００８】分類手段は、上記のようにして選択された
局所領域が隣接しているか否かを調べ、隣接している局
所領域が同一クラスタに属するように、選択された局所
領域を分類する。これにより、同一クラスタに属する局
所領域は一つの連続領域を構成する。局所領域のサイズ
は、欠陥の最小サイズや形状を考慮して最小の欠陥を一
つだけ含むことができる程度とするのが好ましく、この
程度のサイズを選定することにより、同一クラスタに属
する局所領域内の欠陥候補画素は同一欠陥を構成するよ
うになる（すなわち、各クラスタは１個の欠陥に対応す
る）。総和算出手段は、このような同一クラスタに属す
る局所領域に含まれる欠陥候補画素の数の総和を算出す
る。局所領域のサイズを前記のように選定しておくと、
同一クラスタに属する局所領域内の欠陥候補画素は同一
欠陥を構成するため、各クラスタについてのこの総和は
各欠陥のサイズを示す。一方、位置算出手段は、同一ク
ラスタに属する局所領域の位置に基づいて、そのクラス
タの代表位置を算出する。例えば、局所領域の位置デー
タに欠陥候補画素の数による重み付けをして重心座標を
算出し、この重心座標によって表わされる位置をそのク
ラスタの代表位置とすればよい。局所領域のサイズを前
記のように選定しておくと、各クラスタは各欠陥に対応
するため、この代表位置は各欠陥の位置を示す。

【０００９】上記のように本発明の欠陥検査装置では、
欠陥の位置のみならず欠陥のサイズも算出されるため、
作業者は、目視よる確認をサイズの大きい欠陥から順に
行なうことができる。

【００１０】

【実施例】図２は、本発明の一実施例である欠陥検査装
置の全体構成を示すブロック図である。この検査装置
は、画像入力部５０と、欠陥候補検出部６０と、欠陥判
定部１０と、ＭＰＵ７０及びそれに接続されたＣＲＴ７
１、キーボード７２とから構成される。

【００１１】画像入力部５０では、制御系５５を介して
ＭＰＵ７０によって制御されるステージ駆動系５４によ
り、ステージ５１が副走査方向Ｙへ移動する。ステージ
５１の上には、検査対象物６１が載置されており、副走
査方向Ｙへのステージ５１の移動過程において、検査対
象物６１の画像が読取装置５２により画素単位で主走査
方向Ｘに沿って読み取られる。読み取られた画像を表わ
す信号は、Ａ／Ｄ変換器５３によってデジタル信号に変
換されて画像入力部５０から出力される。

【００１２】欠陥候補検出部６０は、画像入力部５０か
ら出力される画像信号ＳIを用いて、画像信号ＳIの各画
素が欠陥候補画素か否か（画素の値と所定の基準値との
差の絶対値が所定の閾値よりも大きいか否か）を示す欠
陥候補信号ＳDcを出力する。例えば、検査対象物６１が
繰り返しパターンを有するものである場合には、画像信
号ＳIと、画像信号ＳIを繰り返しパターンの１周期分だ
け遅延させた遅延画像信号との差をとり、差の絶対値が
所定の閾値よりも大きい画素を欠陥候補画素とし、所定
の閾値以下の画素は欠陥候補ではないとして欠陥候補信
号ＳDcを出力すればよい。

【００１３】欠陥判定部１０は、欠陥候補検出部６０か
ら出力される欠陥候補信号ＳDcを用いて、複数画素から
成る所定サイズの矩形局所領域（ウィンドウ）毎に欠陥
候補画素数を調べ、欠陥が存在するか否かを判定する
（欠陥候補画素数が所定数（閾値）よりも多いか否かを
判定する）。これにより欠陥が存在すると判定されたウ
ィンドウ（以下「欠陥ウィンドウ」という）の位置を示
す座標及びその欠陥候補画素数を欠陥データとして記憶
する。ＭＰＵ７０は、この欠陥データを用いて各欠陥の
位置とサイズを算出し、それらをＣＲＴ７１に表示す
る。なお、ＭＰＵ７０は、キーボード７２による入力操
作に基づいて動作し、このような欠陥に関する情報の表
示の他、前述のようにステージ５１の駆動を制御する。

【００１４】既述のように、欠陥検査装置による欠陥検
出の後、欠陥の目視による確認が行なわれ、その確認に
基づいて検査対象物を廃棄すべきか修正すべきかが判断
される。本実施例の欠陥検査装置は、この目視による確
認及び修正作業の効率を向上させるために、上記のよう
に欠陥判定部１０においてウィンドウ単位で欠陥を検出
してウィンドウ単位の欠陥データを得、ＭＰＵ７０にお
いてその欠陥データを用いて各欠陥の位置及びサイズを
算出する点に特徴がある。以下、本実施例における欠陥
判定部１０の内部構成及び動作とＭＰＵ７０による欠陥
の位置及びサイズの算出処理の詳細について説明する。

【００１５】図１は、本実施例における欠陥判定部１０
の内部構成を示すブロック図である。欠陥判定部１０
は、欠陥候補積算部１１と、比較判定部１２と、スキッ
プ回路部１３と、ＦＩＦＯメモリ部１４と、レジスタ１
５と、Ｘ-Ｙアドレス生成部１６とから構成され、欠陥
候補積算部１１には、欠陥候補検出部６０から出力され
た欠陥候補信号ＳDcが入力される。また、レジスタ１５
には、ＭＰＵ７０によって欠陥検出のための閾値として
欠陥サイズ設定値Ｄsetがセットされ、ＸーＹアドレス生
成部１６には、画像信号ＳIの各画素に対応するパルス
から成るクロック信号（以下「基準クロック」という）
ＣＬＫが入力される。

【００１６】欠陥候補積算部１１は、ｎ×ｍ（主走査方
向Ｘにｎ画素、副走査方向Ｙにｍ画素）のウィンドウを
１画素ずつずらしながら、各ウィンドウに含まれる欠陥
候補画素数を算出するものであり、その内部構成は図３
（ａ）に示す通りである。この欠陥候補積算部１１は、
ラインメモリ２２と、ｍ列計数エンコーダ２４と、ｎ段
シフトレジスタ２６と、演算器２８とから構成される。

【００１７】欠陥候補検出部６０から出力される欠陥候
補信号ＳDcは、画像入力部５０から出力される画像信号
ＳIの各画素に対応した２値信号であって、その画素が
欠陥候補画素であれば'１'、欠陥候補画素でなければ'
０'となる。この欠陥候補信号ＳDcは、欠陥判定部１０
内において、まずラインメモリ２２に入力される。ライ
ンメモリ２２は、１ライン分の長さ（主走査方向Ｘの画
素数分）のメモリＬＭ１〜ＬＭｍを順に連結したもので
あり、メモリＬＭ１〜ＬＭｍの各出力信号はｍ列計数エ
ンコーダ２４に入力される。ｍ列計数エンコーダ２４
は、ラインメモリ２２から入力されたｍ個の信号のうち
値が'１'の信号の数を表わすデジタル信号を出力する。
このデジタル信号は、ラインメモリ２２の先頭の画素か
ら副走査方向Ｙにｍ番目の画素までのｍ個の画素のう
ち、欠陥候補信号ＳDcの値が'１'となる欠陥候補画素の
数を表わしており、ｎ段シフトレジスタ２６及び演算器
２８に入力される。演算器２８には、ｍ列計数エンコー
ダ２４の出力信号が第３入力端子から入力される他、後
述の検査範囲信号ＳXが第１入力端子から、ｎ段シフト
レジスタ２６の出力信号が第２入力端子から、演算器２
８の出力信号が第４入力端子から、それぞれ入力され
る。演算器２８は、第１、第２、第３、第４入力端子か
らそれぞれ入力される信号の値ＤX、ＤA、ＤB、ＤCに対
して、ＤY＝ＤX・（ＤB＋ＤC−ＤA）を算出し、このＤY
を積算データＤsumとして出力する。

【００１８】ｎ段シフトレジスタ２６内の各値は初期状
態においてすべて０であるとし、演算器２８の第１入力
端子に入力される信号ＳXの値を１として、図３（ａ）
及び（ｂ）を参照しつつ、欠陥候補積算部１１の動作に
ついて説明する。最初のウィンドウＷの１番目の画素α
の欠陥候補信号ＳDcの値がメモリＬＭmから出力された
時点において、積算データＤsumの値は、１番目の画素
αから副走査方向Ｙにｍ番目の画素までのｍ個の画素
（ウィンドウＷ内の１行目Ｌ1の画素）に含まれる欠陥
候補画素の数を示している。そして、欠陥候補信号ＳDc
の値がラインメモリ２２から新たに出力されると、積算
データＤsumの値は、ウィンドウＷの２番目の画素βか
ら副走査方向Ｙにｍ番目の画素までのｍ個の画素（ウィ
ンドウＷ内の２行目Ｌ2の画素）に含まれる欠陥候補画
素の数が、前記積算データＤsumの値に足し合わされ
て、ウィンドウＷ内の最初の２行Ｌ1、Ｌ2に含まれる欠
陥候補画素の数が積算データＤsumとして出力される。
以下同様にして、欠陥候補信号ＳDcの値が新たにライン
メモリ２２から出力される毎にウィンドウＷ内の次の行
に含まれる欠陥候補画素の数が足し合わされる。このよ
うにしてｎ行分についての欠陥候補画素の数が足し合わ
された時点において、積算データＤsumの値は、ｎ×ｍ
のウィンドウＷに含まれる欠陥候補画素の総数を示して
いる。そして、ｎ行分についての欠陥候補画素の数が足
し合わされる時点までは、演算器２８の第２入力端子に
はｎ段シフトレジスタ２６から０が入力され続ける。そ
の後に欠陥候補信号ＳDcの値が新たにラインメモリ２２
から出力されると、ウィンドウＷの１行目Ｌ1に含まれ
る欠陥候補画素の数を示す信号が、ｎ段シフトレジスタ
２６から演算器２８の第２入力端子に入力される。した
がって、その新たなラインメモリ２２からの出力によ
り、積算データＤsumに、ｎ＋１行目Ｌn+1に含まれる欠
陥候補画素の数が足し合わされるとともに、ウィンドウ
Ｗの１行目Ｌ1に含まれる欠陥候補画素の数が減算され
る。この結果、積算データＤsumの値は、ｎ×ｍのウィ
ンドウＷを主走査方向Ｘに１画素分ずらしたウィンドウ
に含まれる欠陥候補画素の総数となっている。以下同様
にして、欠陥候補信号ＳDcの値が新たにラインメモリ２
２から出力される毎に、主走査方向Ｘに１画素分ずらし
たｎ×ｍのウィンドウに含まれる欠陥候補画素の総数が
積算データＤsumとして次々と出力される。そして、主
走査方向Ｘに１ライン分の欠陥候補信号ＳDcの値が入力
された後は、副走査方向Ｙに１画素分ずらしたｎ×ｍの
ウィンドウであって左上の角の画素を基準画素とするウ
ィンドウを、上記と同様に、欠陥候補信号ＳDcの値が新
たにラインメモリ２２から出力される毎に、主走査方向
Ｘに１画素分ずつずらして、各ウィンドウに含まれる欠
陥候補画素の総数が積算データＤsumとして次々と出力
される。このようにして演算器２８から出力される積算
データＤsumは比較判定部１２及びＦＩＦＯメモリ部１
４に入力される。

【００１９】なお、検査範囲信号ＳXは、基準クロック
ＣＬＫに基づいてＸ-Ｙアドレス生成部１６が生成する
信号であって、欠陥候補積算部１１において欠陥候補画
素数の算出の対象となっている画素が、検査対象物６１
における検査対象の範囲内であれば'１'となり、検査対
象の範囲外であれば'０'となる。この信号ＳXが演算器
２８の第１入力端子に入力されることにより、欠陥を検
出する必要のない又は検出すべきでない範囲の画素を除
外して欠陥候補画素数が算出される。

【００２０】比較判定部１２（図１）には、上記の積算
データＤsumとともに、ＭＰＵ７０によってレジスタ１
５にセットされた欠陥サイズ設定値Ｄsetが入力され
る。比較判定部１２は、これらの値を比較し、積算デー
タＤsumの値が欠陥サイズ設定値Ｄset以上であれば、欠
陥フラグ信号ＦDとして'１'を出力し、欠陥サイズ設定
値Ｄsetよりも小さければ'０'を出力する。欠陥フラグ
信号ＦDが'１'であれば、比較判定部１２に入力された
積算データＤsumが算出されたウィンドウ内に欠陥が存
在するとして、欠陥フラグ信号ＦDが'０'であれば、そ
のウィンドウ内に欠陥が存在しないとして、以下の処理
が行なわれる。したがって、欠陥サイズ設定値Ｄsetと
して適度に大きな値をレジスタ１５にセットすれば、欠
陥検出におけるノイズの影響を抑えることができる。

【００２１】スキップ回路部１３は、比較判定部１２か
ら出力される欠陥フラグ信号ＦDを入力し、欠陥フラグ
信号ＦDの値が最初に'１'となるとき、保持信号ＨLとし
て'１'を出力する。そして、その時点以降の欠陥フラグ
信号ＦDに対応するウィンドウが、その時点の欠陥フラ
グ信号ＦDに対応するウィンドウと重ならないようにな
るまでは、欠陥フラグ信号ＦDの値に関係なく保持信号
ＨLを'０'とし（その時点以降の欠陥フラグ信号ＦDに対
応するウィンドウを「スキップ」し）、重ならないよう
になった状態において欠陥フラグ信号ＦDが'１'になる
とき、保持信号ＨLとして再び'１'を出力する。以後、
同様に、その時点の欠陥フラグ信号ＦDに対応するウィ
ンドウと重ならないようになるまでは、欠陥フラグ信号
ＦDの値に関係なく保持信号ＨLを'０'とし、重ならない
ようになった状態において欠陥フラグ信号ＦDが'１'に
なるとき、保持信号ＨLとして再び'１'を出力するする
という動作を繰り返す。例えば、ウィンドウの大きさを
７×７（ｎ＝ｍ＝７）とし、欠陥サイズ設定値（欠陥検
出の閾値）Ｄsetを１とすると、図７において斜線で示
されたような欠陥に対し、スキップ回路部１３は、図に
示されたようなウィンドウＷ１、Ｗ２、…、Ｗ８に対応
する保持信号ＨLを順次出力する。すなわち保持信号ＨL
は、欠陥フラグ信号ＦDに対応するウィンドウがウィン
ドウＷ１、Ｗ２、…、Ｗ８となるそれぞれの時点におい
てのみ、'１'となる。なお、図７において右方向を主走
査方向Ｘ、下方向を副走査方向Ｙとする。したがって、
欠陥フラグ信号ＦDに対応するウィンドウは、時間の経
過に従って左から右へ、上から下へと移動する。図７か
らわかるように、上記動作により、欠陥候補画素数が閾
値Ｄset以上のウィンドウがＷ１、Ｗ２、…、Ｗ８の順
にタイルを並べるように隙間なく配置された状態とな
り、これらのウィンドウに対応して'１'となる保持信号
ＨLがスキップ回路部１３から出力される。そして、こ
の保持信号ＨLは、各ウィンドウに含まれる欠陥候補画
素数を示す欠陥候補積算部１１の出力信号及び各ウィン
ドウの位置を示すＸーＹアドレス生成部１６の出力信号
とともに、ＦＩＦＯメモリ部１４に入力され、保持信号
ＨLが'１'となる時点のこれらの出力信号値Ｄsum及びＤ
pがＦＩＦＯメモリ部１４に記憶される。

【００２２】図４は、スキップ回路部１３の内部構成の
一例を示す回路図である。このスキップ回路部１３は、
２入力ＡＮＤゲート１０２と、１ラインの画素数から２
ｎ−１だけ少ない段数のシフトレジスタＳＲＡ2〜ＳＲ
Ａm-1と、ｎ−１段シフトレジスタＳＲＢ1〜ＳＲＢm
と、ｎ段シフトレジスタＳＲＣ1〜ＳＲＣm-1とから構成
される。各シフトレジスタは、入力端子ＩＮが接地され
たＳＲＢ1を先頭にＳＲＢ1→ＳＲＣ1→ＳＲＡ2→ＳＲＢ
2→ＳＲＣ2→ＳＲＡ3→……………→ＳＲＢm-1→ＳＲＣ
m-1→ＳＲＡm→ＳＲＢmという順に連結され（以下、こ
の連結されたシフトレジスタを「連結シフトレジスタ」
という）、基準クロックに同期して動作する。

【００２３】比較判定部１２から出力された欠陥フラグ
信号ＦDは、ＡＮＤゲート１０２に入力される。このＡ
ＮＤゲート１０２には連結シフトレジスタの出力信号
（スキップ信号ＳK）を反転させた信号も入力される。
ＡＮＤゲート１０２の出力信号は、保持信号ＨLとして
スキップ回路部１３回路から出力されるとともに、シフ
トレジスタＳＲＢ1〜ＳＲＢm及びＳＲＣ1〜ＳＲＣm-1の
セット端子にも入力される。

【００２４】いま、図８（ａ）に示したウィンドウＷに
対応する欠陥フラグ信号ＦDが入力されて保持信号ＨLと
して'１'が出力された場合を考える。各画素に対してそ
の画素を左上の角に有するウィンドウが対応していると
すると（左上の角の画素をそのウィンドウの「基準画
素」という）、この場合、図の斜線の部分（以下「禁止
領域」という）の各画素を基準画素とする各ウィンドウ
は、ウィンドウＷと重なる。したがって、この禁止領域
の画素を基準画素とする各ウィンドウに対応する欠陥フ
ラグ信号ＦDが出力されている期間（以下「禁止期間」
という）は、欠陥フラグ信号ＦDの値に拘らず保持信号
ＨLとして'０'を出力（ウィンドウをスキップ）しなけ
ればならない。そのためには、禁止期間に連結シフトレ
ジスタ（ＳＲＢmのＯＵＴ端子）からスキップ信号ＳKと
して'１'が出力されるように、その連結シフトレジスタ
に値を設定すればよい。

【００２５】図８（ａ）において斜線で示された禁止領
域のうち、ウィンドウＷの基準画素αの隣接画素から始
まる主走査線上のｎ−１個の画素から成る禁止領域を
「第１禁止領域」、その次の主走査線上（図における１
画素分だけ下の主走査線上）の２ｎ−１個の画素から成
る禁止領域を「第２禁止領域」と呼び、以下同様に、主
走査線上の２ｎ−１個の画素から成る各禁止領域を副走
査方向に向かって順に（上から下に向かって順に）「第
３禁止領域」、「第４禁止領域」、…、「第ｍ禁止領
域」と呼ぶものとする（図８（ｂ）参照）。図４の回路
図からわかるように、保持信号ＨLとして'１'が出力さ
れると、シフトレジスタＳＲＢ1〜ＳＲＢm及びＳＲＣ1
〜ＳＲＣm-1がセットされ、これらのシフトレジスタ内
のデータはすべて'１'となる。このうちシフトレジスタ
ＳＲＢmのセットにより、第１禁止領域に対応する禁止
期間中は連結シフトレジスタからスキップ信号ＳKとし
て'１'が出力され、ＳＲＣm-1のセットにより、第２禁
止領域の前半のｎ−１画素に対応する禁止期間中はスキ
ップ信号ＳKとして'１'が出力され、ＳＲＢm-1のセット
により、第２禁止領域の後半のｎ画素に対応する禁止期
間中はスキップ信号ＳKとして'１'が出力されるように
なる。以下同様にして、ＳＲＣm-2 〜 ＳＲＣ1のセット
により、それぞれ第３〜第ｍ禁止領域の各前半のｎ−１
画素に対応する禁止期間中は連結シフトレジスタからス
キップ信号ＳKとして'１'が出力され、ＳＲＢm-2 〜 Ｓ
ＲＢ1のセットにより、それぞれ第３〜第ｍ禁止領域の
後半のｎ画素に対応する禁止期間中はスキップ信号ＳK
として'１'が出力されるようになる。以上により、図８
（ａ）において斜線で示された禁止領域に対応する全禁
止期間において連結シフトレジスタのスキップ信号ＳK
が'１'となり、その結果、ＡＮＤゲート１０２の出力で
ある保持信号ＨLも'０'となる。なお、連結シフトレジ
スタの入力端子（ＳＲＢ1のＩＮ端子）は接地されてい
るため、上記禁止期間以外では連結シフトレジスタか
ら'０'が出力され、上記禁止期間以外に欠陥フラグ信号
ＦDが'１'となれば保持信号ＨLとして'１'が出力され
る。

【００２６】上記動作により、スキップ回路部１３から
出力される保持信号ＨLは、図７のウィンドウＷ１〜Ｗ
８のように欠陥候補画素数が閾値Ｄset以上であって各
欠陥に対してタイルを並べるように隙間なく配置された
各ウィンドウ（以下「選択ウィンドウ」という）に対し
てのみ、'１'となる。

【００２７】ＭＰＵ７０は、上記動作によってＦＩＦＯ
メモリ部１４に記憶された選択ウィンドウの欠陥候補画
素数及び位置データ（以下、これらを「欠陥データ」と
いう）に対して図１（ｂ）のフローチャートに示された
処理を行なうことにより、各欠陥の位置とサイズを算出
する。

【００２８】このフローチャートでは、まずステップＳ
１２において、ＦＩＦＯメモリ部１４から欠陥データを
読み出し、ステップＳ１４において、その欠陥データを
用いて各欠陥に対するラベル付けを行なう。すなわち、
欠陥ウィンドウの位置を示すｘ座標の昇順、ｙ座標の昇
順に、各欠陥データに対して以下の処理を行なう。ただ
し、ｘ座標は主走査方向Ｘの位置をウィンドウ単位で表
わした座標であり、ｙ座標は副走査方向Ｙの位置をウィ
ンドウ単位で表わした座標である。

【００２９】いま、処理の対象となっている欠陥データ
に対応するウィンドウの座標を（ｘ，ｙ）としたとき、
図９に示すような、位置Ｐ1（ｘ−１，ｙ）、位置Ｐ2
（ｘ＋１，ｙ−１）、位置Ｐ3（ｘ，ｙ−１）、位置Ｐ4
（ｘ−１，ｙ−１）について、その位置に欠陥がないか
否か（その位置のウィンドウが欠陥ウィンドウか否か）
を調べる。この調査には、処理の対象となっている欠陥
データよりも以前に処理された欠陥データを用いる。こ
の調査結果に基づき、処理対象の欠陥データに対して、
以下のようにラベル付けを行なう（ただし、ラベルは整
数値とする）。 （１）位置Ｐ1〜Ｐ4のいずれにも欠陥が存在しない場合 新しいラベル（既に使用されているラベルの最大値に１
を加算した値）を処理対象の欠陥データに付ける。 （２）位置Ｐ1〜Ｐ4のいずれか一つにのみ欠陥が存在す
る場合 位置Ｐ1〜Ｐ4のいずれかに存在する欠陥の欠陥データと
同じラベルを処理対象の欠陥データに付ける。 （３）位置Ｐ1〜Ｐ4の二以上に欠陥が存在する場合 ａ）位置Ｐ1〜Ｐ4の欠陥の欠陥データの全てに同じラベ
ルが付けられていれば、その同じラベルを処理対象の欠
陥データに付ける。 ｂ）位置Ｐ1〜Ｐ4の欠陥の欠陥データに異なるラベルが
付けられたものがあれば、位置Ｐ1〜Ｐ4に存在する欠陥
の欠陥データに付けられたラベルのうち最小値のラベル
を処理対象の欠陥データに付けるとともに、位置Ｐ1〜
Ｐ4の欠陥の欠陥データのうち最小値以外のラベルが付
けられた全てのものに対し、そのラベルを最小値のラベ
ルに付け換える。

【００３０】上記処理により、連結している（斜め方向
に隣接するものも連結しているものとする）選択ウィン
ドウに対応する欠陥データには同じラベルが付けられ、
連結していない選択ウィンドウに対応する欠陥データに
は異なるラベルが付けられる。したがって、同一ラベル
が付けられた欠陥データに対応する各ウィンドウは一つ
の連続領域を構成する。そして、ウィンドウのサイズｎ
×ｍを欠陥の最小サイズや形状を考慮して最小の欠陥を
一つだけ含むことができる程度に選定しておけば、この
連続領域内の欠陥候補画素は一つの欠陥を構成する。な
お、上記処理によってラベルが付けられた後、欠番が生
じないようにラベルを付け換えてもよい。このようにラ
ベルを付け換えると、欠陥の個数がわかる等の利点があ
る。また、後の処理が容易になるように、ラベルが付け
られた欠陥データに対してラベルの値によるソーティン
グを行なうのが好ましい。

【００３１】上記処理によるラベル付けが終了した後
は、ステップＳ１６において、同一ラベルが付けられた
欠陥データを用いて、そのラベルに対応する欠陥の位置
及びサイズを算出する。例えば、同一ラベルが付けられ
た複数の欠陥データに含まれる位置データ及び欠陥候補
画素数を用い、その位置データにその欠陥候補画素数に
よる重み付けをして重心座標を算出し、この重心座標を
そのラベル値に対応する欠陥の位置を表わす座標とすれ
ばよい。また、同一ラベルが付けられた複数の欠陥デー
タに含まれる欠陥候補画素数の総和を、そのラベル値に
対応する欠陥のサイズとすればよい。ステップ１８で
は、上記のようにして算出された各欠陥の位置及びサイ
ズをＣＲＴ７１に表示する。

【００３２】以上のように本実施例では、ウィンドウ単
位で欠陥を検出して欠陥データ（欠陥の位置、欠陥候補
画素数）を得ているため、ＭＰＵ７０で処理するデータ
量が少なく、短時間で欠陥の検査を行なうことができ
る。また、ウィンドウ内の欠陥候補画素数が所定の閾値
以上の場合にのみ欠陥が存在するとしているため、欠陥
検出におけるノイズの影響も抑えられる。そして、得ら
れた欠陥データを用いて欠陥の位置のみならずサイズも
ＣＲＴ７１に表示されるため、欠陥検査装置による欠陥
検出後の目視による確認をサイズの大きい欠陥から順に
行なうことができる。これにより、無駄な確認や修正が
回避され、確認及び修正作業の効率が向上する。

【００３３】上記実施例では、図４に示した回路（以下
「第１スキップ回路」という）によりスキップ回路部１
３を実現しているが、図５に示した回路（以下「第２ス
キップ回路」という）又は図６に示した回路（以下「第
３スキップ回路」という）によりスキップ回路部１３を
実現してもよい。

【００３４】まず、第２スキップ回路の構成及び動作に
ついて説明する。図５に示すように第２スキップ回路で
は、第１スキップ回路における２入力ＡＮＤゲート１０
２の代わりに３入力ＡＮＤゲート２０２が使用され、シ
フトレジスタＳＲＢmの代わりに（ｎ−１）画素ホール
ド回路２０４が設けられている。また、第１スキップ回
路において保持信号ＨLのパルスによってセットされる
シフトレジスタＳＲＢ1〜ＳＲＢm-1、ＳＲＣ1〜ＳＲＣm
-1に相当するシフトレジスタとして、ホールド回路２０
４から出力されるパルスによってセットされるｎ段シフ
トレジスタＳＲＤ1〜ＳＲＤm-1を有し、保持信号ＨLに
よってセットされないシフトレジスタＳＲＡ2〜ＳＲＡm
に相当するメモリとして、１ラインの画素数Ｎよりもｎ
だけ小さいサイズ（Ｎ−ｎ）のメモリＭＡ2〜ＭＡmを有
している。各メモリＭＡ2〜ＭＡmは、基準クロックをカ
ウントする（Ｎ−ｎ）進カウンタであるアドレスカウン
タ２０７の出力信号をアドレス信号としてアクセスされ
るＲＡＭによって実現されている。第２スキップ回路に
おけるシフトレジスタとメモリとは、入力端子ＩＮが接
地されたＳＲＤ1を先頭にＳＲＤ1→ＭＡ2→ＳＲＤ2→Ｍ
Ａ3→ＳＲＤ3→……………→ＭＡm-1→ＳＲＤm-1→ＭＡ
mという順に連結され、等価的に、基準クロックに同期
して動作する一つのシフトレジスタ（以下、第１スキッ
プ回路の場合と同様、これを「連結シフトレジスタ」と
呼ぶ）として機能する。

【００３５】第２スキップ回路において、欠陥フラグ信
号ＦDが入力されたＡＮＤゲート２０２の出力信号は、
保持信号ＨLとして本スキップ回路から出力されるとと
もに、ホールド回路２０４に入力される。ホールド回路
２０４は、ＨL＝'１'を示す１画素分の幅のパルスが入
力されると、そのパルスの幅を（ｎ−１）画素分に広げ
たパルスを出力するものであり、（ｎ−１）進カウンタ
又は（ｎ−１）段シフトレジスタによって実現される。
このホールド回路２０４の出力信号（以下「ホールド信
号」という）ＳHは、シフトレジスタＳＲＤ1〜ＳＲＤm-
1のセット端子に入力されるとともに、その反転信号が
ＡＮＤゲート２０２に入力される。ＡＮＤゲート２０２
には連結シフトレジスタの出力信号（スキップ信号Ｓ
K）を反転させた信号も入力される。

【００３６】いま、第１スキップ回路について説明した
ときと同様に、図８（ａ）に示したウィンドウＷに対応
する欠陥フラグ信号ＦDが入力されて保持信号ＨLとし
て'１'が出力された場合を考える。保持信号ＨLとして'
１'が出力されると、ホールド回路２０４からホールド
信号ＳHとして（ｎ−１）画素分の幅のパルスが出力さ
れる。これにより、図８における第１禁止領域に対応す
る期間中、欠陥フラグ信号ＦDの値に拘らず保持信号ＨL
は'０'となる。また、このホールド信号ＳHによってｎ
段シフトレジスタＳＲＤ1〜ＳＲＤm-1がセットされるた
め、このセット以後、ｎ段シフトレジスタＳＲＤ1〜Ｓ
ＲＤm-1の各出力端子から（２ｎ−１）画素分の期間だ
け'１'が出力される。これにより、第２禁止領域〜第ｍ
禁止領域に対応する禁止期間中、連結シフトレジスタか
らスキップ信号ＳKとして'１'が出力される。したがっ
て、第２禁止領域〜第ｍ禁止領域に対応する禁止期間中
も、欠陥フラグ信号ＦDの値に拘らず保持信号ＨLは'０'
となる。なお、第１スキップ回路と同様、連結シフトレ
ジスタの入力端子（ＳＲＤ1のＩＮ端子）は接地されて
いるため、上記禁止期間以外では連結シフトレジスタか
ら'０'が出力され、上記禁止期間以外に欠陥フラグ信号
ＦDが'１'となれば保持信号ＨLとして'１'が出力され
る。

【００３７】以上のように、第２スキップ回路によって
も第１スキップ回路と同一の機能が実現される。第２ス
キップ回路は、連結シフトレジスタのうちメモリＭＡ2
〜ＭＡmの部分がＲＡＭで構成されているため、第１ス
キップ回路に比べ、実現に必要なハードウェア量が少な
くなるという点で有利である。

【００３８】次に、第３スキップ回路の構成及び動作に
ついて説明する。図６に示すように第３スキップ回路
は、上記第２スキップ回路と同様、３入力ＡＮＤゲート
３０２、及び、（ｎ−１）画素ホールド回路３０４を有
している。一方、ホールド回路３０４から出力されるパ
ルスによってセットされるシフトレジスタはＳＲＥのみ
であり、その代わりにセレクタＳＥＬ2〜ＳＥＬm-1が設
けられている。また、第２スキップ回路と同様、各メモ
リＭＢ2〜ＭＢmがＲＡＭによって実現されているが、メ
モリをアクセスするためのアドレス信号は２種類あり、
それに対応してメモリも２種類使用されている。すなわ
ち、基準クロックをカウントするＮ進カウンタ（Ｎは１
ラインの画素数）であるアドレスカウンタ３０８が出力
する第１アドレス信号Ａ１によりメモリＭＢ2〜ＭＢm-1
がアクセスされ、（Ｎ−ｎ）進カウンタであるアドレス
カウンタ３０９が出力する第２アドレス信号Ａ２により
メモリＭＢmがアクセスされる。そして、これらのメモ
リＭＢ2〜ＭＢmとシフトレジスタＳＲＥとは、入力端子
ＩＮが接地されたシフトレジスタＳＲＥを先頭に、セレ
クタＳＥＬ2〜ＳＥＬm-1を介して、ＳＲＥ→ＭＢ2→Ｓ
ＥＬ2→ＭＢ3→ＳＥＬ3→……………→ＭＢm-1→ＳＥＬ
m-1→ＭＢmという順に連結され、等価的に、基準クロッ
クに同期して動作する一つのシフトレジスタ（以下、第
１及び第２スキップ回路の場合と同様、これを「連結シ
フトレジスタ」と呼ぶ）として機能することができる。

【００３９】第３スキップ回路においても、欠陥フラグ
信号ＦDが入力されたＡＮＤゲート３０２の出力信号
は、保持信号ＨLとしてスキップ回路から出力されると
ともに、ホールド回路３０４に入力される。ホールド回
路３０４の出力信号であるホールド信号ＳHは、ｎ段シ
フトレジスタＳＲＥのセット端子に入力されるととも
に、その反転信号がＡＮＤゲート３０２に入力される。
ＡＮＤゲート３０２には連結シフトレジスタの出力信号
（スキップ信号ＳK）を反転させた信号も入力される。

【００４０】ｎ段シフトレジスタＳＲＥの出力信号はメ
モリＭＢ2に入力されるとともに、セレクタＳＥＬ2〜Ｓ
ＥＬm-1の各制御端子Ｃに入力される。ここで使用され
ているセレクタは、制御端子Ｃに'１'が入力されている
ときは、第１入力端子Ａに入力された信号が出力され
（第１入力端子Ａが選択され）、制御端子Ｃに'０'が入
力されているときは、第２入力端子Ｂに入力された信号
が出力される（第２入力端子Ｂが選択される）。本スキ
ップ回路におけるセレクタＳＥＬ2〜ＳＥＬm-1は、第１
入力端子ＡがいずれもHighレベル（信号値'１'）に固定
されており、第２入力端子ＢにはそれぞれメモリＭＢ2
〜ＭＢmの各出力信号が入力される。そしてセレクタＳ
ＥＬ2〜ＳＥＬm-1の出力信号は、それぞれメモリＭＢ3
〜ＭＢmに入力される。

【００４１】いま、第１及び第２スキップ回路について
説明したときと同様に、図８（ａ）に示したウィンドウ
Ｗに対応する欠陥フラグ信号ＦDが入力されて保持信号
ＨLとして'１'が出力された場合を考える。保持信号ＨL
として'１'が出力されると、第２スキップ回路の場合と
同様、ホールド回路３０４からホールド信号ＳHとして
（ｎ−１）画素分の幅のパルスが出力される。これによ
り、図８における第１禁止領域に対応する期間中、欠陥
フラグ信号ＦDの値に拘らず保持信号ＨLは'０'となる。
また、このホールド信号ＳHによってｎ段シフトレジス
タＳＲＥがセットされるため、このセット以後、ｎ段シ
フトレジスタＳＲＥから（２ｎ−１）画素分の期間だ
け'１'が出力され、これがメモリＭＢ2に入力される。
また、ｎ段シフトレジスタＳＲＥからのこの出力はセレ
クタＳＥＬ2〜ＳＥＬm-1の各制御端子Ｃにも入力される
ため、各セレクタＳＥＬ2〜ＳＥＬm-1において第１入力
端子Ａが選択され、メモリＭＢ3〜ＭＢmにも各セレクタ
ＳＥＬ2〜ＳＥＬm-1から（２ｎ−１）画素分の期間だ
け'１'が入力される。サイズ（Ｎ−ｎ）のメモリＭＢm
へ（２ｎ−１）画素分の期間だけ'１'が入力されること
により、その入力開始から（Ｎ−ｎ）画素分の期間が経
過した後に、メモリＭＢmから'１'が出力され始め、
（２ｎ−１）画素分の期間だけ出力信号が'１'となる。
これは、図８における第２禁止領域に対応する期間中、
連結シフトレジスタからスキップ信号ＳKとして'１'が
出力されることを意味する。そして、ｎ段シフトレジス
タＳＲＥの出力が'０'のときは、各セレクタＳＥＬ2〜
ＳＥＬm-1では第２入力端子Ｂが選択されており、メモ
リＭＢ2〜ＭＢmは連結シフトレジスタとして機能する。
したがって、サイズＮのメモリＭＢm-1へ（２ｎ−１）
画素分の期間だけ'１'が入力されることにより、その入
力からＮ＋（Ｎ−ｎ）画素分の期間が経過した後、（２
ｎ−１）画素分の期間だけ連結シフトレジスタからスキ
ップ信号ＳKとして'１'が出力される。これは、第３禁
止領域に対応する期間中、連結シフトレジスタからスキ
ップ信号ＳKとして'１'が出力されることを意味する。
同様にして、サイズＮの各メモリＭＢm-2〜ＭＢ2へ（２
ｎ−１）画素分の期間だけ'１'が入力されることによ
り、それぞれ第４〜第ｍ禁止領域に対応する禁止期間
中、連結シフトレジスタからスキップ信号ＳKとして'
１'が出力されることになる。このため、上記より、第
１禁止領域に対応する禁止期間中に加えて第２禁止領域
〜第ｍ禁止領域に対応する禁止期間中も、欠陥フラグ信
号ＦDの値に拘らず保持信号ＨLは'０'となる。なお、第
１及び第２スキップ回路と同様、連結シフトレジスタの
入力端子（ＳＲＥのＩＮ端子）は接地されているため、
上記禁止期間以外では連結シフトレジスタから'０'が出
力され、上記禁止期間以外に欠陥フラグ信号ＦDが'１'
となれば保持信号ＨLとして'１'が出力される。

【００４２】以上のように、第３スキップ回路によって
も第１及び第２スキップ回路と同一の機能が実現され
る。第３スキップ回路では、連結シフトレジスタのうち
先頭のｎ段シフトレジスタＳＲＥ以外の部分がＲＡＭで
構成されているため、必要なハードウェア量が第２スキ
ップ回路よりも更に少なくなる。

【００４３】

【発明の効果】本発明によれば、欠陥の位置のみならず
欠陥のサイズも検出されるため、欠陥検査装置による欠
陥検出後の目視による確認をサイズの大きい欠陥から順
に行なうことができる。これにより、無駄な確認や修正
が回避され、確認及び修正作業の効率が向上する。

【図面の簡単な説明】

【図１】 本発明の一実施例である欠陥検査装置におけ
る欠陥判定部の構成を示すブロック図（ａ）、及び、欠
陥の位置及びサイズの算出処理を示すフローチャート
（ｂ）。

【図２】 本発明の一実施例である欠陥検査装置の全体
構成を示すブロック図。

【図３】 本発明の一実施例である欠陥検査装置におけ
る欠陥候補積算部の構成を示す図。

【図４】 本発明の一実施例である欠陥検査装置におけ
るスキップ回路部の構成例（第１スキップ回路）を示す
図。

【図５】 スキップ回路部の第２の構成例（第２スキッ
プ回路）を示す図。

【図６】 スキップ回路部の第３の構成例（第３スキッ
プ回路）を示す図。

【図７】 スキップ回路部の動作を説明するための図。

【図８】 スキップ回路部の動作を説明するための図。

【図９】 図１（ｂ）のフローチャートにおけるラベル
付けの処理を説明するための図。

【符号の説明】

１１…欠陥候補積算部 １２…比較判定部 １３…スキップ回路部 １４…ＦＩＦＯメモリ部 １６…アドレス生成部 ７０…ＭＰＵ

Claims (1)

【特許請求の範囲】
1. 【請求項１】 検査対象物のパターンを画素毎に読み取
   ることにより順次得られる画素データを用いて、前記検
   査対象物の欠陥を検出する欠陥検査装置において、 ａ）前記画素データと所定の基準値とを比較することに
   より、全ての画素について欠陥候補画素か否かを順次判
   定する候補判定手段と、 ｂ）複数の画素から構成される所定サイズの局所領域の
   全てについて、局所領域の位置、及び、局所領域に含ま
   れる画素のうち候補判定手段によって欠陥候補画素と判
   定される画素の数を順次検出する検出手段と、 ｃ）前記の各局所領域について、検出手段によって検出
   される欠陥候補画素の数が所定数よりも多い欠陥局所領
   域か否かを順次判定する欠陥判定手段と、 ｄ）欠陥判定手段によって欠陥局所領域と判定され、か
   つ、既に選択された局所領域と重ならない全ての局所領
   域を、順次選択する選択手段と、 ｅ）局所領域が隣接しているか否かに基づき、選択手段
   によって選択された局所領域をクラスタに分類する分類
   手段と、 ｆ）分類手段によって同一クラスタに分類された局所領
   域に含まれる欠陥候補画素の数の総和を算出する総和算
   出手段と、 ｇ）検出手段によって検出された位置に基づき、各クラ
   スタを代表する位置を算出する位置算出手段と、を備え
   ることを特徴とする欠陥検査装置。