DE19758077A1 - Einrichtung zum Steuern des Prüfens von integrierten Schaltkreisen - Google Patents

Einrichtung zum Steuern des Prüfens von integrierten Schaltkreisen

Info

Publication number
DE19758077A1
DE19758077A1 DE19758077A DE19758077A DE19758077A1 DE 19758077 A1 DE19758077 A1 DE 19758077A1 DE 19758077 A DE19758077 A DE 19758077A DE 19758077 A DE19758077 A DE 19758077A DE 19758077 A1 DE19758077 A1 DE 19758077A1
Authority
DE
Germany
Prior art keywords
test
bin
lot
data
integrated circuits
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19758077A
Other languages
English (en)
Other versions
DE19758077B4 (de
Inventor
Kwang Yung Cheong
Ann Seong Lee
Jae Young Kim
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE19758077A1 publication Critical patent/DE19758077A1/de
Application granted granted Critical
Publication of DE19758077B4 publication Critical patent/DE19758077B4/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B07SEPARATING SOLIDS FROM SOLIDS; SORTING
    • B07CPOSTAL SORTING; SORTING INDIVIDUAL ARTICLES, OR BULK MATERIAL FIT TO BE SORTED PIECE-MEAL, e.g. BY PICKING
    • B07C5/00Sorting according to a characteristic or feature of the articles or material being sorted, e.g. by control effected by devices which detect or measure such characteristic or feature; Sorting by manually actuated devices, e.g. switches
    • B07C5/34Sorting according to other particular properties
    • B07C5/344Sorting according to other particular properties according to electric or electromagnetic properties
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06QINFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
    • G06Q50/00Information and communication technology [ICT] specially adapted for implementation of business processes of specific business sectors, e.g. utilities or tourism
    • G06Q50/04Manufacturing
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2894Aspects of quality control [QC]
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00Program-control systems
    • G05B2219/30Nc systems
    • G05B2219/32Operator till task planning
    • G05B2219/32218Sort workpieces as function of quality data
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/02Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Business, Economics & Management (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Business, Economics & Management (AREA)
  • Health & Medical Sciences (AREA)
  • Strategic Management (AREA)
  • Tourism & Hospitality (AREA)
  • Marketing (AREA)
  • Human Resources & Organizations (AREA)
  • General Health & Medical Sciences (AREA)
  • Theoretical Computer Science (AREA)
  • Economics (AREA)
  • Primary Health Care (AREA)
  • Manufacturing & Machinery (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Or Calibration Of Command Recording Devices (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Tests Of Electronic Circuits (AREA)
  • General Factory Administration (AREA)

Description

Die Erfindung betrifft eine Einrichtung zum Steuern des Prü­ fens von integrierten Schaltkreisen.
Allgemein werden integrierte Schaltkreise über mehrere hundert Verarbeitungsschritte hergestellt und müssen geprüft werden, um ihre elektrischen Funktionen, ihre Leistung und ihre Verläßlichkeit vor ihrem Einsatz zu prüfen. Die Prüfvorgänge umfassen eine letzte Prüfung und eine Qualitätssicherungsprüfung (QA-Prüfung). Bei der letzten Prüfung werden alle integrierten Schaltkreise, die durch Waferherstellungs­ schritte und Montageschritte hergestellt wurden, geprüft und in gute und schlechte Einrichtungen sortiert. Während der letzten Prüfung werden die integrierten Schaltkreise losweise geliefert, wobei jedes Los eine An­ zahl von beispielsweise 2.000 identischen integrierten Schaltkreisen enthält, die unter den gleichen Verarbeitungsbedingungen hergestellt werden. Entsprechend dem Ergebnis der letzten Prüfung werden integrierte Schaltkreise in BIN-Muster klassifiziert. Wenn beispielsweise ein IC unter BIN 1 fällt, ist dieser fehlerfrei und wird daher als gut betrach­ tet. Während dann, wenn ein IC beispielsweise in BIN 7 klassifiziert wird, dieser als defekt betrachtet wird, wobei die Hauptursache hierfür ein übermäßiger Leckagestrom ist. Die Prüf-BIN-Muster variieren in Ab­ hängigkeit vom Halbleiterhersteller und von den zu prüfenden integrier­ ten Schaltkreisen. Jedoch ist es üblich, gute IC's in BIN 1 zu klassifi­ zieren.
Die QA-Prüfung dient dazu, die Ergebnisse der letzten Prüfung zu erhärten und die Qualität der integrierten Schaltkreise sicherzu­ stellen, die von bestimmten Verbrauchern gefordert wird, indem eine vorbestimmte Anzahl von IC's geprüft werden, die aus solchen (beispiels­ weise BIN 1 IC's) entnommen werden, die die letzte Prüfung durchlaufen haben. Nach der QA-Prüfung werden die durchgelaufenen IC's schließlich an die Verbraucher geliefert.
Auf der anderen Seite neigt der heutige Halbleitermarkt immer mehr zu multifunktionalen Bauteilen in geringer Menge, hoher Technologie und Kurzzeitzyklus. Daher wird es für Hersteller, die neue IC's entwic­ keln und diese auf den Markt bringen, sehr wichtig, wie schnell Produk­ tionslinien aufbaubar sind und wie genau man in kurzer Zeit die Gründe für Fehler auffinden und analysieren kann. Außerdem muß die Prüfzeit reduziert werden. Damit dies geschieht, ist es notwendig, die Gesamt­ prüfungen zu steuern und die Prüfdaten als Ganzes zu handhaben. Um die Produktionslinien zu stabilisieren, sollte Information von der Fehler­ analyse bei dem Schaltkreisentwurf, der Waferfabrikation und bei den Montagestufen berücksichtigt werden.
Aufgabe der Erfindung ist es, eine Einrichtung zum Steuern des Prüfens von integrierten Schaltkreisen zu schaffen, wodurch die Effi­ zienz des Prüfvorgangs verbessert wird.
Diese Aufgabe wird entsprechend den Merkmalen des Anspruchs 1 gelöst.
Weitere Ausgestaltungen der Erfindung sind der nachfolgenden Beschreibung und den Unteransprüchen zu entnehmen.
Die Einrichtung zum Steuern des Prüfens von integrierten Schaltkreisen umfaßt eine Vielzahl von Prüfgeräten zum Prüfen von elek­ trischen Eigenschaften der IC's, einen Hostrechner zum Verarbeiten von Daten, die von der Vielzahl von Prüfgeräten übermittelt werden, und zum Erzeugen einer Anzahl von Datenbasen sowie eine Vielzahl von verteilten Computern zum überwachen des Prüffortschritts und zum Analysieren der Prüfergebnisse unter Verwendung der in dem Hostrechner gespeicherten Datenbasen.
Die in dem Hostrechner gespeicherten Datenbasen umfassen eine Losentscheidungsdatenbasis, die zum Bestimmen nach einer letzten Prüfung verwendet wird, eine Prüffortschrittüberwachungsdatenbasis und eine Prüfdatenanalysedatenbasis. Die Losentscheidungsdatenbasis besitzt Daten eines Prüfprogrammnamens, einer Losanzahl und der Anzahl von IC's, die in jede der Prüf-BIN-Muster sortiert sind. Die Datenbasis zum überwachen des Prüffortschritts besitzt Daten eines Prüfernamens, eines Prüfer­ modus, der Gesamtzahl, der Totalausfälle, der guten Bausteine, der Stromkreisunterbrechungen, der Kurzschlüsse und anderer Fehler. Die Datenbasis zum Analysieren der Prüfergebnisse hat Daten eines Baustein­ namens, eines Prüfprogrammnamens, einer Prüfbaugruppenidentifikation, einer Prüfstartzeit, einer Losgröße, der Gesamtzahl, der Gesamtausfälle, der Anzahl von in jedes der Prüf-BIN-Muster sortierten IC's.
Das Steuern umfaßt folgende Schritte: Vorbereiten von zu testenden IC's und Prüfprogrammen; Durchführen der letzten Prüfung in der Einheit eines Loses; überwachen des Status des Fortschritts der letzten Prüfung, während Prüfdaten während der letzten Prüfung gespei­ chert werden; Bestimmen, ob die letzte Prüfung abgeschlossen ist; Durchführen einer Losentscheidung, nachdem die letzte Prüfung abge­ schlossen ist, basierend auf Prüf-BIN-Grenzen, die durch einen BIN-Grenzkriteriumalgorithmus erstellt werden; Anzeigen des Losentschei­ dungsergebnisses und Speichern der Prüfdaten; Anfordern einer Eingangs­ inspektion entsprechend dem Losentscheidungsergebnis und Durchführen einer Qualitätssicherheitsüberwachung.
In der Losentscheidung wird bestimmt, ob irgendein Prüf-BIN, das seine BIN-Grenze überschreitet, größer als ein bestimmter vorbe­ stimmter Wert ist, obwohl das Los die Ausbeuteanforderung erfüllt. Alle während der letzten Prüfung erzeugten Prüfdaten werden in einem zen­ tralen Hostrechner gespeichert, wobei die gespeicherten Daten durch die BIN-Muster datenbasiert sind, so daß die Prüfdaten mit ihren BIN-Grenzen verglichen werden.
Zum Erstellen der Prüf-BIN-Grenzen werden verschiedene Krite­ rien in Abhängigkeit davon angewendet, ob die BIN-Muster auf die Aus­ beuteanforderung (beispielsweise BIN 1) oder auf elektrische Eigenschaf­ ten bezogen sind oder nicht (beispielsweise Stromkreisunterbrechungen, Kurzschlüsse oder Leckageströme). Die Prüf-BIN-Grenzen sollten auf der Basis von guten Bausteinen in einem Los mit einer Ausbeute im Bereich von 95 bis 100% und nach Prüfung einer genügenden Menge von Losen und nach Speichern einer bestimmten Anzahl von Prüfergebnissen definiert werden. Weiterhin werden die Prüf-BIN-Grenzen in Abhängigkeit von der tatsächlichen Fehlerrate des entsprechenden Prüf-BIN-Musters angewendet.
Neben der Verbesserung der Effizienz des Prüfvorganges läßt sich die Prüfzeit reduzieren, über eine Analyse der Prüfdaten lassen sich die Produktionslinien stabilisieren, die QA-Prüfung kann bei Ver­ wendung der Prüfdaten der letzten Prüfung ausfallen und die letzte Prüfung kann wirksam durch Analysieren der Prüfergebnisse während der letzten Prüfung in Realzeit gesteuert werden.
Die Erfindung wird nachstehend anhand der beigefügten Abbil­ dungen näher erläutert.
Fig. 1 zeigt schematisch ein Blockdiagramm einer Einrichtung zum Steuern des Prüfens von integrierten Schaltkreisen.
Fig. 2 zeigt schematisch ein Prüfgerät zum Prüfen von IC's.
Fig. 3 zeigt ein Flußdiagramm zum Steuern des Prüfens von IC's.
Fig. 4 bis 6 zeigen die Strukturen von Datenbasen, die zur Verwendung im Los, bei der Überwachung bzw. in der Datenanalyse geeignet sind.
Fig. 7 zeigt ein Flußdiagramm zum Installieren eines Prüfpro­ gramms.
Fig. 8 zeigt ein Flußdiagramm für den Überwachungsalgorithmus der letzten Prüfung.
Fig. 9 zeigt ein Flußdiagramm für den BIN-Grenzkriteriumalgo­ rithmus.
Fig. 10 zeigt ein Flußdiagramm zur Losentscheidung.
Fig. 11 zeigt ein Flußdiagramm eines QA-überwachungsalgorith­ mus.
Fig. 12 zeigt ein Flußdiagramm zur Datenanalyse.
Fig. 13 zeigt ein Beispiel eines Ergebnisses der Datenanalyse.
Gemäß Fig. 1 ist eine Vielzahl von Prüfgeräten 12 mit einem Hostrechner 14 verbunden. Bei dem Hostrechner 14 kann es sich um ein Computersystem handeln, das UNIX oder VAX als Betriebssystem verwendet. Das UNIX-System ist wegen seiner Kompatibilität mit allgemeinen Perso­ nalcomputern geeignet.
Die Prüfgeräte sind mit dem Hostrechner 14 über ein Netzwerk 18 verbunden. Zum Organisieren eines Lokalbereichsnetzwerks kann ein Ethernet verwendet werden. Andererseits kann dann, wenn die Prüfgeräte 12 weit von dem Hostrechner 14 entfernt sind, ein Telekommunikationsnetz unter Verwendung von normalen Telefonleitungen verwendet werden. Das Ethernet besitzt Eigenschaften wie eine Datenübertragungsrate von maxi­ mal 10M Byte/s Verbindungsknoten (die Testgeräte) von über mehreren Hundert, erfordert geringe Kosten und ist leicht kapazitätsmäßig erwei­ terbar.
Eine Vielzahl von verteilten Computern 16 wird verwendet, um die Prüfdaten zu analysieren und Alarmmeldungen zum Prüfoperator in anormalen Situationen zu senden, und ist mit dem Hostrechner 14 über ein Netzwerk 17 verbunden. Die verteilten Computer 16 können gemeine Per­ sonalcomputer oder Arbeitsplätze sein. Das Netzwerk 17 kann durch das Ethernet oder ein Telekommunikationsnetz unter Verwendung von Telefon­ leitungen gebildet werden.
Das Prüfgerät 12 umfaßt gemäß Fig. 2 eine Prüfeinrichtung 20 und eine Handhabungseinrichtung 30. Die Handhabungseinrichtung 30 umfaßt ein Bauteilladeteil 36 zum automatischen und aufeinanderfolgenden Laden von zu prüfenden IC's, ein Prüfteil 37, wo eine Testbaugruppe 32 ange­ ordnet ist, die ein vorbestimmtes Schaltkreismuster aufweist und elek­ trisch mit der Prüfeinrichtung 20 über Kabel 28 verbunden ist, sowie ein Sortierteil 38 zum Sortieren der geprüften Bausteine entsprechend den Prüf-BIN-Ergebnissen.
Die Prüfeinrichtung 20 umfaßt einen Prüfkopf 26, der eine Anzahl von Modulen aufweist, um Prüfsignale an einen zu prüfenden IC 34, der auf der Testbaugruppe 32 montiert ist, anzulegen und Ausgangssignale vom IC 34 zu messen, einen Mikroprozessor 22 zum Steuern des Prüfkopfes 26 entsprechend einem vorerstellten Prüfprogramm und eine Eingangs-Ausgangseinheit 24 als Datenkommunikationsinterface zwischen den Opera­ toren und der Prüfeinrichtung 20. Die Eingangs-Ausgangseinheit 24 kann eine Tastatur, einen Bildschirm und einen Alarmsignalgenerator umfassen.
Während des Prüfens übermittelt das Prüfgerät 12 Prüfdaten zum Hostrechner 14 über das Netzwerk 18. Weiterhin steuert das Prüfgerät 12 das Installieren von zu prüfenden IC's 34 durch Empfang von Instruk­ tionen vom Hostrechner 14 und fordert eine Losentscheidung vom Host­ rechner 14 an, wenn die letzte Prüfung eines Loses abgeschlossen ist. Basierend auf der Losentscheidung des Hostrechners 14 informiert das Prüfgerät 12 über die Eingangs-Ausgangseinheit 24 einen Operator über die Ergebnisse.
Der Hostrechner 14 umfaßt Datenbasen, die durch Prüfdaten formuliert sind, die von den Prüfgeräten 12 übermittelt werden, und sendet ein Alarmsignal an die verteilten Computer 16, wenn eine anormale Situation während der letzten Prüfung auftritt. Außerdem bestimmt der Hostrechner 14 den weiteren Ablauf des geprüften Loses entsprechend einem Losentscheidungsalgorithmus.
Fig. 3 zeigt eine Abfolge einer Steuerung der Prüfung, wobei durch Start 40 eine Anzahl von Prüfgeräten 12 installiert und zu prü­ fende IC's in der Einheit eines Loses zugeführt werden. Wenn die Prüf­ geräte 12 installiert sind, lädt der Hostrechner 14 Prüfprogramme in entsprechende Prüfgeräte 12 und zu prüfende IC's werden aufeinanderfol­ gend dem Prüfteil 37 zugeführt (Schritt 42). Das Prüfprogramm wurde durch Operatoren in Abhängigkeit von den Eigenschaften des Bausteins und Prüfgrößen entwickelt und programmiert und dann im Hostrechner 14 ge­ speichert. Das Prüfprogramm ist allgemein in spezifischen Programmier­ sprachen geschrieben, die durch die Prüfgeräthersteller vorgesehen sind. Die Prüfprogrammiersprache besitzt eine von einer allgemeinen C-Sprache oder Compilersprachen konvertierte Struktur.
Im Hostrechner 14 sind Prüflisten und Bausteinlisten gespei­ chert. Entsprechend den Prüflisten, Bausteinlisten und Prüfprogrammen wählt der Hostrechner 14 das Prüfprogramm aus und lädt dieses in das ausgewählte Prüfgerät 12 automatisch oder unter Beihilfe des Operators.
Nach dem Installierungsschritt 42 nimmt das Prüfgerät 12 die letzte Prüfung durch Anlegen verschiedener Prüfsignale an IC's, Messen der Ausgangssignale von den IC's und Sortieren der geprüften IC's ent­ sprechend Prüf-BIN-Ergebnissen vor (Schritt 44). Wie vorstehend erläu­ tert, werden identische IC's, hergestellt unter den gleichen Arbeits­ bedingungen, dem Prüfgerät 12 losweise zugeführt und die letzte Prüfung ebenfalls losweise ausgeführt.
Die während der letzten Prüfung erzeugten Prüfdaten werden in Realzeit an den Hostrechner 14 übermittelt und in diesem gespeichert, wobei der Fortschritt der letzten Prüfung durch den Hostrechner 14 und die verteilten Computer 16 überwacht wird (Schritt 46). Im Schritt 46 des Überwachens des Fortschritts der letzten Prüfung werden die Opera­ toren über den Status des Fortschritts der letzten Prüfung informiert und Alarmmeldungen an die Operatoren durch die verteilten Computer 16 und die Eingangs-Ausgangseinheit 24 des Prüfgeräts 12 übermittelt, wenn eine anormale Situation während der letzten Prüfung auftritt. Im Schritt 48 wird bestimmt, ob die letzte Prüfung bezüglich eines Loses abge­ schlossen ist, und wenn dies so ist, liefert der Hostrechner 14 eine Entscheidung bezüglich des Loses auf der Basis der gespeicherten Prüf­ daten.
In dem Losentscheidungsschritt 50 werden Prüf-BIN-Grenzen ver­ wendet, die durch einen Prüf-BIN-Grenzkriteriumalgorithmus 52 bestimmt werden. Der nächste Fluß des zu prüfenden Loses wird durch Analysieren der Prüf-BIN-Ergebnisse und Vergleichen von diesen mit den unteren und oberen Grenzen entschieden. Diese Entscheidung hat, wie oben erläutert, Unterscheidungsmerkmale zum konventionellen Losentscheidungsschema, in­ dem Fehler nur analysiert werden, wenn das geprüfte Los eine vorbestimm­ te Ausbeute von beispielsweise 95% nicht erfüllt.
Die Ergebnisse der Losentscheidung werden den Operatoren ange­ zeigt und die Daten der Ergebnisse der letzten Prüfung werden im Host­ rechner 14 in Abhängigkeit von der Losentscheidung im Schritt 54 an verschiedenen Speicherstellen gespeichert. Zum geprüften Los wird im Schritt 56 eine Eingangsinspektion pro Los gefordert und danach ein Qualitätssicherungsüberwachungsschritt 58 ausgeführt. Diese Qualitäts­ sicherungsüberwachung ist unterschiedlich von der üblichen Qualitäts­ überwachungsprüfung, die Proben aus den endgültig geprüften IC's nimmt und prüft, um die Qualitätsanforderungen des Verbrauchers bezüglich durchgelaufener IC's sicherzustellen, indem das Los nach der letzten Prüfung in Abhängigkeit von der Losentscheidung behandelt wird. Wenn beispielsweise das geprüfte Los eine vorbestimmte Ausbeute von bei­ spielsweise 95% erfüllt und keine BIN-Muster die Test-BIN-Grenzen verletzen, kann die Probenahmeprüfung wegfallen, wobei einfach die Anzahl von geprüften und in dem Los enthaltenen IC's gezählt wird.
Im letzten Schritt 59 werden die guten IC's versandbereit gemacht, während dann, wenn die geprüften IC's nicht die Ausbeuteanfor­ derung erfüllen und gefunden wurde, daß einige Prüf-BIN-Muster die Prüf-BIN-Grenzen verletzen, werden die Gründe für die Fehler durch Ver­ wendung einer Anzahl von im Hostrechner 14 gespeicherten Daten analy­ siert und die Analyseergebnisse in entsprechende vorhergehende Verar­ beitungsschritte wie etwa Waferverarbeitungs- und Montageschritte rück­ gekoppelt und berücksichtigt.
Die Struktur von Datenbasen zum Verarbeiten von Prüfdaten, die während der letzten Prüfung auftreten, wird nachstehend beschrieben.
Fig. 4 bis 6 zeigen beispielhaft Datenbasen, die für die vor­ liegenden Zwecke verwendbar sind. Eine in Fig. 4 dargestellte Datenbasis 60 dient zur Losentscheidung und verwendet einen Prüfprogrammnamen als Dateinamen oder als Datenbasistabellennamen. Die Loszahl 62 wird durch einen Operator über die Eingangs-Ausgangseinheit 24 zu Beginn der letz­ ten Prüfung betitelt. Außerdem wird die Anzahl von IC's, die in be­ stimmte BIN-Kategorien sortiert sind, als nächste Daten 63, 64 und 65 der Datenbasis 60 gespeichert. Nach Empfang des Signals über den Ab­ schluß der letzten Prüfung von den Testgeräten 12 prüft der Hostrechner 14 den Programmnamen 61 und die Loszahl 62 und vergleicht dann die Anzahl von BIN 1 mit der Anzahl von BIN n 63, 64 und 65 mit den oberen und unteren BIN-Grenzen, die durch den Prüf-BIN-Grenzkriteriumalgorith­ mus bestimmt wurden. In Abhängigkeit von dem Ergebnis des Vergleichs führt der Hostrechner 14 die BIN-Entscheidung durch und schickt dann das Ergebnis hiervon an die Prüfgeräte 12. Selbst wenn beispielsweise das Ausbeuteerfordernis erfüllt ist, d. h. die Anzahl von BIN 1 über 95% der Anzahl von IC's in einem Los liegt, wird das Los nicht als vollständig gut betrachtet entschieden, wenn ein bestimmtes BIN die BIN-Grenze bei­ spielsweise um 3% überschreitet. In diesem Fall wird das BIN einer Probenahmeprüfung in der nachfolgenden Qualitätsüberwachungsprüfung, einer Produktionsverläßlichkeitsprüfung oder einer Datenanalyse bezüg­ lich der BIN-Daten unterworfen. Fig. 5 zeigt exemplarisch eine Daten­ basis 70 zum Überwachen der letzten Prüfung. Die Dateien der Datenbasis 70 werden durch den Prüfgerätnamen 71 identifiziert. Ein Prüfmodus 72 repräsentiert den derzeitigen Status des Testgeräts 12, beispielsweise in der letzten Prüfung, in der Probenahmeprüfung oder in einem Pausenzu­ stand, und identifiziert die Benutzer oder die Operatoren. Die Startzeit 73 für die Losprüfung gibt die Zeit an, wann die letzte Prüfung eines spezifischen Loses beginnt, und die Losgröße 74 bedeutet die Gesamtzahl von in einem Los enthaltenen IC's. Die Gesamtzahl 75 bezeichnet die Anzahl von IC's, die aktuell durch ein Prüfgerät 12 während der letzten Prüfung gezählt wurden. Wenn die Losgröße 74 nicht identisch mit der Gesamtzahl 75 ist, wird die letzte Prüfung wiederholt oder die Stich­ probe wird mit zweifach stichprobegenommenen IC's durchgeführt.
In der Datenbasis 70 von Fig. 5 werden Fehlerdaten 76 und gute Daten 77 durch die Anzahl von IC's bestimmt, die in BIN 1 und in andere BIN-Muster einsortiert werden. Daten von defekten Bausteinen, bei denen der Fehler durch Kontaktfehler bewirkt wird, werden in den O/S-Fehler­ daten 78 (O/S = Stromkreisunterbrechung/Kurzschluß) gespeichert. Der O/S-Fehler kann auftreten, wenn die Kontakte zwischen einer Prüfbau­ gruppe und Anschlüssen der IC's in dem Prüfkopf 26 oder wenn die Verbin­ dung der Prüfbaugruppe und der Handhabungseinrichtung 30 oder die Ver­ bindungen zwischen Bonddrähten und Bondinseln des IC's nicht gegeben sind. Anders ausgedrückt, hat der O/S-Fehler keine Beziehung zu den elektrischen Eigenschaften des zu prüfenden IC's. Andere Fehler 79 be­ ziehen sich auf die elektrischen Eigenschaften der IC's und variieren daher in Abhängigkeit von den Prüfinformationen und den Bausteinen.
Die Datenbasis 70 zum Überwachen der letzten Prüfung sollte jedesmal auf den neusten Stand gebracht werden, wenn der Hostrechner 14 zugehörige Daten vom Prüfgerät 12 während der letzten Prüfung erhält, wobei die neusten Daten in Realzeit angezeigt werden, so daß ein Opera­ tor oder ein Berater den fortschreitenden Status der letzten Prüfung beobachten kann.
Fig. 6 zeigt eine beispielhafte Datenbasis 80 für die Daten­ analyse, die einen Namen eines IC-Bausteins 81 als Dateinamen oder Datenbasistabellennamen verwendet. Der Hostrechner 14 klassifiziert Prüfdaten, die von einer Vielzahl von Prüfgeräten 12 entsprechend den geprüften IC-Bausteinen und dem Los erzeugt, jedesmal wenn eine bestimm­ te Zeitperiode vergangen ist. Der Programmname 82 identifiziert ein Prüfprogramm für die letzte Prüfung und eine Baugruppen-ID 83 bezeichnet die Identifikationszahl einer Prüfbaugruppe 32, die auf einer Hand­ habungseinrichtung 30 eines Prüfgeräts 12 vorgesehen ist. Die Datenbasis 80 enthält ferner die Loszahl 84, die Losprüfstartzeit 85, die Losgröße 86 und die Gesamtzahl 87. Die Gesamtfehler 88 und die Anzahl von IC-Bausteinen, die in jedes der BIN-Muster 89a, 89b und 89c einsortiert wurden, werden in der Datenbasis 80 gespeichert.
Die Datenbasis 80 kann verwendet werden, um die Änderung oder Variation der Ergebnisse der letzten Prüfung in Abhängigkeit von der Zeit, dem Prüfgerät 12, der Prüfbaugruppe 32, dem Los und dem Operator festzustellen. Bei der Prüfergebnisanalyse kann die Datenbasis 80 eine fundamentale Information zur statistischen Analyse des Prüfvorgangs oder zum Vergleichen der Prüfdaten mit den BIN-Grenzen sein, nachdem Prüf-BIN-Daten gespeichert sind.
Fig. 7 zeigt ein Flußdiagramm bezüglich der Durchführung des Prüfprogramms, wobei beim Start 90 das Prüfgerät 12 stromversorgt in­ stalliert wird und in seinen stabilen Zustand gelangt. Der Hostrechner 14 liest die Liste von zu prüfenden IC-Bausteinen und zeigt dies über den Monitor von verteilten Computern 16 an, so daß der Operator die Liste sehen kann (Schritt 91). Der Operator wählt IC-Bausteine und das Prüfgerät 12 zum Prüfen der IC-Bausteine (Schritt 92). Der Hostrechner 14 wählt und lädt ein Prüfprogramm in das ausgewählte Prüfgerät 12 (Schritt 93). Im Schritt 94 wird die Installation des Prüfprogramms und der IC-Bausteine überprüft und dann, wenn die Installation normal ist, gibt der Operator die Loszahl und die Losgröße ein, wenn der erste IC-Baustein zu prüfen ist (Schritt 95). Dann wird die letzte Prüfung durch­ geführt (Schritt 96). Die Loszahl und die Losgröße werden verwendet, um die Datenbasis, wie vorstehend unter Bezugnahme auf die Fig. 4, 5 und 6 beschrieben, zu bilden. In Schritt 97 wird bestimmt, ob die letzte Prü­ fung beendet ist, wobei dann, wenn die Prüfung weiterzuführen ist, über­ prüft wird, ob die IC-Bausteine geändert sind, Schritt 98. Wenn die IC-Bausteine nicht geändert sind, geht es im Flußdiagramm zurück zu Schritt 96, während dann, wenn die IC-Bausteine geändert sind, die letzte Prüfung zu einem anderen Los fortschreitet und daher im Flußdia­ gramm zu Schritt 91 zurückgekehrt wird, so daß der Operator einen ande­ ren IC-Baustein und ein anderes Prüfgerät 12, die auf dem Monitor der verteilten Computer 16 angezeigt werden, auswählen kann.
Wenn andererseits im Schritt 94 festgestellt wird, daß das Installieren des Prüfprogramms und der IC-Bausteine anormal ist, wird der Operator alarmiert, um die Probleme in Schritt 99 zu finden und zu lösen. Wenn die letzte Prüfung fortschreitet, wird der nächste Vorgang, beispielsweise der Überwachungsvorgang der letzten Prüfung, durchge­ führt.
Das Überwachen der letzten Prüfung entsprechend dem Flußdia­ gramm von Fig. 8 liefert zwei Funktionen: Überwachung des Arbeitsflusses der letzten Prüfung und Alarmierung des Operators bezüglich einer anor­ malen Situation in Realzeit. Durch den Schritt Start 120 wird die Vor­ bereitung einer letzten Prüfung vervollständigt, wonach IC-Bausteine in der Einheit eines Loses angeliefert und geprüft werden, um ihre elek­ trischen Eigenschaften in Schritt 122 festzustellen. Während der letzten Prüfung erzeugte Prüfergebnisdaten werden zum Hostrechner 14 übermittelt und auf den verteilten Computern 16 angezeigt (Schritt 124). Der Host­ rechner 14 analysiert die Prüfergebnisdaten und entscheidet, ob der Prüffluß einem vorgesehenen Pfad folgt (Schritt 126). Wenn eine anormale Situation auftritt, wird ein Operator gemäß Schritt 128 durch den Host­ rechner 14 informiert. Wenn dagegen kein Problem auftritt, wird die letzte Prüfung fortgesetzt. Beispielsweise berechnet der Hostrechner 14 das O/S-Fehlerverhältnis, um über den Prüffortschritt zu entscheiden, wobei dann, wenn O/S-Fehler aufeinanderfolgend gefunden werden, der Hostrechner 14 automatisch die letzte Prüfung stoppt und instruiert, daß die Kontakte der Prüfbaugruppen 32 und Handhabungsgeräte 30 überprüft werden sollen.
In Schritt 126 werden die während der letzten Prüfung erzeug­ ten BIN-Daten, der Dateneingang in der Prüfprogramminstallationsstufe und die Losprüfstartzeit zum Hostrechner 14 übermittelt, so daß ein Operator den derzeitigen Zustand des im Betrieb befindlichen Prüfgeräts 12 und das Prüfzwischenresultat kennenlernen kann.
In Schritt 130 wird entschieden, ob die letzte Prüfung beendet ist. Wenn die Prüfung fortzusetzen ist, geht es zurück zu Schritt 122. Wenn jedoch die letzte Prüfung abgeschlossen ist, sendet das Prüfgerät 12 ein diesbezügliches Signal zum Hostrechner 14 und ordert eine Los­ entscheidung vom Hostrechner 14.
Für die Losentscheidung werden vorbestimmte BIN-Grenzen ver­ wendet. Da die BIN-Grenzen eine große Wirkung auf die Verläßlichkeit der Losentscheidungsergebnisse haben, sollten die BIN-Grenzen sorgfältig unter Inbetrachtziehung von Parametern wie Kapazität eines Prüfvorgangs, Kapazität des Managements von Operatoren oder Prüfingenieuren und die Fehlerraten der BIN-Muster bestimmt werden.
Fig. 9 zeigt ein Flußdiagramm für den Prüf-BIN-Grenzkriterium­ algorithmus, wobei darauf hinzuweisen ist, daß die BIN-Kategorien und Prozentsätze wie 95%, 0,2%, 0,3%, 0,6%, 0,9% und 1,8% von Fig. 9 lediglich beispielhaft sind. Gemäß Fig. 9 sind die BIN-Kategorien in BIN 1 bis 32 unterteilt, wobei die Kategorie BIN 1 anzeigt, daß alle geprüf­ ten IC-Bausteine zufriedenstellend sind und jede Prüfung passiert haben, während die Kategorien BIN 19 bzw. 20 Stromkreisunterbrechungsfehler und Kurzschlußfehler darstellen. Die verbleibenden BIN-Kategorien zeigen verschiedene Fehler an, die sich auf elektrische Eigenschaften der ge­ prüften IC-Bausteine beziehen. Die verschiedenen Fehler werden anhand eines IC-Bausteins KS911B der Firma SAMSUNG ELECTRONICS CO., LTD. erläu­ tert. Bei diesem Baustein handelt es sich um eine Logikeinrichtung für einen CD-Spieler und dient zum Datentransfer zwischen einer CD und einem Lautsprecher. BIN 3 stellt hierbei sicher, daß ein gewollter Ausgang zu einem bestimmten Eingang bei dem Baustein herauskommt, während BIN 4 und 5 zum Überprüfen eines Niederspannungsbetriebs sind. BIN 7 und 8 bezie­ hen sich auf Leckageprüfungen, BIN 14 ist zum Prüfen eines Ruhestroms (IDS), BIN 15 bezieht sich auf eine Betriebsstromprüfung (IDD) und BIN 16 dient zum Prüfen einer SRAM-Funktion des Bausteins.
Zunächst werden die obere und untere Grenze der Kategorie BIN 1 auf 100% bzw. 95% gesetzt (Schritt 102), was bedeutet, daß dann, wenn IC-Bausteine, die als BIN 1 klassifiziert werden, gleich oder größer als 95% der Losgröße darstellen, die IC-Bausteine eine anvi­ sierte Ausbeutebedingung erfüllen und die Massenproduktion der IC-Bau­ steine möglich ist. Die obere Grenze von 100% in der Kategorie BIN 1 ist notwendig um zu bestimmen, ob die Anzahl von geprüften IC-Bausteinen identisch zur Anzahl der IC-Bausteine (Losgröße) ist, die für eine Prü­ fung vorgesehen ist. Wenn einige IC-Bausteine zweifach getestet werden, kann die Anzahl von IC-Bausteinen, die in die Kategorie BIN 1 klassi­ fiziert werden, größer als die obere Grenze von 100% sein, wodurch eine spezielle Handhabung dieses Loses erforderlich ist.
Die oberen Grenzen der Kategorien BIN 19 und 20 für O/S-Fehler werden auf 2,5% (Schritt 104) gesetzt, während die Grenzen der verblei­ benden BIN-Kategorien durch die nachfolgenden Schritte bestimmt werden. Nach Prüfen einer genügenden Anzahl von Losen wird ein Mittelwert P von IC-Bausteinen, die in eine bestimmte BIN-Kategorie einsortiert wurden, bestimmt und dann die Standardabweichung σ durch Verwendung des Mittel­ wertes P und der Losgröße n gemäß folgender Gleichung berechnet (Schritt 106):
Nach Bestimmung der Standardabweichung wird bestimmt, ob jeder Mittelwert P der verbleibenden BIN-Kategorien außer für BIN 1, 19 und 20 über 0,3% der Losgröße liegt (Schritt 107), wonach dann, wenn der Mittelwert gleich oder kleiner als 0,3% ist, bestimmt wird, ob P + 3 σ gleich oder kleiner als 0,2% der Losgröße ist (Schritt 108). Wenn P + 3 σ gleich oder kleiner als 0,2% ist, wird die obere Grenze der entsprechenden BIN-Kategorie auf 0,2% gesetzt (Schritt 109), während dann, wenn P + 3 σ größer als 0,2% ist, die obere Grenze für die BIN-Kategorie auf P + 3 σ gesetzt wird (Schritt 110).
Wenn in der Zwischenzeit gefunden wird, daß der Mittelwert P größer als 0,3% in Schritt 107 ist, wird bestimmt, ob der Mittelwert P gleich oder kleiner als 0,6% der Losgröße ist (Schritt 111). Wenn der Mittelwert P nicht über 0,6% liegt, wird P + 2 σ die obere Grenze der BIN-Kategorie (Schritt 112), während dann, wenn der Mittelwert P größer als 0,6% ist, bestimmt wird, ob der Mittelwert P größer als 0,9% der Losgröße ist (Schritt 113). Wenn der Mittelwert P 0,9% nicht über­ schreitet, wird die obere Grenze der entsprechenden BIN-Kategorie auf P + σ gesetzt (Schritt 114), wobei jedoch dann, wenn der Mittelwert P größer als 0,9% ist, bestimmt wird, ob der Mittelwert P gleich oder kleiner als 1,8% der Losgröße ist (Schritt 115). Wenn der Mittelwert P 1,8% nicht überschreitet, wird der Mittelwert P als die obere Grenze der entsprechenden BIN-Kategorie gesetzt (Schritt 116). Wenn jedoch der Mittelwert 1,8% überschreitet, wird entschieden, daß die obere Grenze nicht gesetzt werden kann, da diese BIN-Grenze zu groß ist, um die Los­ entscheidung durchzuführen (Schritt 117). Um zu entscheiden, ob das Los ungeeignet ist, um die BIN-Grenze zu setzen, werden die Prüfergebnisse analysiert, um die Gründe für die Fehler zu finden, um die Fehler zu beseitigen.
Der Hostrechner 14 erzeugt automatisch und periodisch die BIN-Grenzen unter Verwendung des Prüf-BIN-Grenzkriteriumalgorithmus und die Bestimmung der BIN-Grenzen folgt der Entscheidungsregel, die unter Be­ rücksichtigung der Managementfähigkeit von Operatoren und Prüfingenieu­ ren und der Mittelwerte der BIN-Ergebnisse erstellt wird, die eine bi­ nomiale Verteilung des Mittelwertes P haben. Die Entscheidungsregel enthält folgende Elemente. Zunächst sollten Steuergrenzen oder BIN-Gren­ zen entsprechend dem Fehlerverhältnis der BIN-Ergebnisse unterschiedlich angelegt werden. Zweitens wird ein gutes Los mit einer Ausbeute im Be­ reich von 95% bis 100% verwendet. Drittens werden die Prüf-BIN-Grenzen bestimmt, nachdem genügend Lose geprüft sind. Beispielsweise werden die BIN-Grenzen nach 50 Losen, die die Ausbeuteanforderungen erfüllen und innerhalb von sechs Monaten gesammelt wurden, bestimmt. Schließlich sollten die BIN-Grenzen periodisch revidiert werden, nachdem neue Prüf­ daten gespeichert sind.
In dem Prüf-BIN-Grenzkriteriumalgorithmus werden fünf Bezugs­ verhältnisse, beispielsweise 0,3%, 0,2%, 0,6%, 0,9% und 1,8%, ver­ wendet. Jedoch können diese Bezugsverhältnisse in Abhängigkeit von den IC-Bausteinen, den Prüfgrößen und dem Akzeptanzpegel der Prüfergebnisse geändert werden. Unter Verwendung des Prüf-BIN-Grenzkriteriumalgorithmus wird eine Losentscheidung bezüglich einer endgültigen Prüfung des Loses durchgeführt.
Fig. 10 zeigt ein Flußdiagramm zur Losentscheidung. Beim bis­ herigen Prüfen von IC-Bausteinen zählte der Operator die Anzahl von IC-Bausteinen, die in BIN 1 sortiert wurden, und bestimmte, ob das Aus­ beuteerfordernis erfüllt wurde. Wenn die Ausbeute zu gering war, ent­ schied der Operator, daß dieses Los fehlerhaft sei und analysierte die Fehlergründe. Hier werden jedoch zur Losentscheidung Prüfergebnisdaten, die während der letzten Prüfung erzeugt wurden, verwendet und die Los­ entscheidung wird automatisch durch den Hostrechner 14 unter Verwendung eines Losentscheidungsalgorithmus durchgeführt, so daß das Ergebnis der Losentscheidung unmittelbar nach der letzten Prüfung bekannt ist. Wei­ terhin werden Entscheidungsgrößen und BIN-Grenzen gegebenenfalls ge­ wählt, die eine frühe Erkennung eines anormalen Loses erlauben. Des weiteren wird die Losentscheidung nicht durch die Ausbeuteentscheidung eingeschränkt, sondern zu einer Entscheidung auf der Basis aller BIN-Kategorien ausgedehnt, so daß die Fehlerentdeckung verbessert und eine kontinuierliche Beobachtung von Änderungen in der Waferherstellung und in der Montage möglich ist. Dies resultiert in einer leichten Analyse von Fehlern aufgrund der IC-Produktionslinien (Herstellung und Montage).
Wenn die letzte Prüfung abgeschlossen ist (Schritt 140), wird gemäß Fig. 10 zunächst festgestellt, ob die Ausbeute eine vorbestimmte Anforderung, beispielsweise 95% der Losgröße, erfüllt (Schritt 142). Die Ausbeuteentscheidung wird durch Zählen der Anzahl von IC-Bausteinen durchgeführt, die in Kategorie BIN 1 einsortiert sind. Wenn das Ausbeu­ teerfordernis nicht erfüllt ist, werden die Prüfdaten, die während der letzten Prüfung erzeugt und durch den Hostrechner 14 gesteuert wurden, in eine Schlecht-Datenbasis gemäß Schritt 144 gespeichert. In bezug auf dieses Los analysieren und finden die Operatoren die fehlergründe gemäß Schritt 146 unter Verwendung eines Datenanalysewerkzeugs.
Wenn das Los den Ausbeuteentscheidungsschritt 142 passiert, wird bestimmt, ob die Ausbeute 100% der Losgröße überschreitet (Schritt 148). Eine Ausbeute größer als 100% bedeutet, daß mehr IC-Bausteine als vorgesehen und dem Prüfgerät 12 zugeführt geprüft wurden. Daher werden die Prüfdaten für dieses Los in der Schlecht-Datenbasis gespeichert (Schritt 150). Dieses Los wird entweder erneut geprüft oder es wird gefordert, eine Eingangsinspektion durchzuführen (Schritt 152). Wenn die erneute Prüfung des Loses 100% überschreitend zu lange Zeit erfordert, kann eine Doppelstichprobe in der nachfolgenden Qualitätssicherungs­ prüfung durchgeführt werden.
Wenn die Ausbeute die vorbestimmte Anforderung erfüllt und nicht 100% überschreitet, wird bestimmt, ob irgendwelche Prüf-BIN-Daten die durch den BIN-Grenzkriteriumalgorithmus bestimmten BIN-Grenzen ver­ letzen (Schritt 154). Wenn alle Prüf-BIN-Daten nicht aus den entspre­ chenden BIN-Grenzen herausfallen, werden die Prüfdaten in einer Gut-Datenbasis gespeichert (Schritt 156), während dann, wenn Prüf-BIN-Daten die entsprechenden BIN-Grenzen überschreiten, die Prüfdaten in der Schlecht-Datenbasis gespeichert werden (Schritt 158) und dann das ent­ sprechende Los der Eingangsinspektion unterworfen wird (Schritt 160). Die Gut-Datenbasis und die Schlecht-Datenbasis entsprechen besonderen Verzeichnissen, die in der Speichereinrichtung des Hostrechners 14 loka­ lisiert sind, und haben alle Datenelemente zur Bildung der Datenbasis, wie unter Bezugnahme auf die Fig. 4 bis 6 erläutert wurde. Beispiels­ weise enthalten die Gut-Datenbasis und die Schlecht-Datenbasis Daten­ elemente wie den Prüfprogrammnamen, die Losnummer, die Anzahl von IC-Bausteinen, die in die BIN-Kategorien sortiert wurden, den Testgerät­ namen, den Testmodus, die Losprüfstartzeit, die Losgröße, die Gesamt­ zahl, die Anzahl von guten Bausteinen, die Anzahl von fehlerhaften Bausteinen und die Prüfbaugruppenidentifikation.
Fig. 11 zeigt ein Flußdiagramm zur Bestimmung des QA-Überwa­ chungsalgorithmus, der dazu dient, entsprechend den Losentscheidungs­ ergebnissen die nächste Folge des Loses zu bestimmen, das Eingangs­ inspektion erfordert. Hierbei wird berücksichtigt, ob die Ausbeute 100% überschreitet (Schritt 162), ob ein Fehler in den Prüfdaten vorliegt (Schritt 164), ob die Nummer des zur Eingangsinspektion vorgesehenen Loses korrekt ist (Schritt 166), ob die Ausbeute gleich oder größer als 80% und geringer als 95% ist (Schritt 168), und ob es irgendwelche Prüf-BIN-Daten gibt, die die BIN-Grenzen überschreiten (Schritt 170).
Die Bestimmung der 100% übersteigenden Ausbeute kann durch Vergleichen des Wertes der Anzahl der guten IC-Bausteine dividiert durch die Losgröße mit der numerischen Zahl 1 vorgenommen werden. Wenn die Ausbeute größer als 100% ist, wird bestimmt, daß die Anzahl der tat­ sächlich fehlerhaften IC-Bausteine gleich oder geringer als 5 ist. Zu dieser Zeit können die tatsächlich fehlerhaften Bausteine durch Abziehen der Anzahl von IC-Bausteinen, für die die Eingangsinspektion gefordert wird (d. h. die Anzahl von IC-Bausteinen, die in BIN 1 sortiert sind) von der Losgröße (d. h. der Anzahl der gesamten IC-Bausteine, die in einem Los enthalten sind) gezählt werden. Wenn die tatsächlich fehlerhaften Bausteine fünf Stück überschreiten, besteht die nächste Folge entweder darin, das entsprechende Los erneut zu prüfen oder die Doppelstichprobe durchzuführen (beispielsweise wenn die Losgröße 2.000 beträgt, werden 232 Bausteine stichprobenmäßig geprüft, doppelt soviel wie bei der nor­ malen Stichprobe, bei der 116 Bausteine geprüft werden). Wenn anderer­ seits die Anzahl der tatsächlich fehlerhaften Bausteine gleich oder kleiner als fünf ist, wird die normale Stichprobe durchgeführt (Schritt 178).
In Schritt 164 wird bestimmt, ob die Daten keine Information über das Los besitzen oder ob die Losgröße gleich Null ist. Wenn ein Fehler in Schritt 164 gefunden wird, wird die normale Stichprobe durch­ geführt (Schritt 178). Andererseits zeigt in Schritt 166 die unkorrekte Nummer des zur Eingangsinspektion vorgesehenen Loses an, daß die tat­ sächlich guten IC-Bausteine, die persönlich durch einen Operator gezählt werden, nicht identisch mit den guten Bausteinen sind, die in den Prüf­ ergebnisdaten enthalten sind. Diese Situation erfordert die Durchführung der normalen Stichprobe gemäß Schritt 178. Die normale Stichprobe wird durchgeführt, wenn die Ausbeute gleich oder größer als 80% und kleiner als 95% ist.
Wenn irgendein BIN die BIN-Grenze in Schritt 170 überschrei­ tet, wird bestimmt, ob das BIN größer als 3% der Losgröße ist, Schritt 174. Wenn das BIN größer als 3% ist, wird die normale Stichprobe und eine Produktionsverläßlichkeitsprüfung in Schritt 180 durchgeführt. Wenn ein BIN seine BIN-Grenze um mehr als 3% überschreitet, wird angenommen, daß die Qualität der IC-Bausteine nicht verläßlich ist, selbst wenn das Ausbeuteerfordernis erfüllt ist. Dementsprechend werden die IC-Bausteine in der Produktionsverläßlichkeitsprüfung erneut unter einer strikteren Prüfbedingung geprüft, beispielsweise unter thermischer und elektrischer Beanspruchung der IC-Bausteine. Wenn das Los die Produktionsausbeute­ prüfung nicht passiert, kann das Los nicht versandt werden.
In diesem Zusammenhang sei angemerkt, daß in Schritt 174 die Kategorien BIN 19 und 20 zum Bestimmen von O/S-Fehlern ausgeschlossen sind, da sich derartige Fehler nicht auf die elektrischen Eigenschaften der IC-Bausteine beziehen und auf Kontaktierungsfehlern zwischen den Zuleitungen der IC-Bausteine und einer Prüfbaugruppe 32 oder zwischen der Prüfbaugruppe 32 und einer Handhabungseinrichtung 30 oder auf einem Drahtbondfehler beruhen. Weiterhin wurden die Kontaktierungsfehler in dem vorhergehenden Prüffolgeüberwachungsschritt festgestellt.
Wenn andererseits das Los nicht unter irgendeines der Los­ entscheidungskriterien fällt (Schritte 162 bis 170), kann dieses Los an einen Verbraucher ohne Vornahme von Stichproben abgegeben werden (Schritt 182). Anders ausgedrückt, wird bezüglich solcher IC-Bausteine, die den Schritt 182 passieren, nur die letzte Prüfung durchgeführt und die sonstige Qualitätssicherungsprüfung weggelassen. Allgemein beträgt die Anzahl von Losen, bei denen eine Qualitätssicherungsprüfung nicht notwendig ist, die Hälfte der hergestellten IC-Bausteine. Dementspre­ chend wird die Produktivität des Prüfvorgangs wesentlich verbessert und Arbeitskraft und Ausrüstung für Stichproben eingespart.
Fig. 12 zeigt ein Flußdiagramm für das Datenanalysewerkzeug, das dazu beiträgt, die Fehlergründe aufzuspüren, die Produktionsausbeute und die Bausteinqualität statistisch zu verwalten und zu steuern, indem Prüfdaten verwendet werden, die während des Prüfvorgangs erzeugt werden. Hierdurch wird es dem Analysierer oder Operator ermöglicht, vollständige Prüfdaten auf einem Bildschirm zu sehen.
Durch den Start gemäß Schritt 190 wird ein Benutzerinterface (beispielsweise ein Anfangsbild) auf einem Monitor der verteilten Com­ puter 16 zur Kommunikation zwischen dem Benutzer und dem verteilten Computer 16 angezeigt. Der Operator gibt Analysegrößen über eine Tasta­ tur oder eine Maus ein (Schritt 192) und die Analysegrößen dienen zum Analysieren der Prüfdaten durch ein Los, Datum, Operatoren, Monat, Prüf­ linie und BIN-Kategorien. Der Operator gibt einen Analyseterm in der Ordnung Jahr, Monat, Tag und IC-Bausteinnamen ein, um den Analyseterm und den zu analysierenden IC-Baustein auszuwählen (Schritt 194) und die Prüf-BIN-Kategorie zu wählen (Schritt 196). Eine Vielzahl von Prüf-BIN-Kategorien werden gleichzeitig gewählt.
Der Operator kann ein Ausgabeformat, beispielsweise eine Bal­ kengraphik oder eine Liniengraphik, auswählen (Schritt 198) und der Computer 16 liest die Prüfdaten des gewählten Loses innerhalb des aus­ gewählten Prüftermins von dem Hostrechner 14 aus (Schritt 200). Der Com­ puter 16 transformiert die vom Hostrechner 14 ausgelesenen Prüfdaten in ein ausgewähltes Graphikformat und gibt diese über die Anzeigeeinheit aus (Schritt 202).
Wenn der Operator die Bereiche der X- und Y-Achsen für die graphischen Prüfdaten oder das Ausgangsformat zu ändern wünscht (Schritt 204), kann der Operator eingeben, was geändert werden soll, und der Computer 16 transformiert die Prüfdaten und zeigt diese entsprechend an (Schritt 202). Wenn der Operator die Analyseangaben, die Prüf-BIN-Kate­ gorie, den Analyseterm oder die zu analysierenden IC-Bausteine zu ändern wünscht, kann der Operator eingeben, was zu ändern ist, und dann liest der Computer 16 die Prüfdaten unter der geänderten Bedingung aus dem Hostrechner 14 aus (Schritt 200) und zeigt die Prüfdaten in einem gra­ phischen Format an (Schritt 202).
Fig. 13 zeigt ein Beispiel des Ergebnisses des Datenanalyse­ werkzeugs, das in Form einer Liniengraphik angezeigt ist. Die Graphik von Fig. 13 zeigt die Änderungen der Prüfergebnisse von BIN 7 und 8 bezüglich der Prüfung von Leckageströmen eines IC-Bausteins. Die Zahlen­ angaben in der X-Achse bezeichnen das Datum, beispielsweise bedeutet 9x0204 den 4. Februar 199x. Die Y-Achse zeigt die Anzahl von IC-Baustei­ nen, die in die Kategorien BIN 7 und 8 in bezug auf die Losgröße aus­ sortiert wurden.
Wie aus Fig. 13 ersichtlich, überschreiten die IC-Bausteine, die den Leckagestromfehler aufweisen, 3% der Losgröße nach dem 10. März 199x, welcher Wert abnorm größer als der Mittelwert von 0,046% der vorhergehenden Periode (vom 4. Februar bis 10. März) ist. Der Hauptgrund des Leckagestromfehlers ist ein Überlappen des Gatekontakts, weshalb Änderungen in der Gatekontaktherstellung verfolgt wurden, die vor und nach dem 10. März 199x stattfanden. Hierbei wurde festgestellt, daß eine um den 10. März 199x neu eingesetzte Maschine für den Gatekontakt ein Problem besaß.
Dementsprechend ist es möglich, früh und im einzelnen ein Problem bei der Waferherstellung und bei der Montage herauszufinden, da die Analyse der Prüfdaten jede BIN-Kategorie verwendet. Da die gesam­ melten Prüfdaten bei der Analyse verwendet werden, ist es möglich, kon­ tinuierlich die Änderung in vorhergehenden Verarbeitungsschritten zu beobachten, und die Fähigkeit, anormale Lose zu entdecken, wird erheb­ lich verbessert.
Die Erfindung kann ferner bei einer Voralterungsprüfung und einer elektrischen Typsortierungs-(EDS = Electrical Die Sorting)-Prüfung verwendet werden. Die Voralterungsprüfung dient dazu, schwache IC-Bau­ steine durch thermische und elektrische Beanspruchung hiervon, die die Frühausfallsmechanismen beschleunigen, auszuschalten. Einige Prüf-BIN-Kategorien beziehen sich auf den frühen Ausfallmechanismus, so daß die Fehlerrate dieser BIN-Kategorien verwendet werden kann, um den Vor­ alterungstest zu analysieren. Durch Verwendung der Prüf-BIN-Ergebnisse zusammen mit dem Voralterungstest ist es möglich, die Prüfzeit für den Voralterungstest zu reduzieren oder diesen sogar überflüssig zu machen.
Die EDS-Prüfung markiert zurückgewiesene Chips auf einem Wafer zum Ausschließen derartiger Chips von der Montage. Die BIN-Prüfergeb­ nisse, die nach Durchführung der letzten Prüfung erhalten werden, können verwendet werden, um fehlergrenzen für die EDS-Prüfung zu definieren.

Claims (13)

1. Einrichtung zum Steuern des Prüfens von integrierten Schaltkreisen (34)
mit einer Vielzahl von Prüfgeräten (12), die jeweils eine Prüfeinrichtung (20) zum Prüfen von elektrischen Eigenschaften der integrierten Schaltkreise (34) entsprechend einer Vielzahl von Prüf-BIN-Mustern, eine Handhabungseinrichtung (30) zum losweisen Zuführen von zu prüfenden integrierten Schaltkreisen (34) und zum Sortieren der ge­ prüften integrierten Schaltkreise (34) in Abhängigkeit von den Prüf­ ergebnissen und einen Mikroprozessor (22) zum Steuern der Prüfeinrich­ tungen (20) und zum Übermitteln der Daten der Prüfergebnisse umfassen,
einen Hostrechner (14) mit einer Speichereinrichtung zum Speichern der Daten der von den Prüfgeräten (12) übermittelten Prüf­ ergebnisse, Mitteln zum Bestimmen eines Prüf-BIN-Grenzkriteriums für jedes Prüf-BIN-Muster und Losentscheidungsmitteln zum Bestimmen eines nächsten Flusses des geprüften Loses basierend auf den in der Speicher­ einrichtung gespeicherten Prüfdaten und in Abhängigkeit von dem Prüf-BIN-Grenzkriterium,
einer Vielzahl von verteilten Computern (16), die jeweils ein Instruktionsmittel zum Instruieren des nächsten Flusses des geprüften Loses basierend auf dem Ergebnis der Losentscheidungsmittel und eine Analyseeinrichtung zum Analysieren des Prüfdatenergebnisses aufweisen, und
ein Netzwerk (17, 18) zum Verknüpfen der Vielzahl von Prüf­ geräten (12) des Hostrechners (14) und der Vielzahl von verteilten Computern (16).
2. Einrichtung nach Anspruch 1, dadurch gekennzeichnet, daß der Hostrechner (14) mit einer Einrichtung zum Erzeugen einer Alarm­ meldung versehen ist, wenn während der Prüfung eine anormale Situation auftritt.
3. Einrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der Hostrechner (14) mit einer Losentscheidungsdatenbasis (40) ver­ sehen ist, die Daten bezüglich der Anzahl von integrierten Schaltkreisen (34) enthält, die in jede der Vielzahl von BIN-Mustern sortiert sind.
4. Einrichtung nach einem der Ansprüche 1 bis 3, dadurch ge­ kennzeichnet, daß der Hostrechner (14) mit einer Prüffolgeüberwachungs­ datenbasis (70) versehen ist, die Daten eines Prüfmodus enthält, die den Status des Prüfgeräts (12), eine Prüfstartzeit, eine Losgröße, die Ge­ samtzahl, die Gesamtfehler, Anzahl der guten integrierten Schaltkreise, Stromkreisunterbrechungs-/Kurzschlußfehler und andere Fehler enthält.
5. Einrichtung nach einem der Ansprüche 1 bis 4, dadurch ge­ kennzeichnet, daß der Hostrechner (14) mit einer Datenanalysedatenbasis (80) versehen ist, die Daten von Namen von integrierten Schaltkreisen, eine Losnummer, eine Prüfstartzeit, eine Losgröße, die Gesamtzahl, die Gesamtfehler und die Anzahl von integrierten Schaltkreisen, die jeweils in die Vielzahl von Prüf-BIN-Mustern sortiert sind, enthält.
6. Verfahren zum Steuern des Prüfens von integrierten Schalt­ kreisen mit folgenden Schritten:
  • (i) Installieren eines Testgeräts durch losweises Liefern einer Vielzahl von integrierten Schaltkreisen und Laden eines Prüfpro­ gramms,
  • (ii) Prüfen und Sortieren der integrierten Schaltkreise ent­ sprechend einer Vielzahl von Prüf-BIN-Mustern,
  • (iii) Überwachung des Fortschritts des Prüf- und Sortier­ schritts, während Prüfdaten, die während des Prüf- und Sortierschritts erzeugt werden, gespeichert werden,
  • (iv) Entscheiden, wann das Prüfen und Sortieren abgeschlossen ist, über den nächsten Fluß des geprüften Loses durch Verwendung der gespeicherten Prüfdaten und von Prüf-BIN-Grenzen für die Prüf-BIN-Muster,
  • (v) Speichern der Prüfdaten in verschiedenen Speicherstellen entsprechend der Losentscheidung und Anzeige der Losentscheidung, und
  • (vi) Bestimmen, wenn das Los die Ausbeuteanforderung erfüllt, ob das geprüfte Los integrierte Schaltkreise umfaßt, die die BIN-Grenzen überschreiten, und ob diese gleich oder größer als eine vorbestimmte Anzahl sind, und dann, wenn die integrierten Schaltkreise, die die BIN-Grenzen überschreiten, gleich oder größer als die vorbestimmte Anzahl ist, eine Stichprobe und eine Produktionsverläßlichkeitsprüfung durch Stichprobennahme einiger guter integrierter Schaltkreise aus dem Los durchgeführt wird, während dann, wenn die integrierten Schaltkreise, die die BIN-Grenzen überschreiten, geringer als die vorbestimmte Anzahl sind, die Stichprobe durchgeführt wird, und dann, wenn kein integrierter Schaltkreis die BIN-Grenzen überschreitet, die Stichprobennahme wegge­ lassen wird.
7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß im überwachungsschritt für den Prüfvorgang bestimmt wird, ob die Prüfung normal durch Verwendung von Daten eines Prüfgerätnamens, einer Losprüf­ startzeit, einer Losgröße, einer Gesamtzahl, einer Gesamtfehlerzahl, guter integrierter Schaltkreise, Stromkreisunterbrechungs-/Kurzschluß­ fehler und anderer Fehler weiter durchgeführt wird, und dann, wenn eine anormale Situation auftritt, eine Alarmmeldung erzeugt wird, und dann, wenn der Prüffortgang normal ist, dieser fortgesetzt wird.
8. Verfahren nach Anspruch 6 oder 7, dadurch gekennzeichnet, daß die Prüf-BIN-Grenzen durch folgende Schritte erstellt werden:
Berechnen eines Mittelwertes P für jedes Prüf-BIN-Muster,
Berechnen einer Standardabweichung σ = P(1-P)/n unter Ver­ wendung des Mittelwertes P und einer Losgröße n,
Bestimmen, ob der Mittelwert P gleich oder kleiner als ein erstes Bezugsverhältnis ist,
Bestimmen, ob P + 3 σ gleich oder kleiner als ein zweites Bezugsverhältnis ist, wenn der Mittelwert P gleich oder kleiner als der erste Bezugswert ist, und Bestimmen, ob der Mittelwert P gleich oder kleiner als ein drittes Bezugsverhältnis ist, wenn der Mittelwert P das erste Bezugsverhältnis überschreitet,
Setzen einer Prüf-BIN-Grenze als P + 3 σ, wenn P + 3 σ das zweite Bezugsverhältnis überschreitet, und Setzen einer Prüf-BIN-Grenze als zweites Bezugsverhältnis, wenn P + 3 σ gleich oder kleiner als das zweite Bezugsverhältnis ist, und Setzen einer Prüf-BIN-Grenze als P + 2 σ, wenn der Mittelwert P gleich oder kleiner als das dritte Be­ zugsverhältnis ist,
Bestimmen, ob der Mittelwert P gleich oder kleiner als ein viertes Bezugsverhältnis ist, wenn der Mittelwert P das dritte Bezugs­ verhältnis überschreitet,
Setzen einer Prüf-BIN-Grenze als P + σ, wenn der Mittelwert P gleich oder kleiner als das vierte Bezugsverhältnis ist,
Bestimmen, ob der Mittelwert P gleich oder kleiner als ein fünftes Bezugsverhältnis ist, wenn der Mittelwert P das vierte Bezugs­ verhältnis überschreitet, und
Setzen einer Prüf-BIN-Grenze als Mittelwert P, wenn der Mit­ telwert P gleich oder kleiner als das fünfte Bezugsverhältnis ist, und Entscheiden, daß das Setzen einer Prüf-BIN-Grenze unmöglich ist, wenn der Mittelwert P das fünfte Bezugsverhältnis überschreitet,
wobei das zweite Bezugsverhältnis größer als das erste Bezugs­ verhältnis ist und wobei das erste, das dritte, das vierte und das fünfte Bezugsverhältnis in dieser Ordnung vergrößert sind.
9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß das zweite Bezugsverhältnis 0,3% der Losgröße ist.
10. Verfahren nach einem der Ansprüche 6 bis 9, dadurch ge­ kennzeichnet, daß der Losentscheidungsschritt (iv) folgende Schritte umfaßt:
Bestimmen, ob die Ausbeute gleich oder größer als ein vorbe­ stimmter Wert ist,
Bestimmen, ob die Ausbeute 100% überschreitet, wenn die Aus­ beute gleich oder größer als der vorbestimmte Wert ist, und Speichern von Prüfdaten in einer Schlecht-Datenbasis, wenn die Ausbeute geringer als der vorbestimmte Wert ist,
Speichern der Prüfdaten in der Schlecht-Datenbasis und Wie­ derholen der Prüfung, wenn die Ausbeute 100% überschreitet,
Bestimmen, ob irgendwelche Prüf-BIN-Daten die Prüf-BIN-Grenzen überschreiten,
Speichern der Prüfdaten in der Schlecht-Datenbasis und Anfor­ dern einer Eingangsinspektion, wenn die Prüf-BIN-Daten die Prüf-BIN-Grenzen überschreiten, und
Speichern der Prüfdaten in einer Gut-Datenbasis und Anfordern einer Eingangsinspektion, wenn die Prüf-BIN-Daten die Prüf-BIN-Grenzen nicht überschreiten.
11. Verfahren nach einem der Ansprüche 6 bis 10, dadurch ge­ kennzeichnet, daß der Schritt (iv) die Schritte umfaßt:
Bestimmen, ob die tatsächlich fehlerhaften Schaltkreise gleich oder kleiner als eine vorbestimmte Zahl sind, wenn die Ausbeute 100% überschreitet,
Durchführen einer Stichprobe, wenn die tatsächlich fehler­ haften integrierten Schaltkreise gleich oder kleiner als die vorbe­ stimmte Anzahl sind, und
Durchführen einer doppelten Stichprobe, wenn die tatsächlich fehlerhaften integrierten Schaltkreise größer als die vorbestimmte Anzahl sind.
12. Verfahren nach einem der Ansprüche 6 bis 10, dadurch ge­ kennzeichnet, daß der Schritt (vi) die Schritte umfaßt:
Bestimmen, ob die tatsächlich fehlerhaften Schaltkreise gleich oder kleiner als eine vorbestimmte Anzahl sind, wenn die Ausbeute 100% überschreitet,
Durchführen einer Stichprobe, wenn die tatsächlich fehler­ haften integrierten Schaltkreise gleich oder kleiner als die vorbestimm­ te Anzahl sind, und
Wiederholen des Prüfvorgangs, wenn die tatsächlich fehler­ haften integrierten Schaltkreise größer als die vorbestimmte Anzahl sind.
13. Verfahren nach Anspruch 11 oder 12, dadurch gekennzeich­ net, daß die vorbestimmte Anzahl 0,25% der Losgröße ist.
DE19758077A 1997-05-20 1997-12-30 Einrichtung zum Steuern des Prüfens integrierter Schaltkreise und Verfahren zum Steuern des Prüfens integrierter Schaltkreise Expired - Lifetime DE19758077B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR97-19601 1997-05-20
KR1019970019601A KR100216066B1 (ko) 1997-05-20 1997-05-20 반도체 집적회로 소자 검사공정 제어 시스템 및 제어방법

Publications (2)

Publication Number Publication Date
DE19758077A1 true DE19758077A1 (de) 1998-11-26
DE19758077B4 DE19758077B4 (de) 2007-04-12

Family

ID=19506445

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19758077A Expired - Lifetime DE19758077B4 (de) 1997-05-20 1997-12-30 Einrichtung zum Steuern des Prüfens integrierter Schaltkreise und Verfahren zum Steuern des Prüfens integrierter Schaltkreise

Country Status (7)

Country Link
US (2) US6055463A (de)
JP (1) JP3198272B2 (de)
KR (1) KR100216066B1 (de)
CN (1) CN1155069C (de)
DE (1) DE19758077B4 (de)
FR (1) FR2763716B1 (de)
TW (1) TW353212B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014002683A1 (de) 2014-02-28 2015-09-03 Micronas Gmbh Verfahren zum Test einer Vielzahl von gehäusten integrierten Schaltkreisen

Families Citing this family (86)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6100486A (en) 1998-08-13 2000-08-08 Micron Technology, Inc. Method for sorting integrated circuit devices
US5927512A (en) * 1997-01-17 1999-07-27 Micron Technology, Inc. Method for sorting integrated circuit devices
US5844803A (en) * 1997-02-17 1998-12-01 Micron Technology, Inc. Method of sorting a group of integrated circuit devices for those devices requiring special testing
US5915231A (en) 1997-02-26 1999-06-22 Micron Technology, Inc. Method in an integrated circuit (IC) manufacturing process for identifying and redirecting IC's mis-processed during their manufacture
US5856923A (en) 1997-03-24 1999-01-05 Micron Technology, Inc. Method for continuous, non lot-based integrated circuit manufacturing
US5907492A (en) * 1997-06-06 1999-05-25 Micron Technology, Inc. Method for using data regarding manufacturing procedures integrated circuits (IC's) have undergone, such as repairs, to select procedures the IC's will undergo, such as additional repairs
US7120513B1 (en) 1997-06-06 2006-10-10 Micron Technology, Inc. Method for using data regarding manufacturing procedures integrated circuits (ICS) have undergone, such as repairs, to select procedures the ICS will undergo, such as additional repairs
US6594598B1 (en) * 1997-10-08 2003-07-15 Matsushita Electronics Corporation Method for controlling production line
US6049624A (en) 1998-02-20 2000-04-11 Micron Technology, Inc. Non-lot based method for assembling integrated circuit devices
JPH11260931A (ja) 1998-03-15 1999-09-24 Toshiba Microelectronics Corp 半導体集積回路装置の市場故障率推定方法、半導体集積回路装置の製造方法及びテスト用半導体集積回路装置
US6571273B1 (en) * 1998-07-13 2003-05-27 Yokogawa Electric Corporation Process control system
US6366824B1 (en) * 1998-09-30 2002-04-02 Advanced Micro Devices, Inc. Manufacturing reference database
US6732053B1 (en) * 1998-09-30 2004-05-04 Intel Corporation Method and apparatus for controlling a test cell
US6324481B1 (en) * 1998-10-21 2001-11-27 Texas Instruments Incorporated Method for the calculation of wafer probe yield limits from in-line defect monitor data
US6563070B2 (en) 1999-03-30 2003-05-13 Micron Technology, Inc. Enhanced grading and sorting of semiconductor devices using modular “plug-in” sort algorithms
JP2000338195A (ja) * 1999-05-31 2000-12-08 Ando Electric Co Ltd 集積回路試験方法及び装置
US6606582B1 (en) * 2000-03-27 2003-08-12 Seh America, Inc. Universal system, method and computer program product for collecting and processing process data including particle measurement data
AU2001248851A1 (en) * 2000-04-25 2001-11-07 Tokyo Electron Limited Semiconductor device inspection system
US6512985B1 (en) * 2000-05-19 2003-01-28 Lsi Logic Corporation Process control system
US6598194B1 (en) * 2000-08-18 2003-07-22 Lsi Logic Corporation Test limits based on position
US6963813B1 (en) * 2000-09-13 2005-11-08 Dieter Rathei Method and apparatus for fast automated failure classification for semiconductor wafers
US6879940B1 (en) * 2000-09-28 2005-04-12 Credence Systems Corporation Method and apparatus for remotely testing semiconductors
JP2002157295A (ja) * 2000-11-21 2002-05-31 Nec Microsystems Ltd 半導体回路設計装置および半導体回路設計方法
US6820029B2 (en) * 2000-12-22 2004-11-16 United Microelectronics Corp. Method for determining failure rate and selecting best burn-in time
US6816798B2 (en) * 2000-12-22 2004-11-09 General Electric Company Network-based method and system for analyzing and displaying reliability data
US7225107B2 (en) * 2001-05-24 2007-05-29 Test Advantage, Inc. Methods and apparatus for data analysis
JP3847568B2 (ja) * 2001-03-01 2006-11-22 ファブソリューション株式会社 半導体装置製造方法
US6909927B2 (en) * 2001-04-06 2005-06-21 Ricoh Electronics, Inc. Apparatus and method for monitoring manufacturing status
KR100429116B1 (ko) 2001-05-14 2004-04-28 삼성전자주식회사 반도체 ic 소자의 검사 공정 손실 요인 자동 분석 및관리 시스템과 그 방법
US6542856B2 (en) 2001-06-15 2003-04-01 General Electric Company System and method for monitoring gas turbine plants
US6970758B1 (en) 2001-07-12 2005-11-29 Advanced Micro Devices, Inc. System and software for data collection and process control in semiconductor manufacturing and method thereof
US6727106B1 (en) 2001-07-12 2004-04-27 Advanced Micro Devices, Inc. System and software for statistical process control in semiconductor manufacturing and method thereof
US6839713B1 (en) 2001-07-12 2005-01-04 Advanced Micro Devices, Inc. System and software for database structure in semiconductor manufacturing and method thereof
US6772034B1 (en) 2001-07-12 2004-08-03 Advanced Micro Devices, Inc. System and software for data distribution in semiconductor manufacturing and method thereof
US6764869B2 (en) 2001-09-12 2004-07-20 Formfactor, Inc. Method of assembling and testing an electronics module
US6782331B2 (en) * 2001-10-24 2004-08-24 Infineon Technologies Ag Graphical user interface for testing integrated circuits
US6773932B2 (en) * 2001-11-30 2004-08-10 Seh America, Inc. System and method for collecting, storing, and displaying process data including particle measurement data
KR100558348B1 (ko) * 2002-03-30 2006-03-10 텔스타홈멜 주식회사 생산라인의 품질관리를 위한 통계적 공정관리 시스템 및방법
US6718221B1 (en) * 2002-05-21 2004-04-06 University Of Kentucky Research Foundation Nonparametric control chart for the range
US7117057B1 (en) * 2002-09-10 2006-10-03 Taiwan Semiconductor Manufacturing Co. Ltd. Yield patrolling system
CN100352029C (zh) * 2002-10-23 2007-11-28 威盛电子股份有限公司 自动化集成电路整机测试控制方法
CN100463133C (zh) * 2002-10-24 2009-02-18 威盛电子股份有限公司 自动化集成电路整机测试系统、装置及其方法
US7299279B2 (en) * 2002-12-30 2007-11-20 General Electric Company System and method for real-time viewing of monitoring system data
TW583406B (en) * 2002-12-31 2004-04-11 Powerchip Semiconductor Corp Method for analyzing final test parameters
US7403300B2 (en) * 2003-03-21 2008-07-22 Toshiba Corporation Wireless wide area network printing
US7313456B2 (en) * 2003-04-11 2007-12-25 Applied Materials, Inc. Method and apparatus for capturing and using design intent in an integrated circuit fabrication process
US6859746B1 (en) * 2003-05-01 2005-02-22 Advanced Micro Devices, Inc. Methods of using adaptive sampling techniques based upon categorization of process variations, and system for performing same
US20050038554A1 (en) * 2003-07-14 2005-02-17 Cory Watkins Inspection and metrology module cluster tool
TWI280603B (en) * 2003-09-08 2007-05-01 Toshiba Corp Manufacturing system of semiconductor device and manufacturing method of semiconductor device
TWI226557B (en) * 2003-09-09 2005-01-11 Taiwan Semiconductor Mfg System and method of real-time statistical bin control
JP4174399B2 (ja) * 2003-09-24 2008-10-29 株式会社東芝 検査システム,検査方法,及び電子装置の製造方法
US20050210311A1 (en) * 2004-03-08 2005-09-22 Rodeheffer Thomas L Method and system for probabilistic defect isolation
US6922600B1 (en) * 2004-04-28 2005-07-26 International Business Machines Corporation System and method for optimizing manufacturing processes using real time partitioned process capability analysis
EP1818972A4 (de) * 2004-11-30 2009-06-03 Nikon Corp Geräteverarbeitungssystem, informationsanzeigeverfahren, programm und aufzeichnungsmedium
US7954062B2 (en) * 2005-01-03 2011-05-31 International Business Machines Corporation Application status board mitigation system and method
US7155361B2 (en) * 2005-02-24 2006-12-26 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor test management system and method
US7528622B2 (en) 2005-07-06 2009-05-05 Optimal Test Ltd. Methods for slow test time detection of an integrated circuit during parallel testing
KR100747323B1 (ko) * 2005-11-28 2007-08-07 현대자동차주식회사 회로 단락 시험 해석 검증 방법
US7386420B2 (en) * 2006-06-02 2008-06-10 United Microelectronics Corp. Data analysis method for integrated circuit process and semiconductor process
WO2008081419A2 (en) * 2006-12-28 2008-07-10 Optimaltest Ltd. Systems and methods for test time outlier detection and correction in integrated circuit testing
KR100828026B1 (ko) 2007-04-05 2008-05-08 삼성전자주식회사 집적회로 설계패턴의 레이아웃 수정방법 및 이를 수행하기위한 장치
US20090006436A1 (en) * 2007-06-29 2009-01-01 Alqudah Yazan A Automated yield analysis system
TWI409639B (zh) * 2007-12-25 2013-09-21 King Yuan Electronics Co Ltd A system and method for converting an eigenvalue storage area inside a test machine into a data expansion area
US8112249B2 (en) * 2008-12-22 2012-02-07 Optimaltest Ltd. System and methods for parametric test time reduction
US8041451B2 (en) * 2009-04-21 2011-10-18 Taiwan Semiconductor Manufacturing Company, Ltd. Method for bin-based control
US10118200B2 (en) * 2009-07-06 2018-11-06 Optimal Plus Ltd System and method for binning at final test
TW201219803A (en) * 2010-11-09 2012-05-16 E Max Prec Technology Co Ltd employing cooperation of host computer with four slave computers to enhance working efficiency and simplify processing procedures
US9569714B2 (en) * 2011-04-26 2017-02-14 Avery Dennison Retail Information Services, Llc System and method for automated RFID quality control
CN102360064A (zh) * 2011-08-01 2012-02-22 上海宏力半导体制造有限公司 芯片的测试系统
US9311201B2 (en) 2012-08-22 2016-04-12 International Business Machines Corporation Real-time rule engine for adaptive testing of integrated circuits
US9836497B2 (en) * 2014-04-18 2017-12-05 International Business Machines Corporation Enabling testing of production systems without affecting customer data sets system and method
US9473359B2 (en) * 2014-06-06 2016-10-18 Netspeed Systems Transactional traffic specification for network-on-chip design
CN105306151B (zh) * 2014-07-04 2018-06-22 京信通信系统(中国)有限公司 一种射频功放的测试数据管理方法及系统
CN106646186B (zh) * 2016-10-10 2023-05-23 上海灵动微电子股份有限公司 一种芯片的批量测试方法及系统
CN107138435B (zh) * 2017-07-12 2023-08-08 富士电机(中国)有限公司 功率半导体器件的分类系统和分类方法
CN109411380B (zh) * 2018-09-29 2020-11-17 杭州广立微电子有限公司 一种存储介质及晶圆级集成电路电学参数的测试方法
TWI680359B (zh) * 2018-12-15 2019-12-21 英業達股份有限公司 智能測試工位管理系統及其方法
JP2020149748A (ja) * 2019-03-14 2020-09-17 キオクシア株式会社 信頼性評価装置
CN111842184B (zh) * 2019-04-28 2023-06-20 深圳市聚飞光电股份有限公司 不良led处理方法、系统、设备及计算机可读存储介质
US11764088B2 (en) * 2020-03-04 2023-09-19 China Triumph International Engineering Co., Ltd. Method for testing a standard interface and interface-tester
CN112114242B (zh) * 2020-08-20 2024-03-22 江苏艾科半导体有限公司 一种自动化ic测试的在线监测和分析方法
CN112346920A (zh) * 2020-11-24 2021-02-09 安测半导体技术(江苏)有限公司 一种集成电路测试数据分析方法及系统
CN113514752A (zh) * 2021-04-13 2021-10-19 深圳市太美亚电子科技有限公司 电路板多性能参数同步测试系统及装置
TWI751093B (zh) * 2021-07-30 2021-12-21 十銓科技股份有限公司 記憶體分級方法
CN114850080A (zh) * 2022-04-29 2022-08-05 上海艾为电子技术股份有限公司 一种量产测试方法、系统和存储介质
CN116300834B (zh) * 2023-05-19 2023-08-08 合肥荣叙科技有限公司 一种水泵电机控制器测试系统

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5400263A (en) * 1992-04-06 1995-03-21 Hewlett-Packard Company Apparatus and method for specifying the flow of test execution and the binning for a testing system
JPH0821807B2 (ja) * 1993-04-07 1996-03-04 日本電気株式会社 マイクロ波回路モジュールの製造装置
US5538141A (en) * 1994-09-27 1996-07-23 Intel Corporation Test flow assurance using memory imprinting
US5865319A (en) * 1994-12-28 1999-02-02 Advantest Corp. Automatic test handler system for IC tester
DE4446966A1 (de) * 1994-12-28 1996-07-04 Itt Ind Gmbh Deutsche Informationssystem zur Produktionskontrolle
US5589765A (en) * 1995-01-04 1996-12-31 Texas Instruments Incorporated Method for final testing of semiconductor devices
US5822717A (en) * 1995-07-31 1998-10-13 Advanced Micro Devices, Inc. Method and apparatus for automated wafer level testing and reliability data analysis
WO1997009629A1 (fr) * 1995-09-04 1997-03-13 Advantest Corporation Appareil de transfert de dispositifs semi-conducteurs
US5761064A (en) * 1995-10-06 1998-06-02 Advanced Micro Devices, Inc. Defect management system for productivity and yield improvement
US5828578A (en) * 1995-11-29 1998-10-27 S3 Incorporated Microprocessor with a large cache shared by redundant CPUs for increasing manufacturing yield

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014002683A1 (de) 2014-02-28 2015-09-03 Micronas Gmbh Verfahren zum Test einer Vielzahl von gehäusten integrierten Schaltkreisen
DE102014002683B4 (de) 2014-02-28 2018-08-09 Tdk-Micronas Gmbh Verfahren zum Test einer Vielzahl von gehäusten integrierten Schaltkreisen

Also Published As

Publication number Publication date
JPH10332444A (ja) 1998-12-18
FR2763716B1 (fr) 2000-03-10
CN1155069C (zh) 2004-06-23
US6055463A (en) 2000-04-25
TW353212B (en) 1999-02-21
KR100216066B1 (ko) 1999-08-16
DE19758077B4 (de) 2007-04-12
US6223098B1 (en) 2001-04-24
KR19980084031A (ko) 1998-12-05
JP3198272B2 (ja) 2001-08-13
FR2763716A1 (fr) 1998-11-27
CN1199931A (zh) 1998-11-25

Similar Documents

Publication Publication Date Title
DE19758077A1 (de) Einrichtung zum Steuern des Prüfens von integrierten Schaltkreisen
DE3516755C2 (de)
EP1252556B1 (de) Verfahren zum automatisierten generieren einer fehlerbaumstruktur
EP0905500B1 (de) Fehlerdiagnoseeinrichtung
DE3625462A1 (de) Rechnerunterstuetzte fehlerisolation beim pruefen von gedruckten schaltungen
DE2639323A1 (de) System zur fehleranalysierung bei gedruckten schaltungsplatinen
DE2515297A1 (de) Pruefsystem fuer logische netzwerke mit simulatororientiertem fehlerpruefgenerator
DE19700513C2 (de) Mit CAD-Daten verknüpftes Halbleiterprüfsystem
DE3702408C2 (de)
DE69723547T2 (de) Verfahren und system zur bewertung eines messverfahrens und messungsinduzierter unsicherheiten in einem serienfertigungsprozess für einzelartikel
DE10203761A1 (de) System und Verfahren zum automatischen Analysieren und Verarbeiten von Verlustfaktordaten in einem Testprozess
DE10339940A1 (de) System und Verfahren zum heterogenen Mehrstellentesten
DE102021116906A1 (de) Test- und messsystem zur analyse von zu testenden vorrichtungen
EP0783170A1 (de) Vorrichtung und Verfahren zur Erfassung und Bewertung eines räumlich diskreten Punktmusters
EP1657670A1 (de) System und Verfahren zur Status- und Fortschriftskontrolle eines technischen Prozesses oder eines technischen Projektes
DE60002518T2 (de) Verfahren und Vorrichtung zum adaptiven Lernen von Testfehlern zur Verminderung der Gesamtzahl von Testmessungen erforderlich in Echtzeit
DE19838491B4 (de) Verfahren zur Analyse der Meßstetigkeit von Testgeräten für Halbleiterbauteile
DE10323230A1 (de) Verfahren und Vorrichtungen zum Charakterisieren von Platinentestabdeckung
DE112021003677T5 (de) Automatisierte unterstützte schaltkreisvalidierung
EP2492701B1 (de) Verfahren und Vorrichtung zum Testen einer Windturbinenanlage
DE112019003395T5 (de) Prüfverfahren, Prüfsystem und Programm
DE10029346A1 (de) Verfahren und Vorrichtung für die Optimierung eines Testprogramms
DE4110896C2 (de) Verfahren zum Ermitteln eines redundanten Schaltkreises und zum Optimieren eines Logikschaltkreises und Vorrichtungen zum Durchführen der Verfahren sowie Vorrichtung zum Erfassen der Daten eines redundaten Schaltkreises
DE2441486A1 (de) Verfahren zur automatischen fehlerermittlung bei elektrischen schaltkreisen und einrichtung zur durchfuehrung des verfahrens
DE10323228A1 (de) Verfahren und Vorrichtungen zum Charakterisieren von Platinentestabdeckung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R071 Expiry of right