TWI409639B - A system and method for converting an eigenvalue storage area inside a test machine into a data expansion area - Google Patents
A system and method for converting an eigenvalue storage area inside a test machine into a data expansion area Download PDFInfo
- Publication number
- TWI409639B TWI409639B TW96150005A TW96150005A TWI409639B TW I409639 B TWI409639 B TW I409639B TW 96150005 A TW96150005 A TW 96150005A TW 96150005 A TW96150005 A TW 96150005A TW I409639 B TWI409639 B TW I409639B
- Authority
- TW
- Taiwan
- Prior art keywords
- tested
- memory
- storage area
- controller
- chip
- Prior art date
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Description
本發明係關於一種記憶體的系統與記憶體轉換的方法,尤指一種適用於將測試機台內部之特徵值儲存區轉換為擷取資料擴充區的系統及方法。
請參閱圖1,圖1係本發明擷取資料記憶體重新配置前之系統架構圖。此圖亦為傳統測試設備的系統架構圖。首先,由數位電路20自特徵值儲存區11讀取特徵值,再藉由驅動器30將特徵值輸入至待測晶片4的輸入腳41中。
隨後,待測晶片4之輸出腳42相應地輸出測試資料,並藉由比較器3,將待測晶片回授訊號運算後儲存於系統擷取資料記憶體21中,以作為測試紀錄,以利後續分析使用。
於習知技術中,其特徵值儲存區11遠大於擷取資料記憶體21的儲存容量。就一般消費性晶片而言,其輸出資料所需儲存容量並不大。因此,將輸出資料儲存於習知的擷取資料記憶體21做為除錯已是足夠。
但對於特殊的晶片測試而言,其輸出腳位的輸出值所需儲存容量很大,而且需將晶片輸出資料做分析。因此,習知的擷取資料記憶體21其容量配置遠不敷使用。需再另外增購記憶體,以擴充擷取資料記憶體容21的容量。不但提高測試成本、更佔用測試機台的空間。
一種將測試機台內部之特徵值儲存區轉換為擷取資料擴充區的系統,包括一可配置記憶體、一待測晶片、及一控制器。
可配置記憶體包括有一特徵值儲存區。待測晶片包括至少一輸入腳、及至少一輸出腳。控制器其分別與可配置記憶體、待測晶片電性連接。
待測晶片之至少一輸入腳透過控制器對應至特徵值儲存區、及待測晶片之至少一輸出腳透過控制器對應至控制器之擷取資料記憶體。
其中,於測試期間控制器偵測待測晶片,其輸出值所需儲存容量,大於控制器之擷取資料記憶體所能儲存最大容量,控制器指定可配置記憶體之特徵值儲存區之部份記憶體區塊為擷取資料記憶體,用以擴充系統的擷取資料記憶體之容量。
再者,上述之控制器包括一數位電路、一比較器、及一驅動器。比較器可與數位電路接受待測晶片輸出值之高低電位基準。驅動器可與數位電路電性連接,用以將可配置記憶體之特徵值儲存區的資料,驅動輸出至待測晶片。除前述之系統架構外,本發明之另一特色是在下列執行方法,包括下列步驟:(A)提供一控制器、一可配置記憶體、及一待測晶片,可配置記憶體包括一特徵值儲存區,特徵值儲存區所儲存之資料透過控制器輸入至該待測晶片之至少一輸入腳,待測晶片之透過至少一輸出腳將測試結果輸出並儲存於控制器之一擷取資料記憶體內;(B)控制器偵測該待測晶片,待測晶片之輸出值所需儲存容量,大於擷取資料記憶體所能儲存最大容量;(C)控制器指定至少一特徵值儲存區之部份記憶體區塊為一擴充儲存區;(D)令擴充儲存區加上擷取資料記憶體,總容量大於待測晶片於測試期間,輸出值所需儲存容量;以及(E)將擴充儲存區配置為一擷取資料擴充區,用以擴充擷取資料記憶體之容量。
上述方法可由軟體程式寫成以逐步執行之。因此,本發明之方法可以以電腦語言撰寫後再載入一控制器中,以利執行。
請一併參閱圖1及圖2,圖1係為本發明擷取資料記憶體重新配置前之系統架構圖,圖2係本發明擷取資料記憶體重新配置後之系統架構圖。如圖所示,本發明為一種將測試機台內部之特徵值儲存區轉換為擷取資料擴充區的系統,主要包括一可配置記憶體1、一待測晶片4、及一控制器2。而且,控制器2包括一數位電路20、一比較器3、及一驅動器30。
於本例中,可配置記憶體1包括一特徵值儲存區11。待測晶片4,包括至少一輸入腳41、及至少一輸出腳42。控制器2,其分別與可配置記憶體1、待測晶片4電性連接。控制器2包括一擷取資料記憶體21。待測晶片4之輸入腳41透過控制器2將可配置記憶體1之特徵值儲存區11的資料送出;待測晶片4之輸出腳42透過控制器2,將回授訊號運算後儲存於之擷取資料記憶體21。
請一併參閱圖3。其係本發明一較佳實施例之流程圖。數位電路
如圖3所示,測試機台記憶體重新整合、規化開始(步驟801),此後,於測試期間,數位電路20偵測待測晶片4其輸出值所能儲存最大容量,是否大於數位電路20內部之擷取資料記憶體21,所能儲存最大容量(步驟802)。
如果待測晶片4輸出值大於數位電路20內部之擷取資料記憶體21所能儲存最大容量。接著,數位電路20指定可配置記憶體1之特徵值儲存區11,其部份記憶體區塊作為一擴充儲存區12(步驟804)。並令擴充儲存區12加上數位電路20之擷取資料記憶體21之總容量,大於待測晶片4於測試期間輸出值所需儲存容量(步驟805)。
當擴充儲存區12加上擷取資料記憶體21之總容量大於待測晶片4,則數位電路20將可配置記憶體1之擴充儲存區12,配置為另一擷取資料擴充區120(步驟807),用以擴充控制器2之擷取資料記憶體21之容量。
請同時參閱圖4。圖4係本發明待測晶片輸/出入腳對應至重新配置後之可配置記憶體內對應之儲存區塊示意圖。如圖4所示,可配置記憶體1內之儲存區塊已重新配置為特徵值儲存區11、及擷取資料擴充區120。待測晶片4之輸入腳41透過數位電路20,自可配置記憶體1之特徵值儲存區11,讀取特徵值後自待測晶片4之輸入腳41輸入至待測晶片4以供測試用;隨後,待測晶片4之輸出腳42透過數位電路20,將待測晶片4之測試結果資料輸入至至控制器2之擷取資料記憶體21、及擷取資料擴充區120,並儲存之,以利後續分析使用。
綜合上述,以本發明之一種將測試機台內部之特徵值儲存區轉換為擷取資料擴充區的系統及方法,即使在現有的測試機台的系統架構,也不需另外添加記憶體的情況下,可以擷取資料擴充區120來增加擷取資料記憶體21之容量。因此,可以改善習知而達到結省成本及系統空間的目的。
上述實施例僅係為了方便說明而舉例而已,本發明所主張之權利範圍自應以申請專利範圍所述為準,而非僅限於上述實施例。
可配置記憶體...1
特徵值儲存區...11
擴充儲存區...12
擷取資料擴充區...120
控制器...2
數位電路...20
擷取資料記憶體...21
比較器...3
驅動器...30
待測晶片...4
輸入腳...41
輸出腳...42
圖1係本發明擷取資料記憶體重新配置前之系統架構圖。
圖2係本發明擷取資料記憶體重新配置後之系統架構圖。
圖3係本發明一較佳實施例之流程圖。
圖4係本發明待測晶片輸/出入腳對應至重新配置後之可配置記憶體內對應之儲存區塊示意圖。
可配置記憶體...1
特徵值儲存區...11
擴充儲存區...12
擷取資料擴充區...120
控制器...2
數位電路...20
擷取資料記憶體...21
比較器...3
驅動器...30
待測晶片...4
輸入腳...41
輸出腳...42
Claims (8)
- 一種將測試機台內部之特徵值儲存區轉換為擷取資料擴充區的系統,包括:一可配置記憶體,包括至少一特徵值儲存區;一待測晶片,包括至少一輸入腳、及至少一輸出腳;以及一控制器,其分別與該可配置記憶體、及該待測晶片電性連接,該控制器包括一擷取資料記憶體,該待測晶片之該至少一輸入腳透過該控制器對應至該可配置記憶體之該至少一特徵值儲存區,該待測晶片之該至少一輸出腳對應至該擷取資料記憶體;其中,當該控制器偵測該待測晶片輸出值所需儲存容量,大於該擷取資料記憶體所能儲存最大容量時,該控制器指定該至少一特徵值儲存區之部份記憶體區塊為一擴充儲存區,並令該擴充儲存區加上該擷取資料記憶體其總容量,大於該待測晶片輸出值所需儲存容量,進而將該擴充儲存區轉換為一擷取資料擴充區,用以擴充該擷取資料記憶體之容量。
- 如申請專利範圍第1項所述之系統,其中,該控制器包括一數位電路、一比較器、及一驅動器。
- 如申請專利範圍第2項所述之系統,其中,該比較器與該數位電路電性連接,以將該待測晶片輸出之訊號運算後,並儲存至擷取資料記憶體。
- 如申請專利範圍第2項所述之系統,其中,該驅動器與該數位電路電性連接,用以將該至少一特徵值儲存區其特徵值,驅動輸出至該待測晶片。
- 一種將測試機台內部之特徵值儲存區轉換為擷取資料擴充區的方法,包括下列步驟:(A)提供一控制器、一可配置記憶體、及一待測晶片,該可配置記憶體包括一特徵值儲存區,該特徵值儲存區所儲存之資料透過該控制器輸入至該待測晶片之至少一輸入腳,該待測晶片之透過至少一輸出腳將測試結果輸出並儲存於該控制器之一擷取資料記憶體內;(B)該控制器偵測該待測晶片,該待測晶片之輸出值所需儲存容量,大於該擷取資料記憶體所能儲存最大容量;(C)該控制器指定該至少一特徵值儲存區之部份記憶體區塊為一擴充儲存區;(D)令該擴充儲存區加上該擷取資料記憶體,總容量大於該待測晶片於測試期間,輸出值所需儲存容量;以及(E)將該擴充儲存區配置為一擷取資料擴充區,用以擴充該擷取資料記憶體之容量。
- 如申請專利範圍第5項所述之方法,其中,該控制器包括一數位電路、一比較器、及一驅動器。
- 如申請專利範圍第6項所述之方法,其中,該比較器與該數位電路電性連接,以作為比較該待測晶片輸出訊號於運算後儲存至擷取資料記憶體。
- 如申請專利範圍第6項所述之方法,其中,該驅動器與該數位電路電性連接,用以將該可配置記憶體之資料驅動輸出至該待測晶片。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW96150005A TWI409639B (zh) | 2007-12-25 | 2007-12-25 | A system and method for converting an eigenvalue storage area inside a test machine into a data expansion area |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW96150005A TWI409639B (zh) | 2007-12-25 | 2007-12-25 | A system and method for converting an eigenvalue storage area inside a test machine into a data expansion area |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200928757A TW200928757A (en) | 2009-07-01 |
TWI409639B true TWI409639B (zh) | 2013-09-21 |
Family
ID=44864201
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW96150005A TWI409639B (zh) | 2007-12-25 | 2007-12-25 | A system and method for converting an eigenvalue storage area inside a test machine into a data expansion area |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI409639B (zh) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6223098B1 (en) * | 1997-05-20 | 2001-04-24 | Samsung Electronics Co., Ltd. | Control system for semiconductor integrated circuit test process |
TWI221202B (en) * | 2002-05-08 | 2004-09-21 | Via Tech Inc | Test platform device and test method for use with tested chip with embedded memory |
TW200500852A (en) * | 2003-06-27 | 2005-01-01 | Inventec Multimedia & Telecom | System to switch the storage medium based on the remaining storage capacity and method thereof |
TWI288242B (en) * | 2004-11-12 | 2007-10-11 | Faraday Tech Corp | Digital logic test method to systematically approach functional coverage completely and related apparatus and system |
-
2007
- 2007-12-25 TW TW96150005A patent/TWI409639B/zh active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6223098B1 (en) * | 1997-05-20 | 2001-04-24 | Samsung Electronics Co., Ltd. | Control system for semiconductor integrated circuit test process |
TWI221202B (en) * | 2002-05-08 | 2004-09-21 | Via Tech Inc | Test platform device and test method for use with tested chip with embedded memory |
TW200500852A (en) * | 2003-06-27 | 2005-01-01 | Inventec Multimedia & Telecom | System to switch the storage medium based on the remaining storage capacity and method thereof |
TWI288242B (en) * | 2004-11-12 | 2007-10-11 | Faraday Tech Corp | Digital logic test method to systematically approach functional coverage completely and related apparatus and system |
Also Published As
Publication number | Publication date |
---|---|
TW200928757A (en) | 2009-07-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20220252665A1 (en) | On-chip Debugging Device and Method | |
US20090100305A1 (en) | Reprogrammable built-in-self-test integrated circuit and test method for the same | |
TWI451106B (zh) | 晶圓測試系統及其測試方法 | |
CN201600928U (zh) | 一种芯片测试系统及自动测试向量发生器atpg | |
WO2021179559A1 (zh) | 存储器的测试方法及相关设备 | |
KR20150087227A (ko) | 반도체 장치 검사 환경에서의 디버깅 | |
CN103308846A (zh) | 一种基于模型识别的集成芯片功能性能检测方法和装置 | |
CN101996121A (zh) | Usb端口测试装置及测试方法 | |
US20090040852A1 (en) | Semiconductor Device and System | |
TW201017675A (en) | Multi-chip module | |
TWI409639B (zh) | A system and method for converting an eigenvalue storage area inside a test machine into a data expansion area | |
US20100289902A1 (en) | Testing system and method for video chip | |
US20080163362A1 (en) | Semiconductor device with high security having jtag ports | |
JP5314541B2 (ja) | 試験装置、試験方法、プログラムおよびインターフェイス回路 | |
US20090300442A1 (en) | Field mounting-type test apparatus and method for testing memory component or module in actual PC environment | |
US20040207408A1 (en) | Preconditional quiescent current testing of a semiconductor device | |
CN109165030A (zh) | 一种单片机的在线编程测试方法 | |
TW202212844A (zh) | 一種測試元件及積體電路測試機 | |
KR101034661B1 (ko) | 2개의 로딩 메모리를 이용한 메모리 디바이스의 테스트 방법 및 그 장치 | |
JP2009229331A (ja) | 半導体試験装置及びその制御プログラム | |
JP2007010605A (ja) | 試験装置、及び試験方法 | |
US11442106B2 (en) | Method and apparatus for debugging integrated circuit systems using scan chain | |
CN101477171B (zh) | 将特征值储存区转换为撷取数据扩充区的系统及方法 | |
TW200929244A (en) | System and method for reconfiguring a memory based on output pins of a chip to be tested and characteristics of a predetermined returning signal value | |
JP4952160B2 (ja) | 半導体試験装置 |