JP2000338195A - 集積回路試験方法及び装置 - Google Patents

集積回路試験方法及び装置

Info

Publication number
JP2000338195A
JP2000338195A JP11153076A JP15307699A JP2000338195A JP 2000338195 A JP2000338195 A JP 2000338195A JP 11153076 A JP11153076 A JP 11153076A JP 15307699 A JP15307699 A JP 15307699A JP 2000338195 A JP2000338195 A JP 2000338195A
Authority
JP
Japan
Prior art keywords
test
integrated circuit
device under
programs
execution
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP11153076A
Other languages
English (en)
Inventor
Kiyoshi Ito
稀祥 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ando Electric Co Ltd
Original Assignee
Ando Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ando Electric Co Ltd filed Critical Ando Electric Co Ltd
Priority to JP11153076A priority Critical patent/JP2000338195A/ja
Priority to US09/576,618 priority patent/US6603303B1/en
Publication of JP2000338195A publication Critical patent/JP2000338195A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/3193—Tester hardware, i.e. output processing circuits with comparison between actual response and known fault free response
    • G01R31/31935—Storing data, e.g. failure memory
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3187—Built-in tests

Abstract

(57)【要約】 【課題】 被試験デバイスを各試験終了毎に排出するこ
となく、複数種の試験プログラムの実行終了後に最終的
な試験結果を自動選別機に送出する。 【解決手段】 複数種の試験に対応した複数の試験プロ
グラムが格納されるメモリ１４と、制御指令に基づいて
複数の試験プログラムを転送する転送制御部１６とを有
する制御部１２と、転送制御部により転送された試験プ
ログラムが格納されるＲＯＭ２４と、試験結果が一時的
に格納されるＲＡＭ２６と、各試験プログラの実行を終
了する毎に試験結果を一時、ＲＡＭに保存し、全ての試
験プログラムの実行が終了した時点で全ての試験結果を
合成して各被試験デバイス毎に設定し、自動選別機３０
に出力する処理部２２とを有する集積回路試験部２０と
を有する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、被試験デバイスと
しての集積回路に対し複数種の試験を、各試験に対応し
て用意された試験プログラムを実行することにより行
い、試験結果を各被試験デバイス毎に集積回路の自動選
別機に出力する集積回路試験方法及び装置に関する。
【０００２】
【従来の技術】一般に集積回路の試験では、集積回路試
験装置において、試験プログラムにより集積回路の試験
条件が設定され、この試験条件に基づいて集積回路を試
験し、その試験結果によって集積回路試験装置に接続さ
れた自動選別機が集積回路の選別を行っている。
【０００３】従来の集積回路試験方法について図４を参
照して説明する。図４においてステップ８０で一つの試
験プログラムを実行し、ステップ８２でこの試験プログ
ラムの実行を終了すると、この試験結果を被試験デバイ
ス毎に設定する。次いでステップ８４で設定された試験
結果を自動選別機に被試験デバイスごとに送出する。更
にステップ８６で被試験デバイスを集積回路試験装置か
ら排出し、自動選別機に移動させる。自動選別機は、ス
テップ８４で集積回路試験装置より受け取ったデータに
基づいて被試験デバイスをそれぞれの分類に分け、格納
する。
【０００４】
【発明が解決しようとする課題】しかし、上述した従来
の集積回路試験方法では、一つの試験、すなわち一つの
試験プログラムの実行が終了した時点で試験終了とな
り、自動選別機に試験結果を送出してしまうため複数種
の試験を行う場合には、複数のプログラムによる試験を
それぞれ別々に行う必要があるという問題が有った。本
発明はこのような事情に鑑みてなされたものであり、被
試験デバイスを各試験終了毎に排出することなく、複数
種の試験プログラムの実行終了後に最終的な試験結果を
自動選別機に送出することができる集積回路試験方法及
び装置を提供することを目的とする。
【０００５】
【課題を解決するための手段】上記目的を達成するため
に請求項１に記載の発明は、被試験デバイスとしての集
積回路に対し複数種の試験を、各試験に対応して用意さ
れた試験プログラムを実行することにより行い、試験結
果を各被試験デバイス毎に集積回路の自動選別機に出力
する集積回路試験方法において、前記各試験プログラの
実行を終了する毎に試験結果を一時、保存し、全ての試
験プログラムの実行が終了した時点で全ての試験結果を
合成して各被試験デバイス毎に設定し、前記自動選別機
に出力することを特徴とする。
【０００６】請求項１に記載の発明によれば、被試験デ
バイスとしての集積回路に対し複数種の試験を、各試験
に対応して用意された試験プログラムを実行することに
より行い、試験結果を各被試験デバイス毎に集積回路の
自動選別機に出力する集積回路試験方法において、前記
各試験プログラの実行を終了する毎に試験結果を一時、
保存し、全ての試験プログラムの実行が終了した時点で
全ての試験結果を合成して各被試験デバイス毎に設定
し、前記自動選別機に出力するようにしたので、被試験
デバイスを各試験終了毎に排出することなく、複数種の
試験プログラムの実行終了後に最終的な試験結果を自動
選別機に送出することができる。
【０００７】また請求項２に記載の発明は、被試験デバ
イスとしての集積回路に対し複数種の試験を、各試験に
対応して用意された試験プログラムを実行することによ
り行い、試験結果を各被試験デバイス毎に設定して集積
回路の自動選別機に出力する集積回路試験方法におい
て、前記複数種の試験プログラムのうち実行すべき試験
プログラムを予め指定しておき、該指定した各試験プロ
グラムの実行を終了する毎に試験結果を一時、保存し、
前記指定した全ての試験プログラムの実行が終了した時
点で全ての試験結果を合成して各被試験デバイス毎に設
定し、前記自動選別機に出力することを特徴とする。
【０００８】請求項２に記載の発明によれば、被試験デ
バイスとしての集積回路に対し複数種の試験を、各試験
に対応して用意された試験プログラムを実行することに
より行い、試験結果を各被試験デバイス毎に設定して集
積回路の自動選別機に出力する集積回路試験方法におい
て、前記複数種の試験プログラムのうち実行すべき試験
プログラムを予め指定しておき、該指定した各試験プロ
グラムの実行を終了する毎に試験結果を一時、保存し、
前記指定した全ての試験プログラムの実行が終了した時
点で全ての試験結果を合成して各被試験デバイス毎に設
定し、前記自動選別機に出力するようにしたので、被試
験デバイスを各試験終了毎に排出することなく、複数種
の試験プログラムのうち指定した実行すべき試験プログ
ラムの実行終了後に最終的な試験結果を自動選別機に送
出することができる。
【０００９】また請求項３に記載の発明は、被試験デバ
イスとしての集積回路に対し複数種の試験を、各試験に
対応して用意された試験プログラムを実行することによ
り行い、試験結果を各被試験デバイス毎に集積回路の自
動選別機に出力する集積回路試験装置において、前記複
数種の試験に対応した複数の試験プログラムが格納され
る記憶手段と、制御指令に基づいて前記複数の試験プロ
グラムを転送する転送制御手段とを有する制御部と、前
記転送制御手段により転送された試験プログラムが格納
される第１の記憶手段と、試験結果が一時的に格納され
る第２の記憶手段と、各試験プログラの実行を終了する
毎に試験結果を一時、前記第２の記憶手段に保存し、全
ての試験プログラムの実行が終了した時点で全ての試験
結果を合成して各被試験デバイス毎に設定し、前記自動
選別機に出力する処理手段とを有する集積回路試験部と
を有することを特徴とする。
【００１０】請求項３に記載の発明によれば、被試験デ
バイスとしての集積回路に対し複数種の試験を、各試験
に対応して用意された試験プログラムを実行することに
より行い、試験結果を各被試験デバイス毎に集積回路の
自動選別機に出力する集積回路試験装置において、前記
複数種の試験に対応した複数の試験プログラムが格納さ
れる記憶手段と、制御指令に基づいて前記複数の試験プ
ログラムを転送する転送制御手段とを有する制御部と、
前記転送制御手段により転送された試験プログラムが格
納される第１の記憶手段と、試験結果が一時的に格納さ
れる第２の記憶手段と、各試験プログラの実行を終了す
る毎に試験結果を一時、前記第２の記憶手段に保存し、
全ての試験プログラムの実行が終了した時点で全ての試
験結果を合成して各被試験デバイス毎に設定し、前記自
動選別機に出力する処理手段とを有する集積回路試験部
とを有するので、、被試験デバイスを各試験終了毎に排
出することなく、複数種の試験プログラムの実行終了後
に最終的な試験結果を自動選別機に送出することができ
る。
【００１１】また請求項４に記載の発明によれば、被試
験デバイスとしての集積回路に対し複数種の試験を、各
試験に対応して用意された試験プログラムを実行するこ
とにより行い、試験結果を各被試験デバイス毎に集積回
路の自動選別機に出力する集積回路試験装置において、
前記複数種の試験に対応した複数の試験プログラムが格
納される記憶手段と、制御指令に基づいて前記複数の試
験プログラムを転送する転送制御手段とを有する制御部
と、前記転送制御手段により転送された試験プログラム
が格納される第１の記憶手段と、試験結果が一時的に格
納される第２の記憶手段と、前記複数の試験プログラム
の各々に対応して予め設定されたプログラムの実行、非
実行のいずれかを示すフラグの判定結果に基づいて前記
複数の試験プログラムを実行し前記各試験プログラの実
行を終了する毎に試験結果を一時、前記第２の記憶手段
に保存し、実行すべき全ての試験プログラムの実行が終
了した時点で全ての試験結果を合成して各被試験デバイ
ス毎に設定し、前記自動選別機に出力する処理手段とを
有する集積回路試験部とを有するので、被試験デバイス
を各試験終了毎に排出することなく、複数種の試験プロ
グラムのうち指定した実行すべき試験プログラムの実行
終了後に最終的な試験結果を自動選別機に送出すること
ができる。
【００１２】
【発明の実施の形態】以下、本発明の実施の形態につい
て図を参照して詳細に説明する。本発明の実施の形態に
係る集積回路試験装置の構成を図１に示す。同図におい
て、集積回路装置１０は、試験プログラムの読み込み及
び転送を行う制御部１２と、試験プログラムを実行する
ことにより被試験デバイスとしての集積回路の試験を行
う集積回路試験部２０とを有している。
【００１３】制御部１２は複数種の試験に対応して用意
された複数の試験プログラム１を格納するメモリ１４
と、メモリ１４に格納された複数の試験プログラムの転
送制御を行う転送制御部１６とを有している。制御部１
２は本発明の制御部に、メモリ１４は本発明の記憶手段
に、転送制御部１６は本発明の転送制御手段に、それぞ
れ相当する。
【００１４】また集積回路試験部２０は、試験プログラ
ムがロードされるＲＯＭ２４と、試験結果を一時的に保
存するＲＡＭ２６と、試験プログラムを実行することに
より被試験デバイスとしての集積回路の試験を行う処理
部２２とを有している。処理部２２はＣＰＵ，インター
フェース等により構成されている。集積回路試験部２０
は本発明の集積回路試験部に、ＲＯＭ２４は本発明の第
１の記憶手段に、ＲＡＭ２６は第２の記憶手段に、処理
部２２は処理手段に、それぞれ相当する。
【００１５】集積回路試験部２０の出力端には集積回路
試験部２０により行われた試験結果、すなわち集積回路
の選別データが格納され、該選別データに基づいて集積
回路の選別処理を行う選別データ制御部３２を有する自
動選別機３０が接続されている。上記構成において、制
御部１２において転送制御部１６は複数種の試験に対応
して用意された複数の試験プログラム１をメモリ１４に
格納する。転送制御部１６は制御指令に基づいてメモリ
１４に格納された試験プログラム１を集積回路試験部２
０に転送し、処理部２２は転送された試験プログラム１
をＲＯＭ２４にロードする。
【００１６】処理部２２はＲＯＭ２４にロードされた複
数の試験プログラム１を順次、実行し、各試験結果をＲ
ＡＭ２６に格納する。集積回路試験部２０は試験終了
後、自動選別機３０に試験結果、すなわち選別データを
送出する。自動選別機３０では選別データ制御部３２
は、集積回路試験部２０から受け取った選別データを内
蔵するメモリに格納し、この選別データに基づいて集積
回路の選別処理を行う。この結果、集積回路試験装置か
ら自動選別機に移送された被試験デバイスである集積回
路の選別が行われる。
【００１７】次に集積回路試験部２０の処理部２２によ
り実行される集積回路試験処理の内容を図２に示す。こ
の例では試験プログラムは説明の便宜上、２種類として
いるが、３以上の試験プログラムを実行する場合につい
ても同様である。次に処理部２２による試験プログラム
の処理動作について、図２を参照して説明する。同図に
おいて、ステップ５０で第１テスト、すなわち第１の試
験プログラムを実行し、ステップ５２で第１の試験プロ
グラムの実行を終了する。
【００１８】次いでステップ５４で第２テスト、すなわ
ち第２の試験プログラムの実行の可否を示す実行フラグ
を判定しフラグがセットされている場合にはステップ５
６に、実行フラグがリセットされている場合にはステッ
プ６４に、それぞれ処理が移行する。実行フラグがセッ
トされている場合にはステップ５６で第１テストの試験
結果をＲＡＭ２６に一時格納し、ステップ５８で第２テ
スト、すなわち第２の試験プログラムを実行する。
【００１９】次いでステップ６０で第２の試験プログラ
ムの実行を終了し、第２テストの試験結果を被試験デバ
イスごとに設定する。更にステップ６２で第１テストの
試験結果と、第２テストの試験結果を合成し被試験デバ
イスごとに最終的な結果を設定する。次いでステップ６
４で自動選別機３０に試験結果（選別データ）を送出す
る。更にステップ６６で被試験デバイスとしての集積回
路を集積回路試験装置１０から排出し、自動選別機３０
に移送させる。自動選別機３０は、ステップ６４０で送
出された選別データを受け、被試験デバイスをそれぞれ
の分類に分け収納部に格納する。
【００２０】図２に示した集積回路試験処理の詳細を図
３に示す。尚、図２と重複する部分については同一のス
テップ番号を付し、重複部分については説明上、必要部
分についてのみ説明する。図３においてステップ７０で
第２テスト、すなわち第２の試験プログラムの実行の可
否を指定するためにテスト実行前に第２テストを実行す
ることを示す実行フラグを集積回路試験装置１０のコン
ソールから入力する。例えばＭＵＬＴＩＴＥＳＴという
フラグレジスタにおける各試験プログラムに対応して設
けられたフラグビットに１を書き込むことによりフラグ
設定を行う。
【００２１】ステップ５０で第１の試験プログラム（第
１テスト）を実行し、ステップ５２で第１テスト終了の
処理を行う。次いでステップ５４で前記ステップ７０で
設定されたフラグレジスタＭＵＬＴＩＴＥＳＴのデータ
を読み込む。フラグレジスタＭＵＬＴＩＴＥＳＴにおけ
る第２の試験プログラムの実行の可否を示すフラグビッ
トのデータが１であれば、第２の試験プログラム（第２
テスト）を実行するためステップ５６に進む。第２の試
験プログラムの実行の可否を示すフラグビットのデータ
が０であれば第２の試験プログラムの実行は行わないた
めステップステップ６４に処理は移行する。第２の試験
プログラムの実行を行う場合の動作は図２に示した場合
と同様であるので省略する。
【００２２】以上説明したように、本発明の実施の形態
に係る集積回路試験方法及び装置によれば、被試験デバ
イスを各試験終了毎に排出することなく、複数種の試験
プログラムの実行終了後に最終的な試験結果を自動選別
機に送出することができるので、集積回路装置から自動
選別機への被試験デバイスの移送に要する時間を短縮で
き経済的なデバイス試験環境を提供できる。
【００２３】
【発明の効果】以上に説明したように請求項１に記載の
発明によれば、被試験デバイスとしての集積回路に対し
複数種の試験を、各試験に対応して用意された試験プロ
グラムを実行することにより行い、試験結果を各被試験
デバイス毎に集積回路の自動選別機に出力する集積回路
試験方法において、前記各試験プログラの実行を終了す
る毎に試験結果を一時、保存し、全ての試験プログラム
の実行が終了した時点で全ての試験結果を合成して各被
試験デバイス毎に設定し、前記自動選別機に出力するよ
うにしたので、被試験デバイスを各試験終了毎に排出す
ることなく、複数種の試験プログラムの実行終了後に最
終的な試験結果を自動選別機に送出することができる。
【００２４】また請求項２に記載の発明によれば、被試
験デバイスとしての集積回路に対し複数種の試験を、各
試験に対応して用意された試験プログラムを実行するこ
とにより行い、試験結果を各被試験デバイス毎に設定し
て集積回路の自動選別機に出力する集積回路試験方法に
おいて、前記複数種の試験プログラムのうち実行すべき
試験プログラムを予め指定しておき、該指定した各試験
プログラムの実行を終了する毎に試験結果を一時、保存
し、前記指定した全ての試験プログラムの実行が終了し
た時点で全ての試験結果を合成して各被試験デバイス毎
に設定し、前記自動選別機に出力するようにしたので、
被試験デバイスを各試験終了毎に排出することなく、複
数種の試験プログラムのうち指定した実行すべき試験プ
ログラムの実行終了後に最終的な試験結果を自動選別機
に送出することができる。
【００２５】また請求項３に記載の発明によれば、被試
験デバイスとしての集積回路に対し複数種の試験を、各
試験に対応して用意された試験プログラムを実行するこ
とにより行い、試験結果を各被試験デバイス毎に集積回
路の自動選別機に出力する集積回路試験装置において、
前記複数種の試験に対応した複数の試験プログラムが格
納される記憶手段と、制御指令に基づいて前記複数の試
験プログラムを転送する転送制御手段とを有する制御部
と、前記転送制御手段により転送された試験プログラム
が格納される第１の記憶手段と、試験結果が一時的に格
納される第２の記憶手段と、各試験プログラの実行を終
了する毎に試験結果を一時、前記第２の記憶手段に保存
し、全ての試験プログラムの実行が終了した時点で全て
の試験結果を合成して各被試験デバイス毎に設定し、前
記自動選別機に出力する処理手段とを有する集積回路試
験部とを有するので、、被試験デバイスを各試験終了毎
に排出することなく、複数種の試験プログラムの実行終
了後に最終的な試験結果を自動選別機に送出することが
できる。
【００２６】また請求項４に記載の発明によれば、被試
験デバイスとしての集積回路に対し複数種の試験を、各
試験に対応して用意された試験プログラムを実行するこ
とにより行い、試験結果を各被試験デバイス毎に集積回
路の自動選別機に出力する集積回路試験装置において、
前記複数種の試験に対応した複数の試験プログラムが格
納される記憶手段と、制御指令に基づいて前記複数の試
験プログラムを転送する転送制御手段とを有する制御部
と、前記転送制御手段により転送された試験プログラム
が格納される第１の記憶手段と、試験結果が一時的に格
納される第２の記憶手段と、前記複数の試験プログラム
の各々に対応して予め設定されたプログラムの実行、非
実行のいずれかを示すフラグの判定結果に基づいて前記
複数の試験プログラムを実行し前記各試験プログラの実
行を終了する毎に試験結果を一時、前記第２の記憶手段
に保存し、実行すべき全ての試験プログラムの実行が終
了した時点で全ての試験結果を合成して各被試験デバイ
ス毎に設定し、前記自動選別機に出力する処理手段とを
有する集積回路試験部とを有するので、被試験デバイス
を各試験終了毎に排出することなく、複数種の試験プロ
グラムのうち指定した実行すべき試験プログラムの実行
終了後に最終的な試験結果を自動選別機に送出すること
ができる。
【図面の簡単な説明】
【図１】 本発明の実施の形態に係る集積回路装置の構
成を示すブロック図。
【図２】 集積回路試験装置の処理部により実行される
集積回路試験処理の内容を示すフローチャート。
【図３】 図２に示した集積回路試験装置における処理
部により実行される集積回路試験処理の内容の詳細を示
したフローチャート。
【図４】 従来の集積回路試験方法の内容を示すフロー
チャート。
【符号の説明】
１ 試験プログラム １０ 集積回路試験装置 １２ 制御部 １４ メモリ １６ 転送制御部 ２０ 集積回路試験部 ２２ 処理部 ２４ ＲＯＭ ２６ ＲＡＭ ３０ 自動選別機 ３２ 選別データ制御部

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 被試験デバイスとしての集積回路に対し
    複数種の試験を、各試験に対応して用意された試験プロ
    グラムを実行することにより行い、試験結果を各被試験
    デバイス毎に集積回路の自動選別機に出力する集積回路
    試験方法において、 前記各試験プログラの実行を終了する毎に試験結果を一
    時、保存し、全ての試験プログラムの実行が終了した時
    点で全ての試験結果を合成して各被試験デバイス毎に設
    定し、前記自動選別機に出力することを特徴とする集積
    回路試験方法。
  2. 【請求項２】 被試験デバイスとしての集積回路に対し
    複数種の試験を、各試験に対応して用意された試験プロ
    グラムを実行することにより行い、試験結果を各被試験
    デバイス毎に設定して集積回路の自動選別機に出力する
    集積回路試験方法において、 前記複数種の試験プログラムのうち実行すべき試験プロ
    グラムを予め指定しておき、該指定した各試験プログラ
    ムの実行を終了する毎に試験結果を一時、保存し、前記
    指定した全ての試験プログラムの実行が終了した時点で
    全ての試験結果を合成して各被試験デバイス毎に設定
    し、前記自動選別機に出力することを特徴とする集積回
    路試験方法。
  3. 【請求項３】 被試験デバイスとしての集積回路に対し
    複数種の試験を、各試験に対応して用意された試験プロ
    グラムを実行することにより行い、試験結果を各被試験
    デバイス毎に集積回路の自動選別機に出力する集積回路
    試験装置において、 前記複数種の試験に対応した複数の試験プログラムが格
    納される記憶手段と、制御指令に基づいて前記複数の試
    験プログラムを転送する転送制御手段とを有する制御部
    と、 前記転送制御手段により転送された試験プログラムが格
    納される第１の記憶手段と、試験結果が一時的に格納さ
    れる第２の記憶手段と、各試験プログラの実行を終了す
    る毎に試験結果を一時、前記第２の記憶手段に保存し、
    全ての試験プログラムの実行が終了した時点で全ての試
    験結果を合成して各被試験デバイス毎に設定し、前記自
    動選別機に出力する処理手段とを有する集積回路試験部
    と、を有することを特徴とする集積回路試験装置。
  4. 【請求項４】 被試験デバイスとしての集積回路に対し
    複数種の試験を、各試験に対応して用意された試験プロ
    グラムを実行することにより行い、試験結果を各被試験
    デバイス毎に集積回路の自動選別機に出力する集積回路
    試験装置において、 前記複数種の試験に対応した複数の試験プログラムが格
    納される記憶手段と、制御指令に基づいて前記複数の試
    験プログラムを転送する転送制御手段とを有する制御部
    と、 前記転送制御手段により転送された試験プログラムが格
    納される第１の記憶手段と、 試験結果が一時的に格納される第２の記憶手段と、 前記複数の試験プログラムの各々に対応して予め設定さ
    れたプログラムの実行、非実行のいずれかを示すフラグ
    の判定結果に基づいて前記複数の試験プログラムを実行
    し前記各試験プログラの実行を終了する毎に試験結果を
    一時、前記第２の記憶手段に保存し、実行すべき全ての
    試験プログラムの実行が終了した時点で全ての試験結果
    を合成して各被試験デバイス毎に設定し、前記自動選別
    機に出力する処理手段とを有する集積回路試験部と、 を有することを特徴とする集積回路試験装置。
JP11153076A 1999-05-31 1999-05-31 集積回路試験方法及び装置 Withdrawn JP2000338195A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP11153076A JP2000338195A (ja) 1999-05-31 1999-05-31 集積回路試験方法及び装置
US09/576,618 US6603303B1 (en) 1999-05-31 2000-05-23 Method and apparatus for testing integrated circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11153076A JP2000338195A (ja) 1999-05-31 1999-05-31 集積回路試験方法及び装置

Publications (1)

Publication Number Publication Date
JP2000338195A true JP2000338195A (ja) 2000-12-08

Family

ID=15554463

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11153076A Withdrawn JP2000338195A (ja) 1999-05-31 1999-05-31 集積回路試験方法及び装置

Country Status (2)

Country Link
US (1) US6603303B1 (ja)
JP (1) JP2000338195A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201024740A (en) * 2008-12-31 2010-07-01 Hon Tech Inc Test device for electronic components testing and classification machine
TWI512866B (zh) * 2011-07-08 2015-12-11 Hon Tech Inc Semiconductor component testing and sorting machine

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4768195A (en) * 1985-07-03 1988-08-30 Stoner Donald W Chip tester
JPH0670668B2 (ja) * 1989-09-08 1994-09-07 株式会社東芝 電子部品の検査装置
US5541862A (en) * 1994-04-28 1996-07-30 Wandel & Goltermann Ate Systems Ltd. Emulator and digital signal analyzer
JP3067005B2 (ja) * 1994-06-30 2000-07-17 株式会社アドバンテスト テストトレイ用位置決めストッパ
JPH1058367A (ja) * 1996-08-23 1998-03-03 Advantest Corp Ｉｃ搬送装置
JP3494828B2 (ja) * 1996-11-18 2004-02-09 株式会社アドバンテスト 水平搬送テストハンドラ
US5740183A (en) * 1996-12-05 1998-04-14 Advanced Micro Devices, Inc. Method and apparatus for the operational verification of a microprocessor in the presence of interrupts
JP3344548B2 (ja) * 1997-04-16 2002-11-11 株式会社アドバンテスト Ｉｃ試験装置
KR100216066B1 (ko) * 1997-05-20 1999-08-16 윤종용 반도체 집적회로 소자 검사공정 제어 시스템 및 제어방법
US6016554A (en) * 1997-07-28 2000-01-18 Advanced Micro Devices, Inc. Method for event-related functional testing of a microprocessor
US6195776B1 (en) * 1998-11-02 2001-02-27 Synopsys, Inc. Method and system for transforming scan-based sequential circuits with multiple skewed capture events into combinational circuits for more efficient automatic test pattern generation
US6163000A (en) * 1999-04-19 2000-12-19 Huang; Robert S. Inspecting sorting machine for finished products of plastic film capacitor

Also Published As

Publication number Publication date
US6603303B1 (en) 2003-08-05

Similar Documents

Publication Publication Date Title
US7042243B2 (en) Device test apparatus and test method including control unit(s) between controller and test units
US7500148B2 (en) Test apparatus and testing method
US5694402A (en) System and method for structurally testing integrated circuit devices
KR20010072036A (ko) 집적 회로의 셀프테스트를 실행하기 위한 셀프테스트장치를 포함하는 집적 회로
JPH06213964A (ja) 自動テスト装置のデジタルテスターの拡張装置
CN101147077A (zh) 于多核心集成电路中的同步核心测试
CN100573463C (zh) 并行输入/输出自测试电路和方法
EP1865332A1 (en) Tester and testing method
US5673274A (en) Test method for semiconductor device
US6288955B1 (en) Methods and systems for testing integrated circuit memory devices by overlappiing test result loading and test result analysis
US7380183B2 (en) Semiconductor circuit apparatus and scan test method for semiconductor circuit
US6577979B1 (en) Semiconductor integrated circuit with IP test circuit
US7464311B2 (en) Apparatus and method for device selective scans in data streaming test environment for a processing unit having multiple cores
US6990619B1 (en) System and method for automatically retargeting test vectors between different tester types
US7111216B2 (en) Scan controller and integrated circuit including such a controller
JP2000338195A (ja) 集積回路試験方法及び装置
US20040177344A1 (en) Debugging method for the keyboard controller code
US5319647A (en) Method and apparatus for performing automatic test pattern generation
CN115061032A (zh) 一种多时钟域芯片的功能测试方法及测试装置
JPH0587890A (ja) 半導体集積回路
US6728903B1 (en) Electric part test system
CN112505520B (zh) 一种芯片测试方法、设备及系统
US5999013A (en) Method and apparatus for testing variable voltage and variable impedance drivers
KR0165818B1 (ko) 원칩 마이크로 컴퓨터
US7353430B2 (en) Device for validating an integrated circuit

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20041001

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050301

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20050301

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060928

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061003

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20061017