JP3344548B2 - Ｉｃ試験装置 - Google Patents
Ｉｃ試験装置Info
- Publication number
- JP3344548B2 JP3344548B2 JP09909597A JP9909597A JP3344548B2 JP 3344548 B2 JP3344548 B2 JP 3344548B2 JP 09909597 A JP09909597 A JP 09909597A JP 9909597 A JP9909597 A JP 9909597A JP 3344548 B2 JP3344548 B2 JP 3344548B2
- Authority
- JP
- Japan
- Prior art keywords
- test
- preparation
- handler
- tester
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
- G01R31/2834—Automated test systems [ATE]; using microprocessors or computers
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2893—Handling, conveying or loading, e.g. belts, boats, vacuum fingers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/01—Subjecting similar articles in turn to test, e.g. "go/no-go" tests in mass production; Testing objects at points as they pass through a testing station
Description
【０００１】
【発明の属する技術分野】この発明は同時測定の可能な
ＩＣ試験装置で、１台のテスタと２つのテストステー
ションを有する１台のハンドラとより成るタイプと、
１台のテスタと２台のハンドラとより成るタイプに関
し、特にテスタの最大同測待ち時間（Ｔmax)が短かすぎ
て、片方のみの測定になってしまう不都合を防止する技
術に関する。
ＩＣ試験装置で、１台のテスタと２つのテストステー
ションを有する１台のハンドラとより成るタイプと、
１台のテスタと２台のハンドラとより成るタイプに関
し、特にテスタの最大同測待ち時間（Ｔmax)が短かすぎ
て、片方のみの測定になってしまう不都合を防止する技
術に関する。
【０００２】
（従来例１）図５に示すのはタイプのＩＣ試験装置の
ブロック図であり、１はテスタ、２はハンドラである。
テスタ１はテスタ本体１ａ，テストヘッド１ｂ及び入力
部１ｃとより成る。テスタ本体１ａには入出力インター
フェース回路（Ｉ／Ｏ回路と言う）３，ＣＰＵ４，ＲＯ
Ｍ５，ＲＡＭ６等が設けられる。ＣＰＵ４はＲＯＭ５に
格納されているシステムプログラムを解読実行して、テ
スタ１及びハンドラ２の動作を制御する。
ブロック図であり、１はテスタ、２はハンドラである。
テスタ１はテスタ本体１ａ，テストヘッド１ｂ及び入力
部１ｃとより成る。テスタ本体１ａには入出力インター
フェース回路（Ｉ／Ｏ回路と言う）３，ＣＰＵ４，ＲＯ
Ｍ５，ＲＡＭ６等が設けられる。ＣＰＵ４はＲＯＭ５に
格納されているシステムプログラムを解読実行して、テ
スタ１及びハンドラ２の動作を制御する。
【０００３】ハンドラ２は、入力部７，Ｉ／Ｏ回路８，
ＣＰＵ９，ＲＯＭ１０，ＲＡＭ１１，ソークチェンバ
（恒温槽）１２ａ，第１，第２テストチェンバ１２ｂ，
１２ｃ，イグジット（ＥＸＩＴ）チェンバ１２ｄ，ロー
ダ部１６，アンローダ部１７等が設けられる。ＣＰＵ９
はテスタ１のＣＰＵ４の制御のもと、ＲＯＭ１０に格納
されているシステムプログラムを解読実行して、ハンド
ラ２内の各部を制御すると共にテスタ１との協同動作を
行う。
ＣＰＵ９，ＲＯＭ１０，ＲＡＭ１１，ソークチェンバ
（恒温槽）１２ａ，第１，第２テストチェンバ１２ｂ，
１２ｃ，イグジット（ＥＸＩＴ）チェンバ１２ｄ，ロー
ダ部１６，アンローダ部１７等が設けられる。ＣＰＵ９
はテスタ１のＣＰＵ４の制御のもと、ＲＯＭ１０に格納
されているシステムプログラムを解読実行して、ハンド
ラ２内の各部を制御すると共にテスタ１との協同動作を
行う。
【０００４】ローダ部１６よりソークチェンバ１２ａ内
に、複数のＤＵＴ（被試験ＩＣ）１３を収納したテスト
トレイ１４が移送されて多段に配される。第１，第２テ
ストチェンバ１２ｂ，１２ｃにはそれぞれ第１，第２テ
ストステーション１５ａ，１５ｂが設けられる。ソーク
チェンバ１２ａからテストトレイ１４に収納されたＤＵ
Ｔ１３が第１テストステーション１５ａ上に搬送され
る。第１，第２テストステーション１５ａ，１５ｂには
複数のＩＣソケットと、それらのＩＣソケットをコンタ
クトピン等によりテストヘッド１ｂに電気的に接続する
機構が備えられている。
に、複数のＤＵＴ（被試験ＩＣ）１３を収納したテスト
トレイ１４が移送されて多段に配される。第１，第２テ
ストチェンバ１２ｂ，１２ｃにはそれぞれ第１，第２テ
ストステーション１５ａ，１５ｂが設けられる。ソーク
チェンバ１２ａからテストトレイ１４に収納されたＤＵ
Ｔ１３が第１テストステーション１５ａ上に搬送され
る。第１，第２テストステーション１５ａ，１５ｂには
複数のＩＣソケットと、それらのＩＣソケットをコンタ
クトピン等によりテストヘッド１ｂに電気的に接続する
機構が備えられている。
【０００５】ＤＵＴ１３はテストトレイ１４に収納され
た状態で第１テストステーション１５ａ（以下ＴＳ１と
言う）での第１次の測定が終了すると、テストトレイご
と第２テストステーション１５ｂ（以下ＴＳ２と言う）
上に搬送され、第２次の測定が行われる。その測定が終
了すると、テストトレイごとイグジットチェンバ１２ｄ
に搬送され、多段に配され、その後アンローダ部１７に
移送される。
た状態で第１テストステーション１５ａ（以下ＴＳ１と
言う）での第１次の測定が終了すると、テストトレイご
と第２テストステーション１５ｂ（以下ＴＳ２と言う）
上に搬送され、第２次の測定が行われる。その測定が終
了すると、テストトレイごとイグジットチェンバ１２ｄ
に搬送され、多段に配され、その後アンローダ部１７に
移送される。
【０００６】図６に示すのは、各テストステーションの
各測定サイクルＭとテストトレイＮＯとの対応を示した
ものである。初回のＭ＝１サイクル及び最終回のＭにＰ
＋１サイクルの場合のみは第１ＴＳ１またはＴＳ２での
み測定が行われるが、その他のサイクルでは何のトラブ
ルも無ければ、両ステーションでの同測（同時測定）が
可能となる。
各測定サイクルＭとテストトレイＮＯとの対応を示した
ものである。初回のＭ＝１サイクル及び最終回のＭにＰ
＋１サイクルの場合のみは第１ＴＳ１またはＴＳ２での
み測定が行われるが、その他のサイクルでは何のトラブ
ルも無ければ、両ステーションでの同測（同時測定）が
可能となる。
【０００７】図７に示すのは、従来のＩＣ試験装置の動
作フローチャートであり、ステップ順に説明する。 ＳＯ：入力部１ｃから最大同測待ち時間Ｔmax をテスタ
本体１ａのＲＡＭ６に書き込む。 Ｓ１：始めはテストサイクルＭ＝１とする。
作フローチャートであり、ステップ順に説明する。 ＳＯ：入力部１ｃから最大同測待ち時間Ｔmax をテスタ
本体１ａのＲＡＭ６に書き込む。 Ｓ１：始めはテストサイクルＭ＝１とする。
【０００８】Ｓ２：ＤＵＴを収納したテストトレイ１４
がソークチェンバ１２ａよりＴＳ１上に移動される。 Ｓ３：ハンドラ２は、ＴＳ１でテストが可能であるか否
かをチェックする。ＹＥＳであればステップＳ４に移行
する。 Ｓ４：ハンドラ２において、テストトレイを保持したＺ
ドライブ（昇降機構）が下方に移動し、ＤＵＴをテスト
トレイごとＴＳ１のＩＣソケットに押し付ける。
がソークチェンバ１２ａよりＴＳ１上に移動される。 Ｓ３：ハンドラ２は、ＴＳ１でテストが可能であるか否
かをチェックする。ＹＥＳであればステップＳ４に移行
する。 Ｓ４：ハンドラ２において、テストトレイを保持したＺ
ドライブ（昇降機構）が下方に移動し、ＤＵＴをテスト
トレイごとＴＳ１のＩＣソケットに押し付ける。
【０００９】Ｓ５：テスタＣＰＵ４はＴＳ２のテスト準
備がＯＫか否かを調べ、ＹＥＳであれば次のＳ７に移行
し、ＮＯであればＳ６に移行する。 Ｓ６：テスタのＣＰＵ４は、ＴＳ２の準備がＯＫでなけ
れば、最大同測待ち時間Ｔmax を限度としてＴＳ２の準
備がＯＫになるのを待つ。つまり、同測待ち時間Ｔ≦Ｔ
max の間はステップＳ５の入力側に戻り、Ｔ＞Ｔmax と
なるとＳ７に移行する。
備がＯＫか否かを調べ、ＹＥＳであれば次のＳ７に移行
し、ＮＯであればＳ６に移行する。 Ｓ６：テスタのＣＰＵ４は、ＴＳ２の準備がＯＫでなけ
れば、最大同測待ち時間Ｔmax を限度としてＴＳ２の準
備がＯＫになるのを待つ。つまり、同測待ち時間Ｔ≦Ｔ
max の間はステップＳ５の入力側に戻り、Ｔ＞Ｔmax と
なるとＳ７に移行する。
【００１０】Ｓ７：ＴＳ１で測定する。 Ｓ８：測定が終了すると、ＴＳ１のＺドライブが上に移
動する。 Ｓ９：ＴＳ１側のテストトレイがＴＳ２側に搬送され
る。 Ｓ１０：テストサイクルＭを＋１して、次のサイクルに
移行する。 Ｓ２′〜Ｓ９′：ＴＳ１側の動作（Ｓ２〜Ｓ９）と同様
である。しかし、テストサイクルＭ＝２よりＴＳ２側の
動作が行われる。
動する。 Ｓ９：ＴＳ１側のテストトレイがＴＳ２側に搬送され
る。 Ｓ１０：テストサイクルＭを＋１して、次のサイクルに
移行する。 Ｓ２′〜Ｓ９′：ＴＳ１側の動作（Ｓ２〜Ｓ９）と同様
である。しかし、テストサイクルＭ＝２よりＴＳ２側の
動作が行われる。
【００１１】Ｓ１１：Ｍ≧２であれば次のＳ２′に移行
し、ＮＯであればＭ＝２となるのを待つ。 （従来例２）図８に示すように、２台のハンドラ２−
１，２−２と１台のテスタ１により、ＩＣ試験装置１０
０が構成されている。このとき、２台のハンドラはお互
いに相手の動作状況を知るすべがない。そのため、２台
のテストヘッド１ｂ１，１ｂ２で同時にＤＵＴの測定が
できるとは限らない。即ち、何からのトラブルにより、
片側のハンドラが一時停止し、そのため、ＤＵＴの同時
測定がずれて片側のみの測定となった場合などである。
現在ＤＵＴのテスト時間は長くなる方向にあり、同時測
定は生産性アップに必須のこととなっている。
し、ＮＯであればＭ＝２となるのを待つ。 （従来例２）図８に示すように、２台のハンドラ２−
１，２−２と１台のテスタ１により、ＩＣ試験装置１０
０が構成されている。このとき、２台のハンドラはお互
いに相手の動作状況を知るすべがない。そのため、２台
のテストヘッド１ｂ１，１ｂ２で同時にＤＵＴの測定が
できるとは限らない。即ち、何からのトラブルにより、
片側のハンドラが一時停止し、そのため、ＤＵＴの同時
測定がずれて片側のみの測定となった場合などである。
現在ＤＵＴのテスト時間は長くなる方向にあり、同時測
定は生産性アップに必須のこととなっている。
【００１２】２台のハンドラ２−１，２−２の同期はテ
スタ１によりとられている。テスタ１のテストスタート
前にオペレータがテスト時間、インデックス・タイムを
考慮した上で最大同測待ち時間Ｔmax をテスタ１に入力
する。テスタ１は片側のハンドラからテスト・リクエス
トを受け取ってから、もう片方のハンドラのテスト・リ
クエストを最大同測待ち時間Ｔmax を限度に待つ。この
方法であると、ハンドラの動作状態の確認が行われてい
ないため、どう考えても当分テストできる状態でないの
で、Ｔmax だけ待ってもしかたがないのに、必ずＴmax
だけ待つことになる。また、もう少し待てば同測になっ
たのに、片側でテストが始まってしまったりする。
スタ１によりとられている。テスタ１のテストスタート
前にオペレータがテスト時間、インデックス・タイムを
考慮した上で最大同測待ち時間Ｔmax をテスタ１に入力
する。テスタ１は片側のハンドラからテスト・リクエス
トを受け取ってから、もう片方のハンドラのテスト・リ
クエストを最大同測待ち時間Ｔmax を限度に待つ。この
方法であると、ハンドラの動作状態の確認が行われてい
ないため、どう考えても当分テストできる状態でないの
で、Ｔmax だけ待ってもしかたがないのに、必ずＴmax
だけ待つことになる。また、もう少し待てば同測になっ
たのに、片側でテストが始まってしまったりする。
【００１３】
（１）１台のハンドラに２つのテストステーションを設
けた従来例１の場合には、テスタに設定する最大同測待
ち時間Ｔmax が短すぎると、もう少し待つことができれ
ば同測できたケースがしばしばあり、装置のスループッ
トを低下させていた。この発明は、この問題を解決する
ことを目的としている。
けた従来例１の場合には、テスタに設定する最大同測待
ち時間Ｔmax が短すぎると、もう少し待つことができれ
ば同測できたケースがしばしばあり、装置のスループッ
トを低下させていた。この発明は、この問題を解決する
ことを目的としている。
【００１４】（２）２台のハンドラを用いる従来例２の
場合にも（１）と同様の不都合があるのでこの問題を解
決し、更に、一方のハンドラがアラーム状態となり、最
大同測待ち時間Ｔmax だけ待ってもどうにもならないの
に、待ってしまうと言った不都合を解決することを次の
目的としている。
場合にも（１）と同様の不都合があるのでこの問題を解
決し、更に、一方のハンドラがアラーム状態となり、最
大同測待ち時間Ｔmax だけ待ってもどうにもならないの
に、待ってしまうと言った不都合を解決することを次の
目的としている。
【００１５】
（１）請求項１の発明は、１台のテスタと１台のハンド
ラより成り、そのハンドラに、ＤＵＴ（被試験ＩＣ）に
対する第１次の測定を行う第１テストステーション（以
下ＴＳ１と言う）と、第２次の測定を行う第２テストス
テーション（ＴＳ２と言う）とが設けられ、テスタは、
一方のテストステーションのテスト準備がＯＫとなった
場合に、他方のテストステーションの準備がＯＫになる
のを最大同測待ち時間（Ｔmax)を限度に待ち、もしＯＫ
になれば両テストステーションで同時測定を行い、ＯＫ
にならなければ一方のテストステーションのみで測定を
行うようにしたＩＣ試験装置に関する。
ラより成り、そのハンドラに、ＤＵＴ（被試験ＩＣ）に
対する第１次の測定を行う第１テストステーション（以
下ＴＳ１と言う）と、第２次の測定を行う第２テストス
テーション（ＴＳ２と言う）とが設けられ、テスタは、
一方のテストステーションのテスト準備がＯＫとなった
場合に、他方のテストステーションの準備がＯＫになる
のを最大同測待ち時間（Ｔmax)を限度に待ち、もしＯＫ
になれば両テストステーションで同時測定を行い、ＯＫ
にならなければ一方のテストステーションのみで測定を
行うようにしたＩＣ試験装置に関する。
【００１６】請求項１の発明では特に、同測モードを入
力する手段を前記ハンドラに設ける。そしてハンドラ
は、同測モードのとき、ＴＳ１の準備がＯＫで、ＴＳ２
の準備がＯＫで無い場合に、ＴＳ２にテストトレイがあ
れば、ＴＳ２の準備がＯＫになるまで待って、ＴＳ１及
びＴＳ２の準備ＯＫ信号を前記テスタに送信し、テスト
トレイが無ければ待たずにＴＳ１の準備ＯＫ信号をテス
タに送信する。
力する手段を前記ハンドラに設ける。そしてハンドラ
は、同測モードのとき、ＴＳ１の準備がＯＫで、ＴＳ２
の準備がＯＫで無い場合に、ＴＳ２にテストトレイがあ
れば、ＴＳ２の準備がＯＫになるまで待って、ＴＳ１及
びＴＳ２の準備ＯＫ信号を前記テスタに送信し、テスト
トレイが無ければ待たずにＴＳ１の準備ＯＫ信号をテス
タに送信する。
【００１７】また、ＴＳ２の準備がＯＫ，ＴＳ１の準備
がＯＫで無い場合に、ローダ乃至ＴＳ１にテストトレイ
があれば、ＴＳ１の準備がＯＫになるまで待って、ＴＳ
１及びＴＳ２の準備ＯＫ信号をテスタに送信し、テスト
トレイが無ければ待たずにＴＳ２の準備ＯＫ信号をテス
タに送信する。 （２）請求項２の発明は、１台のテスタと２台のハンド
ラより成り、前記テスタは、一方のハンドラのテスト準
備がＯＫとなった場合に、他方のハンドラの準備がＯＫ
となるのを最大同測待ち時間（Ｔmax)を限度に待ち、も
しＯＫになれば両ハンドラで同時測定を行い、ＯＫにな
らなければ一方のハンドラのみで測定を行うようにした
ＩＣ試験装置に関する。
がＯＫで無い場合に、ローダ乃至ＴＳ１にテストトレイ
があれば、ＴＳ１の準備がＯＫになるまで待って、ＴＳ
１及びＴＳ２の準備ＯＫ信号をテスタに送信し、テスト
トレイが無ければ待たずにＴＳ２の準備ＯＫ信号をテス
タに送信する。 （２）請求項２の発明は、１台のテスタと２台のハンド
ラより成り、前記テスタは、一方のハンドラのテスト準
備がＯＫとなった場合に、他方のハンドラの準備がＯＫ
となるのを最大同測待ち時間（Ｔmax)を限度に待ち、も
しＯＫになれば両ハンドラで同時測定を行い、ＯＫにな
らなければ一方のハンドラのみで測定を行うようにした
ＩＣ試験装置に関する。
【００１８】請求項２では特に、２台のハンドラ同士が
直接通信するためのインターフェース回路をそれぞれに
設け、それらインターフェース回路の間を通信ケーブル
で接続し、２台のハンドラのうち一方をマスター側、他
方をスレーブ側に設定し、少なくともマスター側のハン
ドラまたはテスタに同測モードを入力する手段を設け
る。マスター側ハンドラは、同測モードのとき、インタ
ーフェース回路を介してスレーブ側の動作状態を監視
し、一方のハンドラの準備がＯＫで、他方のハンドラの
準備がＯＫで無い場合に、他方のハンドラの準備がＯＫ
になるのを待って、両ハンドラよりほゞ同時にテスタに
準備ＯＫ信号（テスト・スタート信号）を送信する。
直接通信するためのインターフェース回路をそれぞれに
設け、それらインターフェース回路の間を通信ケーブル
で接続し、２台のハンドラのうち一方をマスター側、他
方をスレーブ側に設定し、少なくともマスター側のハン
ドラまたはテスタに同測モードを入力する手段を設け
る。マスター側ハンドラは、同測モードのとき、インタ
ーフェース回路を介してスレーブ側の動作状態を監視
し、一方のハンドラの準備がＯＫで、他方のハンドラの
準備がＯＫで無い場合に、他方のハンドラの準備がＯＫ
になるのを待って、両ハンドラよりほゞ同時にテスタに
準備ＯＫ信号（テスト・スタート信号）を送信する。
【００１９】（３）請求項３の発明では、前記（２）に
おいて、マスター側ハンドラが、いずれか一方のハンド
ラの準備がＯＫになるのを待つ時間に上限値（ＨＴｍａ
ｘ）を設け、その上限値を過ぎたら準備ＯＫのハンドラ
からテスタに準備ＯＫ信号（テスト・スタート信号）を
送信する。 （４）請求項４の発明では、前記（２）において、同測
モードの中に、一方のハンドラにアラームが発生したら
同測しないモードを選択できるようにして、一方のハン
ドラでアラームが発生したら、他方のハンドラは自身の
準備がＯＫになり次第、テスタに準備ＯＫ信号（テスト
・スタート信号）を送信し、テスタは同測待ちせずに、
他方のハンドラのみで測定を行う。
おいて、マスター側ハンドラが、いずれか一方のハンド
ラの準備がＯＫになるのを待つ時間に上限値（ＨＴｍａ
ｘ）を設け、その上限値を過ぎたら準備ＯＫのハンドラ
からテスタに準備ＯＫ信号（テスト・スタート信号）を
送信する。 （４）請求項４の発明では、前記（２）において、同測
モードの中に、一方のハンドラにアラームが発生したら
同測しないモードを選択できるようにして、一方のハン
ドラでアラームが発生したら、他方のハンドラは自身の
準備がＯＫになり次第、テスタに準備ＯＫ信号（テスト
・スタート信号）を送信し、テスタは同測待ちせずに、
他方のハンドラのみで測定を行う。
【００２０】（５）請求項５の発明では、前記（２）に
おいて、スレーブ側ハンドラは自身の動作状態を表す信
号を定期的にマスター側ハンドラに送信する。 （６）請求項６の発明では、前記（５）において、スレ
ーブ側ハンドラの動作状態を表す信号として、アラーム
時の信号、準備ＯＫの信号、ハンドラ・エンプティ信号
（測定部にＤＵＴの供給が無いことを表す信号）及び準
備中の信号が含まれる。
おいて、スレーブ側ハンドラは自身の動作状態を表す信
号を定期的にマスター側ハンドラに送信する。 （６）請求項６の発明では、前記（５）において、スレ
ーブ側ハンドラの動作状態を表す信号として、アラーム
時の信号、準備ＯＫの信号、ハンドラ・エンプティ信号
（測定部にＤＵＴの供給が無いことを表す信号）及び準
備中の信号が含まれる。
【００２１】
（実施例１）２つのテストステーションをもつ１台のハ
ンドラを用いる場合の実施例１の動作フローチャートを
図１に、図７と対応するステップに同じ符号を付けて示
し、重複説明を省略する。図７と異なる点はステップＳ
０Ａ，Ｓ４Ａ，Ｓ４Ｂ，Ｓ４Ｃ，Ｓ４Ｄ，Ｓ８Ａ，Ｓ４
Ａ′，Ｓ４Ｂ′，Ｓ４Ｃ′，Ｓ４Ｄ′，Ｓ８Ａ′が追加
されている点である。この発明では、ハンドラに同測モ
ードを入力する手段を設けて、他方のステーション側に
トレイが無い場合以外は、ハンドラ側で一方の準備がＯ
Ｋになっても、他方の準備がＯＫになるのを待ってから
２つのステーションの準備ＯＫ信号をテスタへ送信する
ようにしているので、テスタ側では最大同測待ち時間Ｔ
max の大きさに関係なく直ちに同測を行うことができ
る。以下主に新しいステップにつき説明しよう。
ンドラを用いる場合の実施例１の動作フローチャートを
図１に、図７と対応するステップに同じ符号を付けて示
し、重複説明を省略する。図７と異なる点はステップＳ
０Ａ，Ｓ４Ａ，Ｓ４Ｂ，Ｓ４Ｃ，Ｓ４Ｄ，Ｓ８Ａ，Ｓ４
Ａ′，Ｓ４Ｂ′，Ｓ４Ｃ′，Ｓ４Ｄ′，Ｓ８Ａ′が追加
されている点である。この発明では、ハンドラに同測モ
ードを入力する手段を設けて、他方のステーション側に
トレイが無い場合以外は、ハンドラ側で一方の準備がＯ
Ｋになっても、他方の準備がＯＫになるのを待ってから
２つのステーションの準備ＯＫ信号をテスタへ送信する
ようにしているので、テスタ側では最大同測待ち時間Ｔ
max の大きさに関係なく直ちに同測を行うことができ
る。以下主に新しいステップにつき説明しよう。
【００２２】Ｓ０Ａ：ハンドラの入力部７から同測モー
ドをハンドラのＲＡＭ１１及びテスタのＲＡＭ６に入力
する。しかし、同測モードを入力しなければ、従来の図
７の動作を行う。 Ｓ４Ａ：ハンドラはＴＳ２側と同期をとるために、ＴＳ
１のテスト開始フラグをＯＮにする。
ドをハンドラのＲＡＭ１１及びテスタのＲＡＭ６に入力
する。しかし、同測モードを入力しなければ、従来の図
７の動作を行う。 Ｓ４Ａ：ハンドラはＴＳ２側と同期をとるために、ＴＳ
１のテスト開始フラグをＯＮにする。
【００２３】Ｓ４Ｂ：ハンドラはＴＳ１の準備がＯＫと
なったので、ＴＳ２の準備がＯＫか否かを調べ、ＹＥＳ
であればＳ４Ｄに、ＮＯであればＳ４Ｃに移行する。 Ｓ４Ｃ：ハンドラはＴＳ２にトレイが無いか否かを調
べ、ＹＥＳであればＳ４Ｄに、ＮＯであればＳ４Ｂの入
力側に戻る。ステップＳ４Ｂ，Ｓ４Ｃの動作はハンドラ
がＴＳ２にトレイが無い場合以外は、ＴＳ２の準備がＯ
Ｋになるのを待つ動作を表している。
なったので、ＴＳ２の準備がＯＫか否かを調べ、ＹＥＳ
であればＳ４Ｄに、ＮＯであればＳ４Ｃに移行する。 Ｓ４Ｃ：ハンドラはＴＳ２にトレイが無いか否かを調
べ、ＹＥＳであればＳ４Ｄに、ＮＯであればＳ４Ｂの入
力側に戻る。ステップＳ４Ｂ，Ｓ４Ｃの動作はハンドラ
がＴＳ２にトレイが無い場合以外は、ＴＳ２の準備がＯ
Ｋになるのを待つ動作を表している。
【００２４】Ｓ４Ｄ：ハンドラはＴＳ１に加えて、ＴＳ
２も準備ＯＫとなったので（ＴＳ２にトレイが無い場合
を除く）、そこではじめてＴＳ１の準備ＯＫ信号をテス
タへ送信する。 Ｓ５：テスタはＴＳ２の準備がＯＫか否かを調べる。Ｔ
Ｓ２にトレイが無い場合を除いてＴＳ２の準備が既にＯ
Ｋになっているので、最大同測待ち時間Ｔmaxの値に関
係なく、直ちにＳ７で同時測定を行える。もしＴＳ２に
トレイが無い場合、つまりトラブルにより、トレイがＴ
Ｓ１とＴＳ２との間で止まっている場合にはＳ６に移行
し、ＴＳ２の準備がＯＫになるのをＴmax を限度に待
つ。
２も準備ＯＫとなったので（ＴＳ２にトレイが無い場合
を除く）、そこではじめてＴＳ１の準備ＯＫ信号をテス
タへ送信する。 Ｓ５：テスタはＴＳ２の準備がＯＫか否かを調べる。Ｔ
Ｓ２にトレイが無い場合を除いてＴＳ２の準備が既にＯ
Ｋになっているので、最大同測待ち時間Ｔmaxの値に関
係なく、直ちにＳ７で同時測定を行える。もしＴＳ２に
トレイが無い場合、つまりトラブルにより、トレイがＴ
Ｓ１とＴＳ２との間で止まっている場合にはＳ６に移行
し、ＴＳ２の準備がＯＫになるのをＴmax を限度に待
つ。
【００２５】Ｓ４Ａ′〜Ｓ７′：上記Ｓ４Ａ〜Ｓ７の動
作と同様であるので説明を省略する。 （実施例２） （２−１）接続信号 図２に示すように、ハンドラ２−１，２−２に互いの状
態が分かるよう通信用のインターフェース回路２ａを設
け、通信ケーブル２０で両者を接続する。インターフェ
ースとしてはパラレルインターフェース、ＧＰＩＢ（ge
neral purposeinterface bus)などを用いる。
作と同様であるので説明を省略する。 （実施例２） （２−１）接続信号 図２に示すように、ハンドラ２−１，２−２に互いの状
態が分かるよう通信用のインターフェース回路２ａを設
け、通信ケーブル２０で両者を接続する。インターフェ
ースとしてはパラレルインターフェース、ＧＰＩＢ（ge
neral purposeinterface bus)などを用いる。
【００２６】接続信号としては、図３に示すように以下
のａ）〜ｃ）が用いられる。 ａ）どちらのハンドラがホスト側／スレーブ側であるか
を示すために、ハンドラのホスト／スレーブの識別信号
を用いる。通信ケーブルを接続することにより、単純に
設定される。通信ケーブル２０はその一端がホスト側、
他端がスレーブ側となるように作られていてどちらのケ
ーブル端を接続するかによって、同じハンドラでもホス
トになっり、スレーブになったりする。
のａ）〜ｃ）が用いられる。 ａ）どちらのハンドラがホスト側／スレーブ側であるか
を示すために、ハンドラのホスト／スレーブの識別信号
を用いる。通信ケーブルを接続することにより、単純に
設定される。通信ケーブル２０はその一端がホスト側、
他端がスレーブ側となるように作られていてどちらのケ
ーブル端を接続するかによって、同じハンドラでもホス
トになっり、スレーブになったりする。
【００２７】ｂ）ホストからスレーブへテスト・スター
ト／待ちの信号を送信する。 ｃ）スレーブからホストへスレーブ・ハンドラの状態信
号を送信する。 スレーブ・ハンドラの状態信号としては以下の信号があ
る。 アラーム時の信号 準備ＯＫの信号……ハンドラによってはテスト・ポ
ジション（テストステーション）の数によって信号が増
える。例えばポジション１準備ＯＫ，ポジション２準備
ＯＫ等となる。
ト／待ちの信号を送信する。 ｃ）スレーブからホストへスレーブ・ハンドラの状態信
号を送信する。 スレーブ・ハンドラの状態信号としては以下の信号があ
る。 アラーム時の信号 準備ＯＫの信号……ハンドラによってはテスト・ポ
ジション（テストステーション）の数によって信号が増
える。例えばポジション１準備ＯＫ，ポジション２準備
ＯＫ等となる。
【００２８】 ハンドラ・エンプティ信号……スレー
ブ・ハンドラの測定部にデバイスの供給が無くなるとハ
ンドラ・エンプティの状態出力を出す。 上記以外は準備中の信号を送信する。ホスト側の送
信するテスト・スタート／待ちの信号の送出条件は次の
通りである。
ブ・ハンドラの測定部にデバイスの供給が無くなるとハ
ンドラ・エンプティの状態出力を出す。 上記以外は準備中の信号を送信する。ホスト側の送
信するテスト・スタート／待ちの信号の送出条件は次の
通りである。
【００２９】 ホスト側は、スレーブ・ハンドラ・エ
ンプティ時にはテスト・スタート信号をスレーブ・ハン
ドラに送信する。スレーブ・ハンドラはこの信号を受信
すると、テストスタート信号（準備ＯＫ信号）をテスタ
へ送信する。 スレーブ側アラーム発生時にテスト・スタート信号
をスレーブ側に送信する。その結果スレーブ側はテスト
・スタート信号（準備ＯＫ信号）をテスタに送信する。
ンプティ時にはテスト・スタート信号をスレーブ・ハン
ドラに送信する。スレーブ・ハンドラはこの信号を受信
すると、テストスタート信号（準備ＯＫ信号）をテスタ
へ送信する。 スレーブ側アラーム発生時にテスト・スタート信号
をスレーブ側に送信する。その結果スレーブ側はテスト
・スタート信号（準備ＯＫ信号）をテスタに送信する。
【００３０】 スレーブ側、ホスト側ともテスト準備
ＯＫのとき、ホスト側はテスト・スタート信号（準備Ｏ
Ｋ信号）をテスタに送信する。 上記以外のときはマスタ側はテスト待ち信号をスレ
ーブ・ハンドラに送信する。図４に示すように、ハンド
ラのテスト・ポジション（ステーション）が複数ある場
合には、テスト・ポジション間の同期を取り、次の機会
に所定のポジションで同測するため、一時的に片ステー
ションで強制テストを実施する場合がある。
ＯＫのとき、ホスト側はテスト・スタート信号（準備Ｏ
Ｋ信号）をテスタに送信する。 上記以外のときはマスタ側はテスト待ち信号をスレ
ーブ・ハンドラに送信する。図４に示すように、ハンド
ラのテスト・ポジション（ステーション）が複数ある場
合には、テスト・ポジション間の同期を取り、次の機会
に所定のポジションで同測するため、一時的に片ステー
ションで強制テストを実施する場合がある。
【００３１】（２−２）テストトレイの移動時間 各ハンドラにおけるテストトレイの搬送シーケンスは以
下のようになる。 テストトレイはソーク・チェンバからポジション１
（ＴＳ１）に移動…移動時間をαとする。 ＤＵＴの試験を実施 テストトレイはＴＳ１からポジション２（ＴＳ２）
に移動……移動時間をβとする。
下のようになる。 テストトレイはソーク・チェンバからポジション１
（ＴＳ１）に移動…移動時間をαとする。 ＤＵＴの試験を実施 テストトレイはＴＳ１からポジション２（ＴＳ２）
に移動……移動時間をβとする。
【００３２】 ＤＵＴの他の試験を実施 テストトレイはＴＳ２からＥＸＩＴチェンバに移動
……移動時間をγとする。 なお、テストトレイの搬送時間はα，γより、βの方が
格段に短い。 （ａ）２台のハンドラのトレイの移動パターン１につき
説明する。
……移動時間をγとする。 なお、テストトレイの搬送時間はα，γより、βの方が
格段に短い。 （ａ）２台のハンドラのトレイの移動パターン１につき
説明する。
【００３３】 ハンドラ１：テストトレイが、ＴＳ１
→ＴＳ２に移動（β） ハンドラ２：テストトレイが、ＴＳ２→ＥＸＩＴ；ソー
クチェンバ→ＴＳ１に移動（α＋γ） 両ハンドラのテストトレイの移動時間はハンドラ２に支
配されてα＋γとなる。その後ハンドラ１のＴＳ２とハ
ンドラ２のＴＳ１で同時テストする。
→ＴＳ２に移動（β） ハンドラ２：テストトレイが、ＴＳ２→ＥＸＩＴ；ソー
クチェンバ→ＴＳ１に移動（α＋γ） 両ハンドラのテストトレイの移動時間はハンドラ２に支
配されてα＋γとなる。その後ハンドラ１のＴＳ２とハ
ンドラ２のＴＳ１で同時テストする。
【００３４】 ハンドラ１：テストトレイが、ＴＳ２
→ＥＸＩＴ；ソークチェンバ→ＴＳ１に移動（α＋γ） ハンドラ２：テストトレイが、ＴＳ１→ＴＳ２に移動
（β） 両ハンドラのテストトレイの移動時間はハンドラ１のα
＋γとなる。その後ハンドラ１のＴＳ１とハンドラ２の
ＴＳ２とで同時テストする。
→ＥＸＩＴ；ソークチェンバ→ＴＳ１に移動（α＋γ） ハンドラ２：テストトレイが、ＴＳ１→ＴＳ２に移動
（β） 両ハンドラのテストトレイの移動時間はハンドラ１のα
＋γとなる。その後ハンドラ１のＴＳ１とハンドラ２の
ＴＳ２とで同時テストする。
【００３５】（ｂ）２台のハンドラのトレイの移動パタ
ーン２につき説明する。 ハンドラ１：テストトレイが、ＴＳ１→ＴＳ２に移
動（β） ハンドラ２：同上 両ハンドラ全体のテストトレイの移動時間はβとなる。
その後、両ハンドラのＴＳ２で同時テストする。
ーン２につき説明する。 ハンドラ１：テストトレイが、ＴＳ１→ＴＳ２に移
動（β） ハンドラ２：同上 両ハンドラ全体のテストトレイの移動時間はβとなる。
その後、両ハンドラのＴＳ２で同時テストする。
【００３６】 ハンドラ１：テストトレイが、ＴＳ２
→ＥＸＩＴ；ソークチェンバ→ＴＳ１に移動（α＋γ） ハンドラ２：同上 両ハンドラのテストトレイの移動時間はα＋γとなる。
その後、両ハンドラのＴＳ１で同時テストする。
→ＥＸＩＴ；ソークチェンバ→ＴＳ１に移動（α＋γ） ハンドラ２：同上 両ハンドラのテストトレイの移動時間はα＋γとなる。
その後、両ハンドラのＴＳ１で同時テストする。
【００３７】上記（ａ）のパターン１，（ｂ）のパター
ン２から分かる通り、どのポジションをテストに用いる
かによってハンドラのインデックスタイムは大きく左右
される。そのため２つのハンドラを同時測定させる場合
には、どのポジションを用いるかが重要な要素となる。 （２−３）同測するモードと同測しないモード テスト時間によっては無理に同時測定させる必要の無い
場合がある。そのため、この完全同測の機能を使用する
か、しないかを２つのハンドラにそれぞれ設定する必要
がある。
ン２から分かる通り、どのポジションをテストに用いる
かによってハンドラのインデックスタイムは大きく左右
される。そのため２つのハンドラを同時測定させる場合
には、どのポジションを用いるかが重要な要素となる。 （２−３）同測するモードと同測しないモード テスト時間によっては無理に同時測定させる必要の無い
場合がある。そのため、この完全同測の機能を使用する
か、しないかを２つのハンドラにそれぞれ設定する必要
がある。
【００３８】同測しないモードを設定した場合には、各
ハンドラの準備ができ次第、テスト・リクエストをテス
タに出力する。テスタは設定されている最大同測待ち時
間Ｔmax を限度にもう一方のハンドラリクエストを待
つ。そしてリクエストが来なければ他方の測定をスター
トする。同測するモードを設定した場合には、図３に示
したようにホスト側のハンドラがスレーブ側のハンドラ
の状態を確認して同期を取ってテスタにテスト・リクエ
スト（テストスタート信号）を送る。テスタはほゞ同時
にテスト・リクエストを受け取るので、同測待ちは発生
しない。
ハンドラの準備ができ次第、テスト・リクエストをテス
タに出力する。テスタは設定されている最大同測待ち時
間Ｔmax を限度にもう一方のハンドラリクエストを待
つ。そしてリクエストが来なければ他方の測定をスター
トする。同測するモードを設定した場合には、図３に示
したようにホスト側のハンドラがスレーブ側のハンドラ
の状態を確認して同期を取ってテスタにテスト・リクエ
スト（テストスタート信号）を送る。テスタはほゞ同時
にテスト・リクエストを受け取るので、同測待ちは発生
しない。
【００３９】同測するモードを設定した場合に、次の２
つのモードを選ぶことができる。 （１）アラームが発生したら同測しないモード ホスト側でアラームが発生した場合には、ホスト側より
スレーブ側にテスト・スタート信号を出力する。スレー
ブ側は準備でき次第、テスト・スタート信号（準備ＯＫ
信号）をテスタに出力し、テスタ側はホスト側よりアラ
ーム信号を受信しているので、同測待ちせずにテストを
実施する。
つのモードを選ぶことができる。 （１）アラームが発生したら同測しないモード ホスト側でアラームが発生した場合には、ホスト側より
スレーブ側にテスト・スタート信号を出力する。スレー
ブ側は準備でき次第、テスト・スタート信号（準備ＯＫ
信号）をテスタに出力し、テスタ側はホスト側よりアラ
ーム信号を受信しているので、同測待ちせずにテストを
実施する。
【００４０】スレーブ側でアラームが発生した場合に
は、スレーブ側よりホスト側にハンドラの状態信号（ア
ラーム）を送出する。ホスト側は準備でき次第、テスト
・スタート信号（準備ＯＫ信号）をテスタに出力し、テ
スタ側はスレーブ側よりアラーム信号を受信しているの
で、同測待ちせずにテストを実施する。 （２）アラームに関わらず同測するモード ホスト側でアラームが発生した場合には、ホスト側より
スレーブ側にテスト待ち信号を出力する。スレーブ側は
ホスト側からテスト・スタート信号が来るまでテストは
実施できない。
は、スレーブ側よりホスト側にハンドラの状態信号（ア
ラーム）を送出する。ホスト側は準備でき次第、テスト
・スタート信号（準備ＯＫ信号）をテスタに出力し、テ
スタ側はスレーブ側よりアラーム信号を受信しているの
で、同測待ちせずにテストを実施する。 （２）アラームに関わらず同測するモード ホスト側でアラームが発生した場合には、ホスト側より
スレーブ側にテスト待ち信号を出力する。スレーブ側は
ホスト側からテスト・スタート信号が来るまでテストは
実施できない。
【００４１】スレーブ側でアラームが発生した場合に
は、スレーブ側よりホスト側にハンドラの状態信号（ア
ラーム）を送る。ホスト側はスレーブ側の準備ＯＫの信
号を受け取るまでスレーブ側にテスト・スタート信号は
出力しない。しかし、このまゝでは無制限に相手側を待
つことも起こるので、ホスト側はハンドラの最大同測待
ち時間ＨＴmax （例えば３００秒）を限度に待ち、ＨＴ
maxを過ぎたら片方だけでテストが実施できるようにす
る。即ち、ホスト側でアラームが発生した場合には、ホ
スト側はスレーブ側へテスト・スタート信号を送信し、
スレーブ側はその信号を受信してテスタにテスト・スタ
ート信号を転送する。また、スレーブ側でアラームが発
生した場合には、ホスト側はテスト・スタート信号をテ
スタに送信する。
は、スレーブ側よりホスト側にハンドラの状態信号（ア
ラーム）を送る。ホスト側はスレーブ側の準備ＯＫの信
号を受け取るまでスレーブ側にテスト・スタート信号は
出力しない。しかし、このまゝでは無制限に相手側を待
つことも起こるので、ホスト側はハンドラの最大同測待
ち時間ＨＴmax （例えば３００秒）を限度に待ち、ＨＴ
maxを過ぎたら片方だけでテストが実施できるようにす
る。即ち、ホスト側でアラームが発生した場合には、ホ
スト側はスレーブ側へテスト・スタート信号を送信し、
スレーブ側はその信号を受信してテスタにテスト・スタ
ート信号を転送する。また、スレーブ側でアラームが発
生した場合には、ホスト側はテスト・スタート信号をテ
スタに送信する。
【００４２】
（１）請求項１の発明では、ハンドラに同測モードを入
力する手段を設けて、他方のステーション側にはトレイ
が無い場合以外は、ハンドラ側で、一方のステーション
の準備がＯＫになっても、他方の準備がＯＫとなるのを
待ってから、２つのステーションの準備ＯＫ信号をハン
ドラよりテスタへ送信するようにしたので、テスタ側で
は同測待ち時間Ｔ＝０で同測を行うことができる。従っ
て、この場合最大同測待ち時間Ｔmax の大きさに関係な
く同測を行うことができる。
力する手段を設けて、他方のステーション側にはトレイ
が無い場合以外は、ハンドラ側で、一方のステーション
の準備がＯＫになっても、他方の準備がＯＫとなるのを
待ってから、２つのステーションの準備ＯＫ信号をハン
ドラよりテスタへ送信するようにしたので、テスタ側で
は同測待ち時間Ｔ＝０で同測を行うことができる。従っ
て、この場合最大同測待ち時間Ｔmax の大きさに関係な
く同測を行うことができる。
【００４３】（２）請求項２の発明では、マスター側ハ
ンドラとスレーブ側ハンドラとの間に直通のデータ通信
路を設け、常時マスター側がスレーブ側の動作を監視
し、同測モードの場合に、マスター側は、一方のハンド
ラの準備がＯＫで、他方のハンドラの準備がＯＫで無い
場合に、他方のハンドラの準備がＯＫになるのを待って
両ハンドラよりほゞ同時にテスタに準備ＯＫ信号（テス
ト・スタート信号）を送信するようにしたので、テスタ
側では同測待ち時間Ｔ＝０で、最大同測待ち時間Ｔmax
に関係なく、同測を行うことができる。
ンドラとスレーブ側ハンドラとの間に直通のデータ通信
路を設け、常時マスター側がスレーブ側の動作を監視
し、同測モードの場合に、マスター側は、一方のハンド
ラの準備がＯＫで、他方のハンドラの準備がＯＫで無い
場合に、他方のハンドラの準備がＯＫになるのを待って
両ハンドラよりほゞ同時にテスタに準備ＯＫ信号（テス
ト・スタート信号）を送信するようにしたので、テスタ
側では同測待ち時間Ｔ＝０で、最大同測待ち時間Ｔmax
に関係なく、同測を行うことができる。
【００４４】（３）請求項４の発明では、同測モードの
中に、一方のハンドラでアラームが発生したら同測しな
いモードを選択できるようにして、一方のハンドラでア
ラームが発生したら、他方のハンドラは自身の準備がＯ
Ｋになり次第、テスタに準備ＯＫ（テスト・スタート信
号）を送信し、テスタは同測待ちせずに、他方のハンド
ラのみで測定を行うようにしている。従って、従来のよ
うにアラーム発生時の無意味な同測待ちを防止できる。
中に、一方のハンドラでアラームが発生したら同測しな
いモードを選択できるようにして、一方のハンドラでア
ラームが発生したら、他方のハンドラは自身の準備がＯ
Ｋになり次第、テスタに準備ＯＫ（テスト・スタート信
号）を送信し、テスタは同測待ちせずに、他方のハンド
ラのみで測定を行うようにしている。従って、従来のよ
うにアラーム発生時の無意味な同測待ちを防止できる。
【図１】請求項１の発明の動作フローチャート。
【図２】請求項１の発明のブロック図。
【図３】図２の動作フローチャート。
【図４】図２の各ハンドラの要部を示すブロック図。
【図５】２つのテストステーションを持つハンドラを有
する従来及びこの発明のＩＣ試験装置のブロック図。
する従来及びこの発明のＩＣ試験装置のブロック図。
【図６】図５の各測定サイクルにおいて、２つのテスト
ステーションでテストトレイの移動を説明するための
図。
ステーションでテストトレイの移動を説明するための
図。
【図７】図５の従来の動作のフスーチャート。
【図８】２台のハンドラを有する従来のＩＣ試験装置の
ブロック図。
ブロック図。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G01R 31/26 G01R 31/28 - 31/3193 H01L 21/66
Claims (6)
- 【請求項１】 １台のテスタと１台のハンドラより成
り、そのハンドラに、ＤＵＴ（被試験ＩＣ）に対する第
１次の測定を行う第１テストステーション（以下ＴＳ１
と言う）と、第２次の測定を行う第２テストステーショ
ン（ＴＳ２と言う）とが設けられ、前記テスタは、一方
のテストステーションのテスト準備がＯＫとなった場合
に、他方のテストステーションの準備がＯＫとなるのを
最大同測待ち時間（Ｔmax)を限度に待ち、もしＯＫにな
れば両テストステーションで同時測定を行い、ＯＫにな
らなければ一方のテストステーションのみで測定を行う
ようにしたＩＣ試験装置において、 同測モードを入力する手段を前記ハンドラに設け、 前記ハンドラは、同測モードのとき、ＴＳ１の準備がＯ
Ｋで、ＴＳ２の準備がＯＫで無い場合に、ＴＳ２にテス
トトレイがあれば、ＴＳ２の準備がＯＫになるまで待っ
て、ＴＳ１及びＴＳ２の準備ＯＫ信号を前記テスタに送
信し、テストトレイが無ければ待たずにＴＳ１の準備Ｏ
Ｋ信号のみを前記テスタに送信し、 ＴＳ２の準備がＯＫで、ＴＳ１の準備がＯＫで無い場合
に、ローダ乃至ＴＳ１にテストトレイがあれば、ＴＳ１
の準備がＯＫになるまで待って、ＴＳ１及びＴＳ２の準
備ＯＫ信号を前記テスタに送信し、テストトレイが無け
れば待たずにＴＳ２の準備ＯＫ信号を前記テスタに送信
することを特徴とするＩＣ試験装置。 - 【請求項２】 １台のテスタと２台のハンドラより成
り、前記テスタは、一方のハンドラのテスト準備がＯＫ
となった場合に、他方のテスタの準備がＯＫとなるのを
最大同測待ち時間（Ｔmax)を限度に待ち、もしＯＫにな
れば両ハンドラで同時測定を行い、ＯＫにならなければ
一方のハンドラのみで測定を行うようにしたＩＣ試験装
置において、 前記２台のハンドラ同士が直接通信するためのインター
フェース回路をそれぞれに設け、それらインターフェー
ス回路の間を通信ケーブルで接続し、 ２台のハンドラのうち一方をマスター側、他方をスレー
ブ側に設定し、 少なくとも前記マスター側のハンドラまたは前記テスタ
に同測モードを入力する手段を設け、 前記マスター側ハンドラは、同測モードのとき、前記イ
ンターフェース回路を介してスレーブ側の動作状態を監
視し、一方のハンドラの準備がＯＫで、他方のハンドラ
の準備がＯＫで無い場合に、他方のハンドラの準備がＯ
Ｋになるのを待って、両ハンドラよりほゞ同時にテスタ
に準備ＯＫ信号（テスト・スタート信号）を送信するこ
とを特徴とするＩＣ試験装置。 - 【請求項３】 請求項２において、前記マスター側ハン
ドラが、いずれか一方のハンドラの準備がＯＫになるの
を待つ時間に上限値（ＨＴｍａｘ）を設け、その上限値
を過ぎたら準備ＯＫのハンドラからテスタに準備ＯＫ信
号（テスト・スタート信号）を送信することを特徴とす
るＩＣ試験装置。 - 【請求項４】 請求項２において、前記同測モードの中
に、一方のハンドラにアラームが発生したら同測しない
モードを選択できるようにして、一方のハンドラでアラ
ームが発生したら、他方のハンドラは自身の準備がＯＫ
になり次第、テスタに準備ＯＫ信号（テスト・スタート
信号）を送信し、テスタは同測待ちせずに、他方のハン
ドラのみで測定を行うことを特徴とするＩＣ試験装置。 - 【請求項５】 請求項２において、前記スレーブ側ハン
ドラは自身の動作状態を表す信号を定期的に前記マスタ
ー側ハンドラに送信することを特徴とするＩＣ試験装
置。 - 【請求項６】 請求項５において、前記スレーブ側ハン
ドラの動作状態を表す信号として、アラーム時の信号、
準備ＯＫの信号、ハンドラ・エンプティ信号（測定部に
ＤＵＴの供給が無いことを表す信号）及び準備中の信号
が含まれることを特徴とするＩＣ試験装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09909597A JP3344548B2 (ja) | 1997-04-16 | 1997-04-16 | Ｉｃ試験装置 |
| KR1019980709526A KR100312837B1 (ko) | 1997-04-16 | 1998-04-16 | 반도체디바이스시험장치 |
| US09/202,467 US6225798B1 (en) | 1997-04-16 | 1998-04-16 | Semiconductor device tester |
| DE19880680T DE19880680B4 (de) | 1997-04-16 | 1998-04-16 | Halbleiterbauelement-Testgerät und Verfahren zur Durchführung von Tests in einem solchen |
| PCT/JP1998/001750 WO1998047011A1 (fr) | 1997-04-16 | 1998-04-16 | Testeur de dispositif a semiconducteur |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09909597A JP3344548B2 (ja) | 1997-04-16 | 1997-04-16 | Ｉｃ試験装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10288645A JPH10288645A (ja) | 1998-10-27 |
| JP3344548B2 true JP3344548B2 (ja) | 2002-11-11 |
Family
ID=14238326
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09909597A Expired - Fee Related JP3344548B2 (ja) | 1997-04-16 | 1997-04-16 | Ｉｃ試験装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6225798B1 (ja) |
| JP (1) | JP3344548B2 (ja) |
| KR (1) | KR100312837B1 (ja) |
| DE (1) | DE19880680B4 (ja) |
| WO (1) | WO1998047011A1 (ja) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000338195A (ja) * | 1999-05-31 | 2000-12-08 | Ando Electric Co Ltd | 集積回路試験方法及び装置 |
| JP3584845B2 (ja) * | 2000-03-16 | 2004-11-04 | 日立ハイテク電子エンジニアリング株式会社 | Ｉｃデバイスの試験装置及び試験方法 |
| KR100382248B1 (ko) * | 2000-09-23 | 2003-05-01 | 에스티에스반도체통신 주식회사 | 두 개의 스테이션용 테스터에 한 개의 핸들러를 장착하는반도체 소자의 전기적 검사시스템 및 그 검사방법 |
| SG114493A1 (en) * | 2001-07-06 | 2005-09-28 | Jie Wu | A test handling apparatus and method |
| JP2004257980A (ja) * | 2003-02-27 | 2004-09-16 | Mire Kk | 半導体素子テスト用ハンドラ |
| JP2005181222A (ja) * | 2003-12-22 | 2005-07-07 | Renesas Technology Corp | 半導体装置の製造方法 |
| US7508191B2 (en) * | 2004-01-29 | 2009-03-24 | Howard Roberts | Pin electronics implemented system and method for reduced index time |
| US7183785B2 (en) * | 2004-01-29 | 2007-02-27 | Howard Roberts | Test system and method for reduced index time |
| US7619432B2 (en) * | 2004-01-29 | 2009-11-17 | Howard Roberts | Tandem handler system and method for reduced index time |
| KR100640590B1 (ko) * | 2004-10-21 | 2006-11-01 | 삼성전자주식회사 | 핸들러 원격 제어가 가능한 반도체 소자의 검사 시스템 및그 작동방법 |
| US7408339B2 (en) | 2005-10-17 | 2008-08-05 | Samsung Electronics Co., Ltd. | Test system of semiconductor device having a handler remote control and method of operating the same |
| US7528617B2 (en) * | 2006-03-07 | 2009-05-05 | Testmetrix, Inc. | Apparatus having a member to receive a tray(s) that holds semiconductor devices for testing |
| US8334764B1 (en) * | 2008-12-17 | 2012-12-18 | Utac Thai Limited | Method and apparatus to prevent double semiconductor units in test socket |
| US9733301B2 (en) * | 2010-02-05 | 2017-08-15 | Celerint, Llc | Universal multiplexing interface system and method |
| US9349679B2 (en) | 2010-08-31 | 2016-05-24 | Utac Thai Limited | Singulation method for semiconductor package with plating on side of connectors |
| CN103890595B (zh) | 2011-03-01 | 2017-03-22 | 塞勒林特有限责任公司 | 利用多路复用处理机测试单元中的独立控制器进行无索引串行半导体测试的方法和系统 |
| US9817062B2 (en) * | 2011-05-19 | 2017-11-14 | Celerint, Llc. | Parallel concurrent test system and method |
| CN103547934B (zh) * | 2011-05-19 | 2016-12-14 | 塞勒林特有限责任公司 | 并行并发测试系统和方法 |
| KR102467416B1 (ko) * | 2020-12-24 | 2022-11-16 | 주식회사 엑시콘 | 이종의 피검사 디바이스를 테스트하는 테스트 시스템 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4423815A (en) * | 1981-08-10 | 1984-01-03 | Contrel Corporation | Component sorting apparatus |
| DE3340183A1 (de) | 1983-11-07 | 1985-05-15 | Ekkehard Ing.(Grad.) 8011 Zorneding Ueberreiter | Vorrichtung zum weiterleiten von bauteilen, insbesondere von integrierten chips, von einem eingangsmagazin zu einem ausgangsmagazin |
| JPH071301B2 (ja) | 1988-01-08 | 1995-01-11 | 新明和工業株式会社 | 電子部品の搬送装置 |
| JPH02147973A (ja) | 1988-11-30 | 1990-06-06 | Tokyo Electron Ltd | 半導体検査装置 |
| JPH034181A (ja) | 1989-06-01 | 1991-01-10 | Mitsubishi Electric Corp | 半導体試験装置 |
| DE4126920A1 (de) | 1990-08-17 | 1992-03-19 | Csir Corporate Building Scient | Pruefautomat fuer elektronische bauelemente |
| US5227717A (en) * | 1991-12-03 | 1993-07-13 | Sym-Tek Systems, Inc. | Contact assembly for automatic test handler |
| US5313156A (en) | 1991-12-04 | 1994-05-17 | Advantest Corporation | Apparatus for automatic handling |
| US5307011A (en) | 1991-12-04 | 1994-04-26 | Advantest Corporation | Loader and unloader for test handler |
| US5319353A (en) | 1992-10-14 | 1994-06-07 | Advantest Corporation | Alarm display system for automatic test handler |
| JP2962129B2 (ja) * | 1993-12-29 | 1999-10-12 | 日本電気株式会社 | 半導体試験装置 |
| JP3067005B2 (ja) | 1994-06-30 | 2000-07-17 | 株式会社アドバンテスト | テストトレイ用位置決めストッパ |
| JP3412114B2 (ja) * | 1995-07-26 | 2003-06-03 | 株式会社アドバンテスト | Ｉｃ試験装置 |
-
1997
- 1997-04-16 JP JP09909597A patent/JP3344548B2/ja not_active Expired - Fee Related
-
1998
- 1998-04-16 DE DE19880680T patent/DE19880680B4/de not_active Expired - Fee Related
- 1998-04-16 US US09/202,467 patent/US6225798B1/en not_active Expired - Lifetime
- 1998-04-16 KR KR1019980709526A patent/KR100312837B1/ko not_active IP Right Cessation
- 1998-04-16 WO PCT/JP1998/001750 patent/WO1998047011A1/ja active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10288645A (ja) | 1998-10-27 |
| KR20000015966A (ko) | 2000-03-25 |
| DE19880680B4 (de) | 2005-11-03 |
| DE19880680T1 (de) | 1999-05-12 |
| WO1998047011A1 (fr) | 1998-10-22 |
| US6225798B1 (en) | 2001-05-01 |
| KR100312837B1 (ko) | 2001-12-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3344548B2 (ja) | Ｉｃ試験装置 | |
| JP5401514B2 (ja) | 低減されたインデックスタイムのための検査システム及び方法 | |
| JP2002528726A (ja) | 自動試験装置用遠隔試験モジュール | |
| US20040066202A1 (en) | Wireless multiconductor cable test system and method | |
| TWI477139B (zh) | 用以測試無線裝置之系統與方法 | |
| TW201113536A (en) | Protocol-aware serial pattern generator | |
| CN109470974A (zh) | 一种基于无线技术的线缆测试系统和方法 | |
| WO2024067735A1 (zh) | 测试机、测试系统和测试方法 | |
| KR100253123B1 (ko) | Ic 테스터의 병렬 시험방법 | |
| CN100512062C (zh) | 一种检测链路交叉错接的方法 | |
| JP2978774B2 (ja) | 無線機検査装置 | |
| JP3216196B2 (ja) | 製品の試験システム | |
| CN218213317U (zh) | 测试机及测试系统 | |
| TWI247909B (en) | System and method for controlling device testing | |
| JPH09178821A (ja) | 電子回路のテスト装置 | |
| US6229281B1 (en) | Packed battery examining apparatus | |
| JP2000041009A (ja) | 無線機検査装置 | |
| JP2000097994A (ja) | 半導体試験装置 | |
| CN114204975A (zh) | 一种uv应答机的综合测试系统 | |
| CN115453326A (zh) | 测试机、测试控制装置及方法 | |
| KR100208284B1 (ko) | 교환기에 있어서 가입자의 입출력 테스트버스 정합보드에 대한 시험장치 | |
| GB2396019A (en) | Testing of multicore cables | |
| KR100498601B1 (ko) | 반도체 제조용 엘립소미터 장비의 데이터를 수집하기 위한 방법 | |
| JP2005024402A (ja) | 通信機能付きケーブルチェッカ | |
| CN117650857A (zh) | 蓝牙模块测试方法及装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020723 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080830 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080830 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090830 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090830 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100830 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110830 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110830 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120830 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120830 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130830 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130830 Year of fee payment: 11 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |