CN218213317U - 测试机及测试系统 - Google Patents
测试机及测试系统 Download PDFInfo
- Publication number
- CN218213317U CN218213317U CN202222590656.6U CN202222590656U CN218213317U CN 218213317 U CN218213317 U CN 218213317U CN 202222590656 U CN202222590656 U CN 202222590656U CN 218213317 U CN218213317 U CN 218213317U
- Authority
- CN
- China
- Prior art keywords
- test
- data
- host
- main control
- control module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 483
- 238000012545 processing Methods 0.000 claims abstract description 83
- 230000005284 excitation Effects 0.000 claims abstract description 26
- 230000004044 response Effects 0.000 claims abstract description 15
- 230000003993 interaction Effects 0.000 claims description 19
- 238000000034 method Methods 0.000 claims description 18
- 230000008569 process Effects 0.000 claims description 18
- 238000012544 monitoring process Methods 0.000 claims description 10
- 230000005540 biological transmission Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000005259 measurement Methods 0.000 description 3
- 238000004891 communication Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
本申请涉及一种测试机及测试系统。测试机包括多个测试板卡、主控模块和协处理模块,各个测试板卡实现的业务功能不同;主控模块分别连接多个测试板卡并用于连接主机,接收主机发送的测试项,并将测试项中的各个测试序列发送给各个测试板卡;多个测试板卡用于连接至少一个被测器件,根据接收到的测试序列向被测器件发送激励信号,并接收被测器件基于激励信号反馈的响应信号,得到测试数据并发送给协处理模块;协处理模块分别连接多个测试板卡,用于对测试板卡得到的测试数据进行处理,得到测试结果并发送给主机。本申请能够提高测试效率。
Description
技术领域
本申请涉及测试技术领域,特别是涉及一种测试机及测试系统。
背景技术
自动测试设备(Automatic Test Equipment,简称ATE)是半导体产业中检测集成电路(Integrated Circuit,简称IC)功能完整性的设备,应用于集成电路生产制造的最后流程,以确保集成电路生产制造的品质。
ATE包括主机(Host)、测试机(Tester)和被测器件(Device Under Test,简称DUT)。主机将测试序列(test sequence)发送给测试机。测试机根据测试序列生成激励信号,并发送给被测器件。被测器件根据激励信号反馈响应信号给测试机。测试机根据响应信号得到测试数据,并发送给主机。主机对测试数据进行处理,得到测试结果,以指示机械手(Handler)对被测器件进行分类。
然而,随着被测器件的数量增加,测试效率随之下降。
实用新型内容
基于此,有必要针对上述技术问题,提供一种能够提高测试效率的测试机及测试系统。
第一方面,本申请提供了一种测试机。所述测试机包括多个测试板卡、主控模块和协处理模块;
所述主控模块,分别连接所述多个测试板卡并用于连接主机,接收主机发送的测试项,并将所述测试项中的各个测试序列发送给各个所述测试板卡;
所述多个测试板卡,用于连接至少一个被测器件,根据接收到的所述测试序列向所述被测器件发送激励信号,并接收所述被测器件基于所述激励信号反馈的响应信号,得到测试数据并发送给所述协处理模块;
所述协处理模块,分别连接所述多个测试板卡,用于对所述测试板卡得到的测试数据进行处理,得到测试结果并发送给所述主机。
在其中一个实施例中,所述协处理模块用于,
从所述主机获取预期数据,并将所述预期数据与所述测试板卡得到的测试数据进行比较,得到所述测试结果。
在其中一个实施例中,所述协处理模块用于,
接收所述主控模块发送的所述预期数据,所述预期数据是所述主机发送给所述主控模块的。
在其中一个实施例中,所述协处理模块用于,
将所述测试结果发送给所述主控模块,以使所述主控模块将所述测试结果发送给所述主机。
在其中一个实施例中,所述主控模块用于,
接收所述主机发送的测试配置,所述测试配置包括各个所述测试序列对应的通道标号,所述通道标号所属的通道位于所述测试板卡与测试工位之间,每个所述测试工位用于设置一个所述被测器件;
将每个所述测试序列和所述测试序列对应的通道标号发送给所述通道标号对应的测试板卡。
在其中一个实施例中,所述测试板卡包括控制器和功能电路;
所述控制器,分别与所述主控模块、以及同一所述测试板卡的功能电路连接,用于接收所述主控模块发送的测试序列和所述测试序列对应的通道标号,控制所述功能电路根据接收到的所述测试序列生成激励信号,并将所述功能电路生成的激励信号发送给所述通道标号对应的测试工位设置的被测器件。
在其中一个实施例中,所述控制器还与所述协处理模块连接,用于接收所述被测器件基于所述激励信号反馈的响应信号,得到测试数据并发送给所述协处理模块。
在其中一个实施例中,所述测试板卡用于,
当所述测试数据需要处理时,将所述测试数据发送给所述协处理模块,以使所述协处理模块对所述测试数据进行处理,得到测试结果;
当所述测试数据不需要处理时,将所述测试数据发送给所述主控模块,以使所述主控模块将所述测试数据发送给所述主机;或者,
将所述测试数据分别发送给所述协处理模块和所述主控模块,以使所述协处理模块对需要处理的所述测试数据处理得到测试结果,所述主控模块将不需要处理的所述测试数据发送给所述主机。
在其中一个实施例中,所述测试机还包括:
数据交互模块,分别连接所述多个测试板卡并用于连接服务器,用于将所述测试板卡得到的测试数据上传到服务器。
在其中一个实施例中,所述测试机还包括:
时钟模块,与所述主控模块连接,用于提供时钟信号;
校准模块,分别连接所述时钟模块和所述主控模块,用于提供校准信号。
在其中一个实施例中,所述测试机还包括:
系统监控模块,分别连接所述多个测试板卡并用于连接所述主机,用于监控各个所述测试板卡并反馈给所述主机。
在其中一个实施例中,
第二方面,本申请提供了一种测试系统。所述测试系统包括主机和如第一方面提供的测试机。
上述测试机及测试系统,测试机包括多个测试板卡、主控模块和协处理模块,各个测试板卡实现的业务功能不同。主控模块分别连接多个测试板卡并用于连接主机,接收主机发送的测试项,并将测试项中的各个测试序列发送给各个的测试板卡。多个测试板卡用于连接至少一个被测器件,根据接收到的测试序列向被测器件发送激励信号,并接收被测器件基于激励信号反馈的响应信号,得到测试数据并发送给协处理模块。协处理模块分别连接多个测试板卡,用于对测试板卡得到的测试数据进行处理,得到测试结果并发送给主机。这样测试数据在测试机内部进行处理,一方面可以减少主机的数据处理量,减少数据的处理时间,另一方面可以缩短测试数据的反馈路径,减少数据的传输时间。综上,测试效率得到提升。
附图说明
为了更清楚地说明本申请实施例或传统技术中的技术方案,下面将对实施例或传统技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为一个实施例中测试机的结构示意图;
图2为现有技术中测试过程中信息交互的示意图;
图3为一个实施例中测试过程中信息交互的示意图。
附图标记说明:
10、测试板卡,11、控制器,12、功能电路;
20、主控模块,21、平行控制单元,22、工位控制单元,23、打包单元,24、同步单元;
30、协处理模块;
40、数据交互模块;
50、时钟模块;
60、校准模块;
70、系统监控模块;
100、主机,200、被测器件,210、承载板,300、服务器,400、测试机。
具体实施方式
为了便于理解本申请,下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的实施例。但是,本申请可以以许多不同的形式来实现,并不限于本文所描述的实施例。相反地,提供这些实施例的目的是使本申请的公开内容更加透彻全面。
除非另有定义,本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的,不是旨在于限制本申请。
可以理解,本申请所使用的术语“第一”、“第二”等可在本文中用于描述各种元件,但这些元件不受这些术语限制。这些术语仅用于将第一个元件与另一个元件区分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等,在这里可以用于描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白,除了图中所示的取向以外,空间关系术语还包括使用和操作中的器件的不同取向。例如,如果附图中的器件翻转,描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此,示例性术语“在...下面”和“在...下”可包括上和下两个取向。此外,器件也可以包括另外地取向(譬如,旋转90度或其它取向),并且在此使用的空间描述语相应地被解释。
需要说明的是,当一个元件被认为是“连接”另一个元件时,它可以是直接连接到另一个元件,或者通过居中元件连接另一个元件。此外,以下实施例中的“连接”,如果被连接的对象之间具有电信号或数据的传递,则应理解为“电连接”、“通信连接”等。
在此使用时,单数形式的“一”、“一个”和“所述/该”也可以包括复数形式,除非上下文清楚指出另外的方式。还应当理解的是,术语“包括/包含”或“具有”等指定所陈述的特征、整体、步骤、操作、组件、部分或它们的组合的存在,但是不排除存在或添加一个或更多个其他特征、整体、步骤、操作、组件、部分或它们的组合的可能性。同时,在本说明书中使用的术语“和/或”包括相关所列项目的任何及所有组合。
正如背景技术所述,现有技术中的测试系统有测试效率低的问题,经发明人研究发现,出现这种问题的原因在于,现有的测试机包括主控模块和至少一个测试板卡(instrument)。主机发送测试序列给主控模块,主控模块将测试序列转发给测试板卡。测试板卡根据接收到的测试序列生成激励信号并发送给被测器件,被测器件根据激励信号反馈响应信号给测试板卡。测试板卡根据响应信号得到测试数据并发送给主控模块,主控模块将测试数据转发给主机。主机对测试数据进行(如将数据结果与预设值进行比较),得到测试结果。
其中,测试板卡得到的测试数据都会经过主控模块转发给主机,由主机对测试数据进行处理。由于一个被测器件的测试结果需要根据若干测试数据得到,因此随着被测器件的数量增加,测试数据的数量大幅增多。又由于所有的测试数据都需要经过主控模块转发给主机,才能由主机处理得到测试结果,因此大量的测试数据会造成传输通道拥堵,整个测试数据的传输时间较长,严重影响到测试效率。并且所有的测试结构都需要经过主机处理测试数据得到,大量的测试数据在主机内形成阻塞,整个测试数据的处理时间也较长,进一步降低测试效率。
基于以上原因,本实用新型提供了一种测试机及测试系统,通过在测试机内增设协处理模块,对测试板卡得到的测试数据进行处理,得到测试结果再发送给主机,这样提前到测试机即可得到测试结果,可以缩短测试数据的反馈路径。测试机从向主机发送测试数据变成向主机发送测试结果,由于测试结果的数据量远小于测试数据,因此测试机和主机之间的数据传输时间大幅减少,从而提高测试效率。而且多个测试机的测试数据在各个测试机内部进行处理,从而避免多个测试机的测试数据都集中在同一个主机上进行处理,可以减少测试数据的处理时间,进一步提高测试效率。
在一个实施例中,如图1所示,提供了一种测试机,包括多个测试板卡10、主控模块20和协处理模块30。各个测试板卡10实现的业务功能不同。主控模块20分别连接多个测试板卡10并用于连接主机100,接收主机100发送的测试项,并将测试项中的各个测试序列发送给各个测试板卡10。多个测试板卡10用于连接至少一个被测器件200,根据接收到的测试序列向被测器件200发送激励信号,并接收被测器件200基于激励信号反馈的响应信号,得到测试数据并发送给协处理模块30。协处理模块30分别连接多个测试板卡10,用于对测试板卡10得到的测试数据进行处理,得到测试结果并发送给主机100。
其中,测试板卡10是进行测试的电路板。在实际应用中,多个测试板卡10可以集成一体,即多个测试板卡10实现不同业务功能的电路分布在同一个板体上。多个测试板卡10也可以相互独立,即多个测试板卡10实现不同业务功能的电路分布在不同的板体上,如实现一种业务功能的电路分布在一个板体上,形成一个电路板,实现另一种业务功能的电路分布在另一个板体上,形成另一个电路板。
主控模块20和协处理模块30可均为处理器。在实际应用中,主控模块20和协处理模块30可以采用同一个处理器实现,也可以采用不同的处理器实现。实现主控模块20或者协处理模块30的处理器的数量可以为一个,也可以为多个。
具体地,主机100向主控模块20发送测试项,一个测试项包括多个测试序列。主控模块20将测试项中的各个测试序列发送给对应的测试板卡10,测试序列对应的测试板卡10可以根据测试序列需要实现的业务功能、测试板卡10是否占用、测试序列的发送时间中的至少一个进行确定。测试板卡10根据接收到的测试序列向被测器件200发送激励信号。被测器件200基于接收到激励信号反馈响应信号。测试板卡10根据接收到的响应信号得到测试数据,并发送给协处理模块30。协处理模块30对测试板卡10得到的测试数据进行处理,得到测试结果并发送给主机100。在实际应用中,协处理模块30可以直接将测试结果发送给主机100,也可以先将测试结果发送给主控模块20,再由主控模块20将测试结果发送给主机100。
示例性地,协处理模块30用于,将测试结果发送给主控模块20,以使主控模块20将测试结果发送给主机100。
图2为现有技术中测试过程中信息交互的示意图。如图2所示,测试序列先从主机发送到测试机中的主控模块,再从主控模块发送到测试机中的测试板卡,最后从测试板卡发送到被测器件,以开始测试。测试结束得到的测试数据先从被测器件发送到测试板卡,再从测试板卡发送到主控模块,最后从主控模块发送到主机。
图3为一个实施例中测试过程中信息交互的示意图。如图3所示,测试序列也是先从主机发送到测试机中的主控模块,再从主控模块发送到测试机中的测试板卡,最后从测试板卡发送到被测器件,以开始测试。与现有技术不同的是,测试结束得到的测试数据从被测器件发送到测试板卡之后,测试板卡将测试数据分别发送给主控模块和测试机中的协处理模块。主控模块还是将测试数据发送给主机。协处理模块根据主控模块发送的预期数据,对测试数据处理得到测试结果,并将测试结果分别发送给主控模块和主机。
由此可见,本实用新型将测试数据的处理从主机提前到测试机内,从而缩短了测试数据的反馈路径,减少了数据的传输时间。而且由测试机处理测试数据,可以减少主机的数据处理量,减少数据的处理时间。
上述测试机中,包括多个测试板卡、主控模块和协处理模块,各个测试板卡实现的业务功能不同。主控模块分别连接多个测试板卡并用于连接主机,接收主机发送的测试项,并将测试项中的各个测试序列发送给各个的测试板卡。多个测试板卡用于连接至少一个被测器件,根据接收到的测试序列向被测器件发送激励信号,并接收被测器件基于激励信号反馈的响应信号,得到测试数据并发送给协处理模块。协处理模块分别连接多个测试板卡,用于对测试板卡得到的测试数据进行处理,得到测试结果并发送给主机。这样测试数据在测试机内部进行处理,一方面可以减少主机的数据处理量,减少数据的处理时间,另一方面可以缩短测试数据的反馈路径,减少数据的传输时间。综上,测试效率得到提升。
示例性地,测试板卡10可以采用专用的测试板卡,此时一个测试板卡即可完成一个被测器件的测量。测试板卡10也可以采用通用的测试板卡,此时多个测试板卡一起完成一个被测器件的测量,可以根据被测器件的不同,组合不同的测试板卡进行测量。例如,多个测试板卡包括四个测试板卡,分别为第一测试板卡、第二测试板卡、第三测试板卡和第四测试板卡。四个测试板卡实现的业务功能各不相同,第一测试板卡为电源板,第二测试板卡为数字电路板,第三测试板卡为信号源板,第四测试板卡为示波器板。
在一个实施例中,协处理模块30用于,从主机100获取预期数据,并将预期数据与测试板卡10得到的测试数据进行比较,得到测试结果。
其中,预期数据为判断测试是否通过的数据。
示例性地,协处理模块30用于,接收主控模块20发送的预期数据,预期数据是主机100发送给主控模块20的。
具体地,主机100可以直接将预期数据发送给协处理模块30,也可以先将预期数据发送给主控模块20,再由主控模块20将预期数据发送给协处理模块30。将预期数据与测试板卡10得到的测试数据进行比较,比如:若测试板卡10得到的测试数据大于或等于预测数据,则判定测试通过;若测试板卡10得到的测试数据小于预测数据,则判定测试不通过。或者,若测试板卡10得到的测试数据小于或等于预测数据,则判定测试通过;若测试板卡10得到的测试数据大于预测数据,则判定测试不通过。
在实际应用中,协处理模块30可以包括比较器。
上述实施例中,协处理模块通过从主机获取预期数据,可以替换主机实现对测试数据进行处理,如将预期数据与测试板卡得到的测试数据进行比较,得到测试结果。
在一个实施例中,主控模块20用于,接收主机100发送的测试配置,测试配置包括各个测试序列对应的通道标号,通道标号所属的通道位于测试板卡10与测试工位之间,每个测试工位用于设置一个被测器件200;将每个测试序列和测试序列对应的通道标号发送给通道标号对应的测试板卡10。
其中,测试配置用于控制测试项中各个测试序列的发送。
具体地,主机100将测试项和测试配置一起发送给主控模块20。主控模块20从测试配置中获取测试项中各个测试序列对应的通道标号。通道标号所属的通道位于测试板卡10与测试工位之间,测试工位用于设置被测器件200,一个通道标号即可将测试序列与测试板卡10、被测器件200均对应上,从而控制主控模块20将测试序列发送给通道标号对应的测试板卡10,进而控制测试板卡10将根据测试序列产生的激励信号发送到通道标号对应的测试工位,即被测器件200。
示例性地,如图1所示,提供一承载板(Load Board)210,承载板上设有多个测试工位,被测器件200设置在测试工位上。
在一个实施例中,如图1所示,测试板卡10包括控制器11和功能电路12。控制器11分别与主控模块20、以及同一个测试板卡10的功能电路12连接,用于接收主控模块20发送的测试序列和测试序列对应的通道标号,控制功能电路12根据接收到的测试序列生成激励信号,并将功能电路12生成的激励信号发送给通道标号对应的测试工位设置的被测器件200。
其中,控制器11实现测试板卡10与外部(包括各测试板卡10之间)的信息交互,功能电路12实现测试板卡10的业务功能。在实际应用中,控制器11可以包括处理器和通信接口。
具体地,主控模块20将测试序列和通道标号一起发送给控制器11。控制器11根据测试序列控制功能电路12产生对应的激励信号,并将激励信号发送给通道标号对应的测试工位设置的被测器件200。
上述实施例中,主控模块内设有控制器,可以实现测试板卡与外部的信息交互。
在一个实施例中,控制器11还与协处理模块30连接,用于接收被测器件200基于激励信号反馈的响应信号,得到测试数据并发送给协处理模块30。
在一个实施例中,测试板卡10用于,当测试数据需要处理时,将测试数据发送给协处理模块30,以使协处理模块30对测试数据进行处理,得到测试结果。
在一个实施例中,测试板卡10还用于,当测试数据不需要处理时,将测试数据发送给主控模块20,以使主控模块20将测试数据发送给主机100。
具体地,测试数据有的需要处理,如与预期数据进行比较,有的不需要处理。控制器11将需要处理的测试数据发送给协处理模块30进行处理,得到测试结果发送给主机100,并将不需要处理的测试数据发送给主控模块20,主控模块20将测试数据直接发送给主机100。
在一个实施例中,测试板卡10用于,将测试数据分别发送给主控模块20和协处理模块30,以使主控模块20将不需要处理的测试数据发送给主机100,协处理模块30对需要数据处理的测试数据处理得到测试结果。
在一个实施例中,如图1所示,测试机还包括数据交互模块40。数据交互模块40分别连接多个测试板卡10并用于连接服务器300,用于将测试板卡10得到的测试数据上传到服务器300。
其中,数据交互模块40为处理器。在实际应用中,主控模块20、协处理模块30和数据交互模块40可以采用同一个处理器实现,也可以采用不同的处理器实现。实现数据交互模块40的处理器数量可以为一个,也可以为多个。
具体地,测试板卡10除了将测试数据发送给主控模块20或者协处理模块30之外,还将测试数据发送给数据交互模块40。数据交互模块40将测试数据上传到服务器300。
上述实施例中,通过增设数据交互模块,可以将测试数据上传到服务器,方便进行查询。
示例性地,数据交互模块40还分别连接主控模块20和协处理模块30,用于监控主控模块20和协处理模块30。
上述实施例中,数据交互模块还可以对主控模块和协处理模块的运行情况进行实时监控。
在一个实施例中,如图1所示,测试机还包括时钟模块50。时钟模块50与主控模块20连接,用于提供时钟信号。
示例性地,时钟模块50还与测试板卡10连接。
上述实施例中,通过增设时钟模块,为测试机内部提供时钟信号。
在一个实施例中,如图1所示,测试机还包括校准模块60。校准模块60分别连接时钟模块50和主控模块20,用于提供校准信号。
示例性地,校准模块60还与测试板卡10连接。
上述实施例中,通过增设校准模块,对测试机内部进行时钟校准。
在一个实施例中,如图1所示,测试机还包括系统监控模块70。系统监控模块70分别连接多个测试板卡10并用于连接主机100,用于监控各个测试板卡10并反馈给主机100。
上述实施例中,通过增设系统监控模块,可以监控各个测试板卡的运行状态,有利于测试板卡异常时及时报警或者处理。
基于同样的发明构思,还提供了一种测试系统,如图1所示,测试系统包括主机100和如上述任一实施例提供的测试机400。
在本说明书的描述中,参考术语“有些实施例”、“其他实施例”、“理想实施例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特征包含于本实用新型的至少一个实施例或示例中。在本说明书中,对上述术语的示意性描述不一定指的是相同的实施例或示例。
以上实施例的各技术特征可以进行任意的组合,为使描述简洁,未对上述实施例中的各个技术特征所有可能的组合都进行描述,然而,只要这些技术特征的组合不存在矛盾,都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本申请的几种实施方式,其描述较为具体和详细,但并不能因此而理解为对实用新型专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本申请构思的前提下,还可以做出若干变形和改进,这些都属于本申请的保护范围。因此,本申请专利的保护范围应以所附权利要求为准。
Claims (12)
1.一种测试机,其特征在于,所述测试机包括多个测试板卡、主控模块和协处理模块;
所述主控模块,分别连接所述多个测试板卡并用于连接主机,接收主机发送的测试项,并将所述测试项中的各个测试序列发送给各个所述测试板卡;
所述多个测试板卡,用于连接至少一个被测器件,根据接收到的所述测试序列向所述被测器件发送激励信号,并接收所述被测器件基于所述激励信号反馈的响应信号,得到测试数据并发送给所述协处理模块;
所述协处理模块,分别连接所述多个测试板卡,用于对所述测试板卡得到的测试数据进行处理,得到测试结果并发送给所述主机。
2.根据权利要求1所述的测试机,其特征在于,所述协处理模块用于,
从所述主机获取预期数据,并将所述预期数据与所述测试板卡得到的测试数据进行比较,得到所述测试结果。
3.根据权利要求2所述的测试机,其特征在于,所述协处理模块用于,
接收所述主控模块发送的所述预期数据,所述预期数据是所述主机发送给所述主控模块的。
4.根据权利要求1所述的测试机,其特征在于,所述协处理模块用于,
将所述测试结果发送给所述主控模块,以使所述主控模块将所述测试结果发送给所述主机。
5.根据权利要求1所述的测试机,其特征在于,所述主控模块用于,
接收所述主机发送的测试配置,所述测试配置包括各个所述测试序列对应的通道标号,所述通道标号所属的通道位于所述测试板卡与测试工位之间,每个所述测试工位用于设置一个所述被测器件;
将每个所述测试序列和所述测试序列对应的通道标号发送给所述通道标号对应的测试板卡。
6.根据权利要求5所述的测试机,其特征在于,所述测试板卡包括控制器和功能电路;
所述控制器,分别与所述主控模块、以及同一所述测试板卡的功能电路连接,用于接收所述主控模块发送的测试序列和所述测试序列对应的通道标号,控制所述功能电路根据接收到的所述测试序列生成激励信号,并将所述功能电路生成的激励信号发送给所述通道标号对应的测试工位设置的被测器件。
7.根据权利要求6所述的测试机,其特征在于,所述控制器还与所述协处理模块连接,用于接收所述被测器件基于所述激励信号反馈的响应信号,得到测试数据并发送给所述协处理模块。
8.根据权利要求1-7任一项所述的测试机,其特征在于,所述测试板卡用于,
当所述测试数据需要处理时,将所述测试数据发送给所述协处理模块,以使所述协处理模块对所述测试数据进行处理,得到测试结果;
当所述测试数据不需要处理时,将所述测试数据发送给所述主控模块,以使所述主控模块将所述测试数据发送给所述主机;或者,
将所述测试数据分别发送给所述协处理模块和所述主控模块,以使所述协处理模块对需要处理的所述测试数据处理得到测试结果,所述主控模块将不需要处理的所述测试数据发送给所述主机。
9.根据权利要求1-7任一项所述的测试机,其特征在于,所述测试机还包括:
数据交互模块,分别连接所述多个测试板卡并用于连接服务器,用于将所述测试板卡得到的测试数据上传到服务器。
10.根据权利要求1-7任一项所述的测试机,其特征在于,所述测试机还包括:
时钟模块,与所述主控模块连接,用于提供时钟信号;
校准模块,分别连接所述时钟模块和所述主控模块,用于提供校准信号。
11.根据权利要求1-7任一项所述的测试机,其特征在于,所述测试机还包括:
系统监控模块,分别连接所述多个测试板卡并用于连接所述主机,用于监控各个所述测试板卡并反馈给所述主机。
12.一种测试系统,其特征在于,所述测试系统包括主机和如权利要求1-11任一项所述的测试机。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202222590656.6U CN218213317U (zh) | 2022-09-29 | 2022-09-29 | 测试机及测试系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202222590656.6U CN218213317U (zh) | 2022-09-29 | 2022-09-29 | 测试机及测试系统 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN218213317U true CN218213317U (zh) | 2023-01-03 |
Family
ID=84636908
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202222590656.6U Active CN218213317U (zh) | 2022-09-29 | 2022-09-29 | 测试机及测试系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN218213317U (zh) |
-
2022
- 2022-09-29 CN CN202222590656.6U patent/CN218213317U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7472321B2 (en) | Test apparatus for mixed-signal semiconductor device | |
US8174277B2 (en) | Compensation for voltage drop in automatic test equipment | |
US9086453B2 (en) | Method and apparatus for testing integrated circuits | |
US6873927B2 (en) | Control method of an automatic integrated circuit full testing system | |
US8078424B2 (en) | Test apparatus | |
US20120131403A1 (en) | Multi-chip test system and test method thereof | |
KR100187727B1 (ko) | 처리기 접촉 불량을 확인할 수 있는 접촉 점검 장치 및 이를 내장한 집적회로 소자 검사 시스템 | |
WO2018201763A1 (zh) | 连接器的测试方法、装置及存储介质 | |
EP2220509B1 (en) | Semiconductor device test system | |
US20100117668A1 (en) | Test Board and Test System | |
US6505138B1 (en) | Function-based control interface for integrated circuit tester prober and handler devices | |
US7265569B2 (en) | Test apparatus | |
CN102435937A (zh) | 用于测试集成电路的方法和设备 | |
KR100905507B1 (ko) | 고전압 기능부를 가진 핀 전자기기 | |
CN115421028A (zh) | 测试机、测试系统和测试方法 | |
US7913002B2 (en) | Test apparatus, configuration method, and device interface | |
CN218213317U (zh) | 测试机及测试系统 | |
TWI676040B (zh) | 半導體積體電路測試系統及其半導體積體電路測試裝置 | |
CN109765480A (zh) | 一种测试装置和测试设备 | |
TWI742865B (zh) | 具數據處理功能的自動化測試機及其資訊處理方法 | |
JPH10150082A (ja) | 半導体試験装置 | |
US20090256582A1 (en) | Test circuit board | |
CN108241117B (zh) | 用于测试半导体组件之系统及方法 | |
JP5319907B2 (ja) | ソケット基板上にスイッチ素子を有するテスト装置 | |
CN110824330A (zh) | 半导体集成电路测试系统及其半导体集成电路测试装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |