JPH10150082A - 半導体試験装置 - Google Patents
半導体試験装置Info
- Publication number
- JPH10150082A JPH10150082A JP8309297A JP30929796A JPH10150082A JP H10150082 A JPH10150082 A JP H10150082A JP 8309297 A JP8309297 A JP 8309297A JP 30929796 A JP30929796 A JP 30929796A JP H10150082 A JPH10150082 A JP H10150082A
- Authority
- JP
- Japan
- Prior art keywords
- probe card
- board
- test
- performance board
- probe
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
(57)【要約】
【課題】ウエハプローバに接続されるウエハ用マザー・
ボードのシステム診断において、ウエハ用マザー・ボー
ドを装着した状態でのウエハ用マザー・ボードを含んだ
自動システム診断が可能なプローブカード型診断用パフ
ォーマンス・ボードの実現。 【解決手段】仲介回路構造体を装着したままで、プロー
ブカード側の開放端にプローブカードと同一嵌合形状と
したプローブカード型診断用パフォーマンス・ボード
と、プローブカード型診断用パフォーマンス・ボードに
半導体試験装置のテストヘッド診断用回路を設ける構
成。
ボードのシステム診断において、ウエハ用マザー・ボー
ドを装着した状態でのウエハ用マザー・ボードを含んだ
自動システム診断が可能なプローブカード型診断用パフ
ォーマンス・ボードの実現。 【解決手段】仲介回路構造体を装着したままで、プロー
ブカード側の開放端にプローブカードと同一嵌合形状と
したプローブカード型診断用パフォーマンス・ボード
と、プローブカード型診断用パフォーマンス・ボードに
半導体試験装置のテストヘッド診断用回路を設ける構
成。
Description
【０００１】
【発明の属する技術分野】この発明は、ウエハテスト用
半導体試験装置において、ウエハプローバに接続される
ウエハ用マザー・ボード端までのシステム診断に関す
る。
半導体試験装置において、ウエハプローバに接続される
ウエハ用マザー・ボード端までのシステム診断に関す
る。
【０００２】
【従来の技術】半導体試験装置は装置内に膨大な回路を
有して被試験チップやデバイスを検査試験する。この為
デバイスの検査試験実施に先立って半導体試験装置側自
身の機能が正常であるかをシステム診断プログラムを実
行してチェックしている。このシステム診断の中で、テ
ストヘッドに係るシステム診断を行う場合にはテストヘ
ッドにシステム診断専用の診断ボードを装着して行う。
有して被試験チップやデバイスを検査試験する。この為
デバイスの検査試験実施に先立って半導体試験装置側自
身の機能が正常であるかをシステム診断プログラムを実
行してチェックしている。このシステム診断の中で、テ
ストヘッドに係るシステム診断を行う場合にはテストヘ
ッドにシステム診断専用の診断ボードを装着して行う。
【０００３】ＩＣ製造工程ではウエハ上のチップ回路の
形成段階でも前工程試験としての電気的試験が行われて
いる。この前工程試験での装置構成例を図２に示す。更
に被試験チップを試験実施時のウエハ用マザー・ボード
周辺の要部構造図を図３に示す。図３の構成は、テスト
ヘッド４０と、ウエハ用マザー・ボード６０と、プロー
ブカード２０と、ウエハ１２０と、ウエハプローバ１０
０で成る。
形成段階でも前工程試験としての電気的試験が行われて
いる。この前工程試験での装置構成例を図２に示す。更
に被試験チップを試験実施時のウエハ用マザー・ボード
周辺の要部構造図を図３に示す。図３の構成は、テスト
ヘッド４０と、ウエハ用マザー・ボード６０と、プロー
ブカード２０と、ウエハ１２０と、ウエハプローバ１０
０で成る。
【０００４】テストヘッド４０は、テストシステム９０
の一部であり、主にＤＵＴの入出力ピンに接続して信号
の授受を行うピン・エレクトロニクス回路４２を搭載し
ている。ウエハ用マザー・ボード６０は、テストヘッド
４０とプローブカード２０間を電気的に１対１で接続す
る回路構造体であり、汎用使用される。図３での構成例
はパフォーマンス・ボード６２と、多数本の単線や同軸
ケーブル６４と、ポゴピン６９を環状に配置支持するプ
ロービング・アッセンブリ６６と、これらの支持構造体
で成る。
の一部であり、主にＤＵＴの入出力ピンに接続して信号
の授受を行うピン・エレクトロニクス回路４２を搭載し
ている。ウエハ用マザー・ボード６０は、テストヘッド
４０とプローブカード２０間を電気的に１対１で接続す
る回路構造体であり、汎用使用される。図３での構成例
はパフォーマンス・ボード６２と、多数本の単線や同軸
ケーブル６４と、ポゴピン６９を環状に配置支持するプ
ロービング・アッセンブリ６６と、これらの支持構造体
で成る。
【０００５】プローブカード２０は、円状基板であり、
この上面に図５に示すように複数列環状ポゴピンパッド
２２がプロービング・アッセンブリ６６側と対向する位
置に配列され、中央部下面には蝕針用の弾性を有する複
数プローブピン２１があり、所望のピンとパッド間が配
線使用される。複数プローブピン２１はウエハの被試験
チップのボンディングパッドに対応して高密度集合配列
されている。この為プローブカード２０は、被試験チッ
プの品種毎に製作用意される。
この上面に図５に示すように複数列環状ポゴピンパッド
２２がプロービング・アッセンブリ６６側と対向する位
置に配列され、中央部下面には蝕針用の弾性を有する複
数プローブピン２１があり、所望のピンとパッド間が配
線使用される。複数プローブピン２１はウエハの被試験
チップのボンディングパッドに対応して高密度集合配列
されている。この為プローブカード２０は、被試験チッ
プの品種毎に製作用意される。
【０００６】次に、システム診断実行時のテストヘッド
周辺の要部構造図を図４に示す。この状態はウエハプロ
ーバ１００から離脱させた後、テストヘッドに専用のシ
ステム診断用パフォーマンス・ボード６２ｂを装着した
状態である。システム診断用パフォーマンス・ボード６
２ｂは、図３のパフォーマンス・ボード６２と同様に、
テストヘッド４０との電気的接続構造を有し、更にピン
・エレクトロニクス回路４２のシステム診断をする為の
テストヘッド診断用回路６３が搭載されている。このシ
ステム診断用パフォーマンス・ボード６２ｂを装着する
ことで、テストヘッドに関する所定のシステム診断が実
現される。ここでテストヘッド診断用回路６３について
の説明は省略する。これにより実現される主な診断項目
としては、ドライバ／コンパレータ入出力の接続診断
や、ピンカードの入出力リレー／ＤＣリレーの診断、Ｐ
ＰＳ出力の診断、ＰＣＯＮ／ＬＣＯＮ／ＬＯＡＤ信号出
力の診断、パフォーマンス・ボード上のコントロールワ
ード信号の診断、パフォーマンス・ボード上の種類識別
可否の診断、ＤＣラインのリーク電流の診断、その他が
ある。
周辺の要部構造図を図４に示す。この状態はウエハプロ
ーバ１００から離脱させた後、テストヘッドに専用のシ
ステム診断用パフォーマンス・ボード６２ｂを装着した
状態である。システム診断用パフォーマンス・ボード６
２ｂは、図３のパフォーマンス・ボード６２と同様に、
テストヘッド４０との電気的接続構造を有し、更にピン
・エレクトロニクス回路４２のシステム診断をする為の
テストヘッド診断用回路６３が搭載されている。このシ
ステム診断用パフォーマンス・ボード６２ｂを装着する
ことで、テストヘッドに関する所定のシステム診断が実
現される。ここでテストヘッド診断用回路６３について
の説明は省略する。これにより実現される主な診断項目
としては、ドライバ／コンパレータ入出力の接続診断
や、ピンカードの入出力リレー／ＤＣリレーの診断、Ｐ
ＰＳ出力の診断、ＰＣＯＮ／ＬＣＯＮ／ＬＯＡＤ信号出
力の診断、パフォーマンス・ボード上のコントロールワ
ード信号の診断、パフォーマンス・ボード上の種類識別
可否の診断、ＤＣラインのリーク電流の診断、その他が
ある。
【０００７】ところで上記図４に示すように、従来のシ
ステム診断では、図３のウエハ用マザー・ボード６０が
外されて、代りにシステム診断用パフォーマンス・ボー
ド６２ｂを装着してシステム診断を実施する形態であ
る。これは、テストヘッド出力端子迄のシステム診断の
みが可能である。従ってこの診断形態では次に示す難点
がある。即ち、第１にウエハ用マザー・ボード６０自体
の自動チェックが行われない点があり、他の検査手段で
手動による単体検査する必要性がある。第２にテストヘ
ッド４０とウエハ用マザー・ボード６０の装着状態にお
ける両接続点の電気的接触状態の良否チェックができな
い点がある。
ステム診断では、図３のウエハ用マザー・ボード６０が
外されて、代りにシステム診断用パフォーマンス・ボー
ド６２ｂを装着してシステム診断を実施する形態であ
る。これは、テストヘッド出力端子迄のシステム診断の
みが可能である。従ってこの診断形態では次に示す難点
がある。即ち、第１にウエハ用マザー・ボード６０自体
の自動チェックが行われない点があり、他の検査手段で
手動による単体検査する必要性がある。第２にテストヘ
ッド４０とウエハ用マザー・ボード６０の装着状態にお
ける両接続点の電気的接触状態の良否チェックができな
い点がある。
【０００８】ところでウエハ用マザー・ボード６０自体
は、テストヘッド４０とプローブカード２０間を電気的
に１対１で接続する比較的単純接続回路ではあるが、多
数ポゴピンや機械的接触部分を有している為接続不具合
を生じる可能性がある。更に高密度隣接配置されている
為、隣接端子間が所定絶縁抵抗値以下となってデバイス
測定時の誤差要因となったりする場合がある。いずれに
してもこれら要因により被試験チップが不良と判定され
てしまったり、試験データの誤認を招く場合がある。こ
のような不具合発生の可能性を有して使用することは、
測定器である半導体試験装置としては好ましくない。ま
たウエハ用マザー・ボード６０の手動による単体検査は
専用の治具が必要であり、また多くの検査工数を要する
難点がある。
は、テストヘッド４０とプローブカード２０間を電気的
に１対１で接続する比較的単純接続回路ではあるが、多
数ポゴピンや機械的接触部分を有している為接続不具合
を生じる可能性がある。更に高密度隣接配置されている
為、隣接端子間が所定絶縁抵抗値以下となってデバイス
測定時の誤差要因となったりする場合がある。いずれに
してもこれら要因により被試験チップが不良と判定され
てしまったり、試験データの誤認を招く場合がある。こ
のような不具合発生の可能性を有して使用することは、
測定器である半導体試験装置としては好ましくない。ま
たウエハ用マザー・ボード６０の手動による単体検査は
専用の治具が必要であり、また多くの検査工数を要する
難点がある。
【０００９】
【発明が解決しようとする課題】そこで、本発明が解決
しようとする課題は、ウエハプローバに接続されるウエ
ハ用マザー・ボードのシステム診断において、ウエハ用
マザー・ボードを装着した状態でのウエハ用マザー・ボ
ードを含んだ自動システム診断が可能なプローブカード
型診断用パフォーマンス・ボードの実現を目的とする。
しようとする課題は、ウエハプローバに接続されるウエ
ハ用マザー・ボードのシステム診断において、ウエハ用
マザー・ボードを装着した状態でのウエハ用マザー・ボ
ードを含んだ自動システム診断が可能なプローブカード
型診断用パフォーマンス・ボードの実現を目的とする。
【００１０】
【課題を解決するための手段】上記課題を解決するため
に、本発明の構成では、仲介回路構造体を装着したまま
で、プローブカード側の開放端にプローブカード２０と
同一嵌合形状としたプローブカード型診断用パフォーマ
ンス・ボード１０と、プローブカード型診断用パフォー
マンス・ボード１０に半導体試験装置のテストヘッド診
断用回路６３を設ける構成手段にする。これにより、テ
ストヘッド４０とプローブカード２０間を１対１の電気
的な仲介接続をする仲介回路構造体を有して、ウエハプ
ローバ１００に接続してウエハ上のチップの電気的試験
をする半導体試験装置において、ウエハ用マザー・ボー
ドを装着した状態での自動システム診断が可能となる。
に、本発明の構成では、仲介回路構造体を装着したまま
で、プローブカード側の開放端にプローブカード２０と
同一嵌合形状としたプローブカード型診断用パフォーマ
ンス・ボード１０と、プローブカード型診断用パフォー
マンス・ボード１０に半導体試験装置のテストヘッド診
断用回路６３を設ける構成手段にする。これにより、テ
ストヘッド４０とプローブカード２０間を１対１の電気
的な仲介接続をする仲介回路構造体を有して、ウエハプ
ローバ１００に接続してウエハ上のチップの電気的試験
をする半導体試験装置において、ウエハ用マザー・ボー
ドを装着した状態での自動システム診断が可能となる。
【００１１】前記仲介回路構造体は、テストヘッド４０
とプローブカード２０間を１対１の電気的な仲介接続を
する回路構造体の全てであって、一例としてはウエハ用
マザー・ボード６０がある。また、プローブカード型診
断用パフォーマンス・ボード１０固有のボード識別ＩＤ
コードを付与し、これを読み出し可能とする回路をプロ
ーブカード型診断用パフォーマンス・ボード１０に追加
す構成手段がある。これにより、このボード識別ＩＤコ
ードをシステムが読み出しプローブカード型診断用パフ
ォーマンス・ボード１０の装着を確認し、対応するシス
テム診断プログラムを実行させることができる。
とプローブカード２０間を１対１の電気的な仲介接続を
する回路構造体の全てであって、一例としてはウエハ用
マザー・ボード６０がある。また、プローブカード型診
断用パフォーマンス・ボード１０固有のボード識別ＩＤ
コードを付与し、これを読み出し可能とする回路をプロ
ーブカード型診断用パフォーマンス・ボード１０に追加
す構成手段がある。これにより、このボード識別ＩＤコ
ードをシステムが読み出しプローブカード型診断用パフ
ォーマンス・ボード１０の装着を確認し、対応するシス
テム診断プログラムを実行させることができる。
【００１２】
【発明の実施の形態】以下に本発明の実施の形態を実施
例と共に詳細に説明する。
例と共に詳細に説明する。
【００１３】
【実施例】本発明実施例について図１を示して説明す
る。図１は本発明に係わるシステム診断実行時のテスト
ヘッド周辺の要部構造図である。この状態はウエハプロ
ーバ１００から離脱させた後、テストヘッドにウエハ用
マザー・ボード６０を装着したまま、本発明のプローブ
カード型診断用パフォーマンス・ボード１０をウエハ用
マザー・ボード６０に装着した状態である。
る。図１は本発明に係わるシステム診断実行時のテスト
ヘッド周辺の要部構造図である。この状態はウエハプロ
ーバ１００から離脱させた後、テストヘッドにウエハ用
マザー・ボード６０を装着したまま、本発明のプローブ
カード型診断用パフォーマンス・ボード１０をウエハ用
マザー・ボード６０に装着した状態である。
【００１４】プローブカード型診断用パフォーマンス・
ボード１０は、仲介回路構造体であるウエハ用マザー・
ボード６０の開放端に装着可能とした診断用ボードであ
る。即ち、第１に外形はプローブカード２０と同一の円
状基板であり、第２に図５の複数列環状ポゴピンパッド
２２と同一のポゴピンパッドを有し、第３にこれに搭載
している回路は従来と同一のテストヘッド診断用回路６
３である。無論プローブピン２１は無い。逆にいえば従
来のテストヘッドに装着されるシステム診断用パフォー
マンス・ボード６２ｂの外形をプローブカード２０の嵌
合形状に合わせた外形構造で成る。
ボード１０は、仲介回路構造体であるウエハ用マザー・
ボード６０の開放端に装着可能とした診断用ボードであ
る。即ち、第１に外形はプローブカード２０と同一の円
状基板であり、第２に図５の複数列環状ポゴピンパッド
２２と同一のポゴピンパッドを有し、第３にこれに搭載
している回路は従来と同一のテストヘッド診断用回路６
３である。無論プローブピン２１は無い。逆にいえば従
来のテストヘッドに装着されるシステム診断用パフォー
マンス・ボード６２ｂの外形をプローブカード２０の嵌
合形状に合わせた外形構造で成る。
【００１５】ここで、プローブカード型診断用パフォー
マンス・ボード１０に搭載するテストヘッド診断用回路
６３は、ウエハ用マザー・ボード６０自体が単に電気的
に１対１に接続された中継回路である為、従来と同一の
回路を使用できる。
マンス・ボード１０に搭載するテストヘッド診断用回路
６３は、ウエハ用マザー・ボード６０自体が単に電気的
に１対１に接続された中継回路である為、従来と同一の
回路を使用できる。
【００１６】これによって電気的には同一である為、テ
ストヘッドにウエハ用マザー・ボード６０を装着したま
まシステム診断が行える。従ってプローブカード２０接
続端までのシステム診断が自動でできる利点が得られ
る。更に電気的には同一である為、従来と同一のシステ
ム診断プログラムを使用できる利点も得られる。即ち新
たなシステム診断プログラムの作成は不要にできる利点
が得られる。
ストヘッドにウエハ用マザー・ボード６０を装着したま
まシステム診断が行える。従ってプローブカード２０接
続端までのシステム診断が自動でできる利点が得られ
る。更に電気的には同一である為、従来と同一のシステ
ム診断プログラムを使用できる利点も得られる。即ち新
たなシステム診断プログラムの作成は不要にできる利点
が得られる。
【００１７】なお、上記実施例の説明では、プローブカ
ード型診断用パフォーマンス・ボード１０に搭載するテ
ストヘッド診断用回路６３を従来と同一回路を搭載する
場合で説明していたが、所望により当該診断用パフォー
マンス・ボード１０固有のボード識別ＩＤコードを付与
し、これを読み出し可能とする回路を追加して設け、こ
のボード識別ＩＤコードをシステムが読み出し確認でき
るようにしても良い。ところでプローブカード２０の自
動着脱交換機能を設けた試験装置がある。これに前記識
別ＩＤコードを利用して、当該診断用パフォーマンス・
ボード１０を自動認識して、随時自動的にシステム診断
が行えるようにすることも可能である。
ード型診断用パフォーマンス・ボード１０に搭載するテ
ストヘッド診断用回路６３を従来と同一回路を搭載する
場合で説明していたが、所望により当該診断用パフォー
マンス・ボード１０固有のボード識別ＩＤコードを付与
し、これを読み出し可能とする回路を追加して設け、こ
のボード識別ＩＤコードをシステムが読み出し確認でき
るようにしても良い。ところでプローブカード２０の自
動着脱交換機能を設けた試験装置がある。これに前記識
別ＩＤコードを利用して、当該診断用パフォーマンス・
ボード１０を自動認識して、随時自動的にシステム診断
が行えるようにすることも可能である。
【００１８】また、上記実施例の説明では、プローブカ
ード型診断用パフォーマンス・ボード１０に搭載するテ
ストヘッド診断用回路６３を従来と同一回路を搭載する
場合で説明していたが、所望によりテストヘッド４０出
力端子から当該パフォーマンス・ボード１０迄の接触抵
抗を測定する診断回路を当該パフォーマンス・ボード１
０に追加し、これに対応して接触抵抗を測定診断するプ
ログラムをシステム診断プログラムに追加して使用でき
るようにしても良い。
ード型診断用パフォーマンス・ボード１０に搭載するテ
ストヘッド診断用回路６３を従来と同一回路を搭載する
場合で説明していたが、所望によりテストヘッド４０出
力端子から当該パフォーマンス・ボード１０迄の接触抵
抗を測定する診断回路を当該パフォーマンス・ボード１
０に追加し、これに対応して接触抵抗を測定診断するプ
ログラムをシステム診断プログラムに追加して使用でき
るようにしても良い。
【００１９】また、上記実施例の説明では、ウエハ用マ
ザー・ボード６０とプローブカード２０間のポゴピン６
９による電気的接続手段の具体例であったが、他のコネ
クタ等の電気的接続手段の場合でも良く、これに対応し
たプローブカード型診断用パフォーマンス・ボードとす
ることで同様に適用可能である。
ザー・ボード６０とプローブカード２０間のポゴピン６
９による電気的接続手段の具体例であったが、他のコネ
クタ等の電気的接続手段の場合でも良く、これに対応し
たプローブカード型診断用パフォーマンス・ボードとす
ることで同様に適用可能である。
【００２０】
【発明の効果】本発明は、以上説明した内容から、下記
に記載される効果を奏する。プローブカード型診断用パ
フォーマンス・ボード１０により、ウエハ用マザー・ボ
ード６０を装着した状態で従来と同一のシステム診断プ
ログラムを適用できる利点が得られる。この結果、ウエ
ハ用マザー・ボードを含んだ自動システム診断が容易に
運用できる効果が得られる。
に記載される効果を奏する。プローブカード型診断用パ
フォーマンス・ボード１０により、ウエハ用マザー・ボ
ード６０を装着した状態で従来と同一のシステム診断プ
ログラムを適用できる利点が得られる。この結果、ウエ
ハ用マザー・ボードを含んだ自動システム診断が容易に
運用できる効果が得られる。
【図１】 本発明の、システム診断実行時のテストヘッ
ド周辺の要部構造図である。
ド周辺の要部構造図である。
【図２】 従来の、一般的な前工程試験での装置要部構
成例である。
成例である。
【図３】 従来の、チップ試験実施時のウエハ用マザー
・ボード周辺の要部構造図である。
・ボード周辺の要部構造図である。
【図４】従来の、システム診断実行時のテストヘッド周
辺の要部構造図である。
辺の要部構造図である。
【図５】プローブカードの外観図である。
【符号の説明】 １０ プローブカード型診断用パフォーマンス・ボ
ード ２０ プローブカード ２１ プローブピン ２２ ポゴピンパッド ４０ テストヘッド ４２ ピン・エレクトロニクス回路 ６０ ウエハ用マザー・ボード ６２ パフォーマンス・ボード ６２ｂ システム診断用パフォーマンス・ボード ６３ テストヘッド診断用回路 ６４ 同軸ケーブル ６６ プロービング・アッセンブリ ６９ ポゴピン ９０ テストシステム １００ ウエハプローバ
ード ２０ プローブカード ２１ プローブピン ２２ ポゴピンパッド ４０ テストヘッド ４２ ピン・エレクトロニクス回路 ６０ ウエハ用マザー・ボード ６２ パフォーマンス・ボード ６２ｂ システム診断用パフォーマンス・ボード ６３ テストヘッド診断用回路 ６４ 同軸ケーブル ６６ プロービング・アッセンブリ ６９ ポゴピン ９０ テストシステム １００ ウエハプローバ
Claims (2)
- 【請求項１】 テストヘッドとプローブカード間を１対
１の電気的な仲介接続をする仲介回路構造体を有して、
ウエハプローバに接続してウエハ上のチップの電気的試
験をする半導体試験装置において、 該仲介回路構造体を装着したままで、プローブカード側
の開放端にプローブカードと同一嵌合形状としたプロー
ブカード型診断用パフォーマンス・ボードと、 該プローブカード型診断用パフォーマンス・ボードに半
導体試験装置のテストヘッド診断用回路を設けて該仲介
回路構造体を含んでシステム診断可能としたことを特徴
とする半導体試験装置。 - 【請求項２】 プローブカード型診断用パフォーマンス
・ボードの種類毎に固有のボード識別番号コードを付与
し、これを読み出し可能とする回路を該プローブカード
型診断用パフォーマンス・ボードに設けたことを特徴と
した請求項１記載の半導体試験装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30929796A JP3730340B2 (ja) | 1996-11-20 | 1996-11-20 | 半導体試験装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30929796A JP3730340B2 (ja) | 1996-11-20 | 1996-11-20 | 半導体試験装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10150082A true JPH10150082A (ja) | 1998-06-02 |
| JP3730340B2 JP3730340B2 (ja) | 2006-01-05 |
Family
ID=17991314
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30929796A Expired - Fee Related JP3730340B2 (ja) | 1996-11-20 | 1996-11-20 | 半導体試験装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3730340B2 (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003503712A (ja) * | 1999-06-28 | 2003-01-28 | テラダイン・インコーポレーテッド | 半導体並列テスタ |
| US6600329B2 (en) | 2000-10-18 | 2003-07-29 | Samsung Electronics Co., Ltd. | Method for inspecting electrical properties of a wafer and apparatus therefor |
| WO2003075026A1 (en) * | 2002-03-01 | 2003-09-12 | Advantest Corporation | Device with board abnormality detecting circuit |
| JP2004069447A (ja) * | 2002-08-06 | 2004-03-04 | Ibiden Engineering Kk | プリント配線板通電検査治具の検査装置 |
| JP2005308587A (ja) * | 2004-04-22 | 2005-11-04 | Toyota Motor Corp | パフォーマンスボードの診断ボードと診断方法と診断装置 |
| WO2006120852A1 (ja) * | 2005-05-12 | 2006-11-16 | Advantest Corporation | 試験装置、診断プログラムおよび診断方法 |
| EP1876458A1 (en) * | 2005-03-30 | 2008-01-09 | Advantest Corporation | Diagnosis program, switching program, test device, and diagnosis method |
| WO2018173777A1 (ja) * | 2017-03-22 | 2018-09-27 | 東京エレクトロン株式会社 | ウエハ検査装置及びウエハ検査装置の診断方法 |
| US11073589B2 (en) | 2017-03-16 | 2021-07-27 | Tokyo Electron Limited | Diagnostic method for inspection device and inspection system |
-
1996
- 1996-11-20 JP JP30929796A patent/JP3730340B2/ja not_active Expired - Fee Related
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003503712A (ja) * | 1999-06-28 | 2003-01-28 | テラダイン・インコーポレーテッド | 半導体並列テスタ |
| US6600329B2 (en) | 2000-10-18 | 2003-07-29 | Samsung Electronics Co., Ltd. | Method for inspecting electrical properties of a wafer and apparatus therefor |
| WO2003075026A1 (en) * | 2002-03-01 | 2003-09-12 | Advantest Corporation | Device with board abnormality detecting circuit |
| JP2004069447A (ja) * | 2002-08-06 | 2004-03-04 | Ibiden Engineering Kk | プリント配線板通電検査治具の検査装置 |
| JP2005308587A (ja) * | 2004-04-22 | 2005-11-04 | Toyota Motor Corp | パフォーマンスボードの診断ボードと診断方法と診断装置 |
| EP1876458A1 (en) * | 2005-03-30 | 2008-01-09 | Advantest Corporation | Diagnosis program, switching program, test device, and diagnosis method |
| EP1876458A4 (en) * | 2005-03-30 | 2009-01-07 | Advantest Corp | DIAGNOSTIC PROGRAM, SWITCHING PROGRAM, TEST DEVICE, AND DIAGNOSTIC METHOD |
| KR100919942B1 (ko) | 2005-03-30 | 2009-10-05 | 가부시키가이샤 어드밴티스트 | 진단 프로그램, 교체 프로그램, 시험 장치, 및 진단 방법 |
| US7802140B2 (en) | 2005-03-30 | 2010-09-21 | Advantest Corporation | Diagnostic program, a switching program, a testing apparatus, and a diagnostic method |
| JP2006317256A (ja) * | 2005-05-12 | 2006-11-24 | Advantest Corp | 試験装置、診断プログラムおよび診断方法 |
| US7158908B2 (en) | 2005-05-12 | 2007-01-02 | Advantest Corporation | Test apparatus, diagnosing program and diagnosing method therefor |
| WO2006120852A1 (ja) * | 2005-05-12 | 2006-11-16 | Advantest Corporation | 試験装置、診断プログラムおよび診断方法 |
| JP4571534B2 (ja) * | 2005-05-12 | 2010-10-27 | 株式会社アドバンテスト | 試験装置、診断プログラムおよび診断方法 |
| US11073589B2 (en) | 2017-03-16 | 2021-07-27 | Tokyo Electron Limited | Diagnostic method for inspection device and inspection system |
| WO2018173777A1 (ja) * | 2017-03-22 | 2018-09-27 | 東京エレクトロン株式会社 | ウエハ検査装置及びウエハ検査装置の診断方法 |
| JP2018159608A (ja) * | 2017-03-22 | 2018-10-11 | 東京エレクトロン株式会社 | ウエハ検査装置及びウエハ検査装置の診断方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3730340B2 (ja) | 2006-01-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100187727B1 (ko) | 처리기 접촉 불량을 확인할 수 있는 접촉 점검 장치 및 이를 내장한 집적회로 소자 검사 시스템 | |
| US7456643B2 (en) | Methods for multi-modal wafer testing using edge-extended wafer translator | |
| US6856154B2 (en) | Test board for testing IC package and tester calibration method using the same | |
| JP2009204329A (ja) | 回路ボード検査システム及び検査方法 | |
| US7495464B2 (en) | Inspection device of a semiconductor device | |
| KR20140019376A (ko) | 무선 프로브 카드 검증 시스템 및 방법 | |
| US7281181B2 (en) | Systems, methods and computer programs for calibrating an automated circuit test system | |
| JPH10150082A (ja) | 半導体試験装置 | |
| JP3871676B2 (ja) | Ｌｓｉ検査方法および装置、並びにｌｓｉテスタ | |
| EP1489429A1 (en) | Ancillary equipment for testing semiconductor integrated circuit | |
| CN102128991B (zh) | 一种老化测试装置及测试方法 | |
| US7855571B2 (en) | Testing circuit board for preventing tested chip positions from being wrongly positioned | |
| KR100683041B1 (ko) | 다수의 테스트될 반도체 소자를 동시에 테스트하는 반도체소자 실장 테스트 장치 | |
| JP2007333387A (ja) | 半導体検査装置 | |
| KR100505661B1 (ko) | 반도체 테스트 장치 및 그 구동방법 | |
| JPH0221268A (ja) | 接触形電気的検査用プローバ | |
| JP2000206166A (ja) | Ｅｃｕ機能検査装置の評価システム | |
| JPH1144734A (ja) | 電子回路アセンブリ試験方法及び試験装置及び該試験用アダプタ | |
| JPS63211642A (ja) | 半導体試験装置 | |
| JPH0720193A (ja) | Ｄｕｔボード | |
| JP2591453B2 (ja) | バーンインボード検査装置およびバーンインボード検査方法 | |
| JP3114655B2 (ja) | 半導体集積回路のテストボード不良検出用集積回路 | |
| CN116430198A (zh) | 通用的芯片测试系统及方法 | |
| JPH1183946A (ja) | 被測定基板用テスト装置 | |
| JPH11260869A (ja) | プローブカードによる多ピンデバイスの検査装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040216 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040224 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040419 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20040419 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20050719 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050920 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051006 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091014 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101014 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111014 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |