CN116430198A - 通用的芯片测试系统及方法 - Google Patents
通用的芯片测试系统及方法 Download PDFInfo
- Publication number
- CN116430198A CN116430198A CN202310168392.1A CN202310168392A CN116430198A CN 116430198 A CN116430198 A CN 116430198A CN 202310168392 A CN202310168392 A CN 202310168392A CN 116430198 A CN116430198 A CN 116430198A
- Authority
- CN
- China
- Prior art keywords
- test
- chip
- butt joint
- board
- testing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 162
- 238000000034 method Methods 0.000 title abstract description 13
- 210000001503 joint Anatomy 0.000 claims abstract description 59
- 238000003032 molecular docking Methods 0.000 claims description 32
- 239000000523 sample Substances 0.000 claims description 12
- 238000004806 packaging method and process Methods 0.000 claims description 11
- 238000001514 detection method Methods 0.000 abstract description 6
- 238000011990 functional testing Methods 0.000 description 5
- 238000011161 development Methods 0.000 description 3
- 238000012795 verification Methods 0.000 description 3
- 239000013256 coordination polymer Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000004075 alteration Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000013100 final test Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 238000011056 performance test Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000001502 supplementing effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/04—Housings; Supporting members; Arrangements of terminals
- G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/04—Housings; Supporting members; Arrangements of terminals
- G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
- G01R1/0416—Connectors, terminals
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/001—Measuring interference from external sources to, or emission from, the device under test, e.g. EMC, EMI, EMP or ESD testing
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
- G01R31/2836—Fault-finding or characterising
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
- G01R31/2836—Fault-finding or characterising
- G01R31/2837—Characterising or performance testing, e.g. of frequency response
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
- G01R31/2836—Fault-finding or characterising
- G01R31/2844—Fault-finding or characterising using test interfaces, e.g. adapters, test boxes, switches, PIN drivers
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
- G01R31/2836—Fault-finding or characterising
- G01R31/2849—Environmental or reliability testing, e.g. burn-in or validation tests
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Environmental & Geological Engineering (AREA)
- Electromagnetism (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本发明公开了一种通用的芯片测试系统及方法，属于芯片测试技术领域，该通用的芯片测试系统，包括用于芯片FT测试，包括ESD测试机台和逻辑分析仪，所述ESD测试机台包括测试主板及与之电气连接的测试子板，所述测试子板上设置有待测芯片，所述测试主板上至少设置一个第一对接件，用于输出所述待测芯片的信号和波形信息，所述逻辑分析仪具有测试负载板，所述测试负载板上装配有第三对接件，所述第一对接件和所述第三对接件之间电气连接。通过ESD测试机台的测试主板，对芯片的接口进行拓展，使示波器和逻辑分析仪能够同时显示同一芯片的波形，便于调试和观察检测，提高检测效率。
Description
技术领域
本发明涉及芯片测试技术领域，特别涉及一种通用的芯片测试系统及方法。
背景技术
芯片功能测试常用的6种方法有板级测试、晶圆CP(ChipProbing，晶圆探针测试)测试、封装后成品测试(FT)、系统级测试(SLT)、可靠性测试，多策并举。通过功能测试可以得到芯片在测试过程中的每个pin(管脚)的open/short(开短路)情况以及一些重要的电压与电流数据，用以评估产品是否有缺陷。
其中，FT(FinalTest)是芯片在封装完成以后进行的最终的功能和性能测试，检测封装工艺和制造缺陷等生产环节问题的芯片，只有通过测试的芯片才会出货。FT通常覆盖全pin性能参数，补充CP测试未覆盖的功能。目前主要通过逻辑分析仪、示波器和动态测试机械手执行，进行不同温度条件下的测试。
在开发测试程序的过程中，需要将芯片设置在对应的功能测试板上，还搭配逻辑分析仪或示波器连接功能测试板，以进行大量的抓取信号和波形-调试程序-抓取信号和波形等重复操作，但由于芯片种类过多，现有的功能测试板均为对应芯片设计的专用板且无法预留更多测试接口进行观察检测，不便抓取信号和调试程序的进行，进而影响程序的验证与开发效率。
发明内容
本发明的目的在于提供一种通用的芯片测试系统及方法，以解决功能测试板无法预留更多测试接口进行观察检测的问题。
为解决上述技术问题，本发明提供一种通用的芯片测试系统，用于芯片FT测试，包括ESD测试机台和逻辑分析仪，所述ESD测试机台包括测试主板及与之电气连接的测试子板，所述测试子板上设置有待测芯片，所述测试主板上至少设置一个第一对接件，用于输出所述待测芯片的信号和波形信息，所述逻辑分析仪具有测试负载板，所述测试负载板上装配有第三对接件，所述第一对接件和所述第三对接件之间电气连接。
优选地，所述第一对接件和所述第三对接件的封装类型相同，且均为牛角针座。
优选地，所述测试负载板上还设置有与所述第一对接件和所述第三对接件封装类型均不同的第二对接件，所述第二对接件至少设置一个。
优选地，所述第二对接件为排针。
优选地，所述第一对接件和所述第三对接件之间通过同轴线连接。
优选地，所述测试子板上具有探针连接器，用以和所述测试主板互连。
一种通用的芯片测试方法，用于芯片FT测试，包括以下步骤：
在ESD测试机台的测试子板上设置待测芯片，在与所述测试子板电气连接的测试主板上至少设置一个第一对接件，其中，所述第一对接件用于输出所述待测芯片的信号和波形信息；
在逻辑分析仪的测试负载板上装配第三对接件，电气连接所述第一对接件和所述第三对接件，操作所述逻辑分析仪抓取所述待测芯片的信号和波形信息。
优选地，所述第一对接件和所述第三对接件的封装类型相同，且均为牛角针座；所述测试负载板上还设置有与所述第一对接件和所述第三对接件封装类型均不同的第二对接件，所述第二对接件至少设置一个，所述第二对接件为排针。
优选地，所述第一对接件和所述第三对接件之间通过同轴线连接。
优选地，所述测试子板上具有探针连接器，用以和所述测试主板互连。
在本发明提供的通用的芯片测试系统及方法中，通过ESD测试机台上的测试主板将设置有待测芯片的测试子板和逻辑分析仪相连，在测试主板和逻辑分析仪上均设置对应的对接件以通过同轴线相连，藉由测试主板上的对接件不仅扩展了待测芯片的连接接口，便于多个仪器同步观察检测，而且测试子板上可以设置不同类型的芯片进行FT测试，节约测试成本，提高测试的效率。
附图说明
图1是本发明一种实施例提供的测试主板的侧视图；
图2是本发明一种实施例提供的测试主板的俯视图；
图3是本发明一种实施例提供的逻辑分析仪的测试负载板的侧视图。
图中，
1、测试主板；2、测试子板；3、待测芯片；4、第一对接件；5、第二对接件；6、逻辑分析仪；7、测试负载板；8、第三对接件。
具体实施方式
以下结合附图和具体实施例对本发明提出的通用的芯片测试系统及方法作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
发明人研究发现在对芯片进行FT测试时，需要使用逻辑分析仪和示波器进行综合使用，但设置芯片的电路板一般是专有的，无法直接在其上增加接口，不便多设备观察芯片的波形信息。
基于此，本发明实的核心思想在于，通过借用现有的ESD测试机台，对芯片的接口进行拓展，使示波器和逻辑分析仪能够同时显示同一芯片的波形，便于调试和观察检测，提高检测效率。
具体的，请参考图1-3，其为本发明实施例的示意图。如图1所示，一种通用的芯片测试系统，用于芯片FT测试，包括ESD测试机台和逻辑分析仪6，所述ESD测试机台包括测试主板1及与之电气连接的测试子板2，所述测试子板2上设置有待测芯片3，所述测试主板1上至少设置一个第一对接件4，用于输出所述待测芯片3的信号和波形信息，所述逻辑分析仪6具有测试负载板7，所述测试负载板7上装配有第三对接件8，所述第一对接件4和所述第三对接件8之间电气连接。
参见图2所示的测试主板1的示意图，使用ESD机台上的测试主板1作为媒介来连接待测芯片3和逻辑分析仪6，还可以设置多个第一对接件4来连接示波器等其它设备，测试主板1上设置测试子板2来连接待测芯片3，从而扩展了待测芯片3的连接接口，另外，测试子板2上可以设置不同类型的芯片进行FT测试，节约测试成本，提高测试的效率。
可选的，这里的ESD测试机台(静电测试机台)是ThermoScientific公司的MK2或者是MK4型号的机台。可以直接在静电测试机台上进行静电放电测试的同时观测待测芯片3的波形，或者在进行静电放电测试之前或之后进行FT测试，可以直接提高程序验证和开发的效率。
具体的，所述测试子板2上具有探针连接器，用以和所述测试主板1互连。
将待测芯片3设计在测试子板2上时，测试子板2本身具有pogopin连接器也叫探针连接器，通过探针连接器将测试子板2和测试主板1进行互连。待测芯片3打线连接在测试子板2上，然后通过探针连接器将待测芯片3各pin信息传递到测试主板1上，在测试主板1上布线，将接收到的各pin信息传递到第一对接件4牛角针座或者是第二对接件5排针的各针脚上。需要注意的是，在走线设计中，所有的引线均需考虑抑制电压过冲以提供准确的时间信号。
具体的，所述第一对接件4和所述第三对接件8的封装类型相同，且均为牛角针座。正如图1和图3所示，第一对接件4和第三对接件8均为牛角针座，且第一对接件4设置有两个。
具体的，所述测试负载板7上还设置有与所述第一对接件4和所述第三对接件8封装类型均不同的第二对接件5，所述第二对接件5至少设置一个。其中，所述第二对接件5为排针，第一对接件4和第二对接件5均可传递待测芯片3的各pin信息，这里采用不同的封装类型的对接件，以便区分。
在一种实施方式中，所述第一对接件4和所述第三对接件8之间通过同轴线连接。当有验证需求时，可将设置有待测芯片3的测试子板2通过探针连接器插设到测试主板1的样品插座上，待测芯片3的信号通过样品插座传至第一对接件4和第二对接件5，通过第一对接件4与第三对接件8相连，将信号传递至逻辑分析仪6，还可将第二对接件5与示波器连接，以便抓取信号和波形，进行程序的验证与开发。
本申请还提供了一种通用的芯片测试方法，用于芯片FT测试，包括以下步骤：
在ESD测试机台的测试子板2上设置待测芯片3，在与所述测试子板2电气连接的测试主板1上至少设置一个第一对接件4，其中，所述第一对接件4用于输出所述待测芯片3的信号和波形信息；
在逻辑分析仪6的测试负载板7上装配第三对接件8，电气连接所述第一对接件4和所述第三对接件8，操作所述逻辑分析仪6抓取所述待测芯片3的信号和波形信息。其中，所述第一对接件4和所述第三对接件8的封装类型相同，且均为牛角针座；所述测试负载板7上还设置有与所述第一对接件4和所述第三对接件8封装类型均不同的第二对接件5，所述第二对接件5至少设置一个，所述第二对接件5排针。所述第一对接件4和所述第三对接件8之间通过同轴线连接。测试子板2上具有探针连接器，用以和测试主板1互连。
综上可见，在本发明实施例提供的通用的芯片测试系统及方法中，通过设计测试主板和测试负载板上的对接件，进而使用同轴线将ESD测试机台上的测试主板和逻辑分析仪的测试负载板相连，通过测试主板可以对不同封装形式的芯片进行功能测试，也可以通过对接件外接逻辑分析仪、示波器进行验证和开发程序，达到一板多用的效果，节约测试成本，提高测试效率。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。
Claims (10)
1.一种通用的芯片测试系统，用于芯片FT测试，其特征在于，包括ESD测试机台和逻辑分析仪，所述ESD测试机台包括测试主板及与之电气连接的测试子板，所述测试子板上设置有待测芯片，所述测试主板上至少设置一个第一对接件，用于输出所述待测芯片的信号和波形信息，所述逻辑分析仪具有测试负载板，所述测试负载板上装配有第三对接件，所述第一对接件和所述第三对接件之间电气连接。
2.如权利要求1所述的通用的芯片测试系统，其特征在于，所述第一对接件和所述第三对接件的封装类型相同，且均为牛角针座。
3.如权利要求1所述的通用的芯片测试系统，其特征在于，所述测试负载板上还设置有与所述第一对接件和所述第三对接件封装类型均不同的第二对接件，所述第二对接件至少设置一个。
4.如权利要求3所述的通用的芯片测试系统，其特征在于，所述第二对接件为排针。
5.如权利要求1所述的通用的芯片测试系统，其特征在于，所述第一对接件和所述第三对接件之间通过同轴线连接。
6.如权利要求1所述的通用的芯片测试系统，其特征在于，所述测试子板上具有探针连接器，用以和所述测试主板互连。
7.一种通用的芯片测试方法，用于芯片FT测试，其特征在于，包括以下步骤：
在ESD测试机台的测试子板上设置待测芯片，在与所述测试子板电气连接的测试主板上至少设置一个第一对接件，其中，所述第一对接件用于输出所述待测芯片的信号和波形信息；
在逻辑分析仪的测试负载板上装配第三对接件，电气连接所述第一对接件和所述第三对接件，操作所述逻辑分析仪抓取所述待测芯片的信号和波形信息。
8.如权利要求7所述的通用的芯片测试方法，其特征在于，所述第一对接件和所述第三对接件的封装类型相同，且均为牛角针座；所述测试负载板上还设置有与所述第一对接件和所述第三对接件封装类型均不同的第二对接件，所述第二对接件至少设置一个，所述第二对接件为排针。
9.如权利要求7所述的通用的芯片测试方法，其特征在于，所述第一对接件和所述第三对接件之间通过同轴线连接。
10.如权利要求7所述的通用的芯片测试方法，其特征在于，所述测试子板上具有探针连接器，用以和所述测试主板互连。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310168392.1A CN116430198A (zh) | 2023-02-24 | 2023-02-24 | 通用的芯片测试系统及方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310168392.1A CN116430198A (zh) | 2023-02-24 | 2023-02-24 | 通用的芯片测试系统及方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116430198A true CN116430198A (zh) | 2023-07-14 |
Family
ID=87087973
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310168392.1A Pending CN116430198A (zh) | 2023-02-24 | 2023-02-24 | 通用的芯片测试系统及方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116430198A (zh) |
-
2023
- 2023-02-24 CN CN202310168392.1A patent/CN116430198A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20020199142A1 (en) | Semiconductor programming and testing method and apparatus | |
| US8185788B2 (en) | Semiconductor device test system with test interface means | |
| US7478298B2 (en) | Method and system for backplane testing using generic boundary-scan units | |
| US20050015213A1 (en) | Method and apparatus for testing an electronic device | |
| CN114062840A (zh) | 用于ate测试机接口板卡连接器导通的测试装置和测试方法 | |
| CN109470974A (zh) | 一种基于无线技术的线缆测试系统和方法 | |
| US20040059971A1 (en) | Device under test interface card with on-board testing | |
| WO2008005362A2 (en) | Calibration device | |
| CN115166485A (zh) | 集成电路芯片os测试机 | |
| US7702480B2 (en) | Manufacturing test and programming system | |
| CN116430198A (zh) | 通用的芯片测试系统及方法 | |
| JP3730340B2 (ja) | 半導体試験装置 | |
| US7855571B2 (en) | Testing circuit board for preventing tested chip positions from being wrongly positioned | |
| KR101452959B1 (ko) | 실장형 테스트 장비 및 그 방법 | |
| US11782072B2 (en) | Test arrangement for testing high-frequency components, particularly silicon photonics devices under test | |
| US11293979B2 (en) | Method of and an arrangement for analyzing manufacturing defects of multi-chip modules made without known good die | |
| CN115144805A (zh) | 一种用于射频开关芯片测试的在线快速校准方法 | |
| CN209560007U (zh) | 一种基于无线技术的线缆测试系统 | |
| CN113326168A (zh) | 用于芯片测试的引脚映射方法 | |
| US20050146337A1 (en) | Method of manufacturing and testing semiconductor device using assembly substrate | |
| CN112462246A (zh) | 边界扫描测试系统及其方法 | |
| CN214896581U (zh) | 一种基于Zynq的可配置通用IO测试系统 | |
| TWI828439B (zh) | 無jtag串接測試電路板的dimm插槽測試系統及其方法 | |
| CN220872542U (zh) | 一种电缆负载板和测试装置 | |
| CN220711506U (zh) | 一种以太网一致性测试的夹具 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |