CN115166485A - 集成电路芯片os测试机 - Google Patents

集成电路芯片os测试机 Download PDF

Info

Publication number
CN115166485A
CN115166485A CN202210777113.7A CN202210777113A CN115166485A CN 115166485 A CN115166485 A CN 115166485A CN 202210777113 A CN202210777113 A CN 202210777113A CN 115166485 A CN115166485 A CN 115166485A
Authority
CN
China
Prior art keywords
test
integrated circuit
chip
channel
circuit chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210777113.7A
Other languages
English (en)
Inventor
张大伟
屈粮富
马慧娟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianjin Puzhixin Network Measurement And Control Technology Co ltd
Original Assignee
Tianjin Puzhixin Network Measurement And Control Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tianjin Puzhixin Network Measurement And Control Technology Co ltd filed Critical Tianjin Puzhixin Network Measurement And Control Technology Co ltd
Priority to CN202210777113.7A priority Critical patent/CN115166485A/zh
Publication of CN115166485A publication Critical patent/CN115166485A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2836—Fault-finding or characterising
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/20—Modifications of basic electric elements for use in electric measuring instruments; Structural combinations of such elements with such instruments
    • G01R1/206—Switches for connection of measuring instruments or electric motors to measuring loads
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2889—Interfaces, e.g. between probe and tester
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
    • G01R31/52—Testing for short-circuits, leakage current or ground faults

Abstract

本发明提供集成电路芯片OS测试机，包括背板，背板通过连接器连接有母板，母板包括FPGA主控单元、PMU测量单元以及呈树形结构排布的若干通道切换组，每组通道切换组均包括一继电器开关以及四条独立通道，每条独立通道与另一通道切换组的继电器开关相连以形成若干测试通道，FPGA主控单元通过PMU测量单元控制通道切换组的继电器通断使得相应测试通道输出电压或电流。本发明大大提高了对集成电路芯片进行功能测试的测试密度，有效降低了测试成本。

Description

集成电路芯片OS测试机
技术领域
本发明涉及芯片测试技术领域，具体涉及集成电路芯片OS测试机。
背景技术
IC半导体芯片测试时，在测试前需要先看芯片的管脚是开路还是短路(即OS测试，Open-Short)，测试为的是确保待测芯片测试时所有的信号引脚均与测试系统上对应的测试通道完成了电信号连接，同时没有信号引脚跟其它信号引脚、电源或者地发生了短路。
通用测试机跑测试的时候存在浪费机时的问题，之所以要初筛，是因为机时测试一个小时要花费几千块钱，有的芯片完成一个完整的测试，4个同时测8个set要测两分钟，如若其中有一个芯片引脚没连上，在第十几秒发现它出了问题或者两个出了问题，相当于完全浪费了两个工位，机时价格昂贵，测试时间的长短直接影响到测试成本的高低，而缩短平均测试时间最有效的方法是尽可能早地发现并剔除掉不合格的芯片，所以要考虑先把存在开短路问题的芯片先初筛出去，剩下的芯片即使有问题也只是功能方面的问题，良品率不会那么低，也就是说，现有测试机虽然高级覆盖的测试功能较多，但存在通道少的问题。
发明内容
有鉴于此，本发明要解决的问题是提供集成电路芯片OS测试机。
为解决上述技术问题，本发明采用的技术方案是：集成电路芯片OS测试机，包括背板，背板通过连接器连接有母板，母板包括FPGA主控单元、PMU测量单元以及呈树形结构排布的若干通道切换组，每组通道切换组均包括一继电器开关以及四条独立通道，每条独立通道与另一通道切换组的继电器开关相连以形成若干测试通道，FPGA主控单元通过PMU测量单元控制通道切换组的继电器通断使得相应测试通道输出电压或电流。
在本发明中，优选地，背板外接有上位机，上位机用以向FPGA主控单元下达与引脚信息相对应的测试项指令，测试项指令测试值存储于寄存器中反馈至FPGA主控单元，经由FPGA主控单元进行数据转换得到测试结果，背板外接有开关电源用以为母板供电。
在本发明中，优选地，上位机配置通道对照表，通道对照表用于反映测试通道与待测芯片的引脚信息之间的对应关系，上位机通过查表得到测试通道与引脚信息对应关系，传输至FPGA主控单元控制对应测试通道接源或接地。
在本发明中，优选地，待测芯片配置有芯片型号以及与芯片型号一一对应的引脚信息。
在本发明中，优选地，测试项指令包括给电流测电压指令、给电压测电流指令、给电流测电流指令和给电压测电压指令。
在本发明中，优选地，PMU测量单元的芯片型号采用AD5522。
在本发明中，优选地，继电器开关型号设置为ADG1611。
在本发明中，优选地，连接器设置为CPCI连接器。
本发明具有的优点和积极效果是：本发明通过设置树形结构的开关单元与FPGA主控单元、PMU测量单元之间的相互配合，能够满足至少320个通道测试需求，大大提高了对集成电路芯片进行开/短路测试的密度，有效降低了测试成本。
附图说明
附图用来提供对本发明的进一步理解，并且构成说明书的一部分，与本发明的实施例一起用于解释本发明，并不构成对本发明的限制。在附图中：
图1是本发明的集成电路芯片OS测试机的整体结构框图；
图2是本发明的集成电路芯片OS测试机的通道切换组的结构示意图；
图3是本发明的集成电路芯片OS测试机的force、sense通道引脚连接示意图；
图4是本发明的集成电路芯片OS测试机的测试操作界面示意图；
图5是本发明的集成电路芯片OS测试机的测试程序示意图；
图6是本发明的集成电路芯片OS测试机的自动学习界面示意图；
图7是本发明的集成电路芯片OS测试机的资源测试示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
需要说明的是，当组件被称为“固定于”另一个组件，它可以直接在另一个组件上或者也可以存在居中的组件。当一个组件被认为是“连接”另一个组件，它可以是直接连接到另一个组件或者可能同时存在居中组件。当一个组件被认为是“设置于”另一个组件，它可以是直接设置在另一个组件上或者可能同时存在居中组件。本文所使用的术语“垂直的”、“水平的”、“左”、“右”以及类似的表述只是为了说明的目的。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
如图1和图2所示，本发明提供集成电路芯片OS测试机，包括背板，背板通过连接器连接有母板，母板包括FPGA主控单元、PMU测量单元以及呈树形结构排布的若干通道切换组，每组通道切换组均包括一继电器开关以及四条独立通道，每条独立通道与另一通道切换组的继电器开关相连以形成若干测试通道，FPGA主控单元通过PMU测量单元控制通道切换组的继电器通断使得相应测试通道输出电压或电流。PMU测量单元上具备四个独立的通道资源(force、sense)，测试几百pin大约两三秒的时间，每个引脚需要约0.5ms，具体如图3所示，每个通道都有一个继电器开关，用于负责驱动的通道与负责测试的通道连接到PMU(参数测量单元)以进行校准，参数测量单元包括4个四象限“激励-测量”单元，通过设置呈树形结构排布的若干通道切换组，每组通道切换组均包括一继电器开关以及四条独立通道，每条独立通道与另一通道切换组的继电器开关相连以形成若干测试通道，PMU测量单元输出端分别与测试通道相连，FPGA主控单元通过PMU测量单元控制通道切换组的继电器通断使得相应测试通道输出电压和电流，指定一条测试通道路线接通四进制编码，能够满足320个通道测试需求，大大提高了芯片引脚测试密度，有效降低了测试成本，当然，也可以根据实际需求对通道数量进行灵活配置，采用标准2mm排针连接。FPGA主控单元同时控制这几个通道或输出电压或输出电流的值，以及什么时候开什么时候关，同时控制开关，测试机的流程通过上位机(对客户端开放)发指令来完成控制，流程包括测试项、测试项对应哪些引脚，以及控制320个通道通断，给多少伏的电压。具体测试原理为：首先将包括电源和地的所有引脚拉低至地，然后连接PMU到被测芯片引脚，驱动电流沿偏置方向经过引脚的保护二极管，一个负向电流会流经连接在低的二极管，正向电流流经二极管时，会在PN结上出现0.65V左右的压降，接下来去测量连接点的电压即可得到测试结果。母板对插有I2C总线芯片寄存有通道切换组的各个开关的物理地址，控制每个开关，PMU测量单元通过4条独立通道与通道切换组相连，将测试通道划分为ABCD四个组，对应测试通道为A0-A79、B0-B79、C0-C79、D0-D79，通过查表得到测试通道与待测芯片的引脚信息之间的对应关系。
在本实施例中，进一步地，背板外接有上位机，上位机用以向FPGA主控单元下达与引脚信息相对应的测试项指令，测试项指令测试值存储于FPGA的寄存器中反馈至FPGA主控单元，经由FPGA主控单元进行数据转换得到测试结果，背板外接有开关电源用以为母板供电。
在本实施例中，进一步地，上位机配置通道对照表，通道对照表用于反映测试通道与待测芯片的引脚信息之间的对应关系，上位机通过查表得到测试通道与引脚信息对应关系，传输至FPGA主控单元控制对应测试通道接源或接地。芯片的每个引脚分别是什么功能，连到哪个资源PIN上；自动学习功能时，芯片总共有多少个引脚，每个引脚连到哪些资源PIN上。
在本实施例中，进一步地，待测芯片配置有芯片型号以及与芯片型号一一对应的引脚信息。
在本实施例中，进一步地，测试项指令包括给电流测电压指令、给电压测电流指令、给电流测电流指令和给电压测电压指令。
在本实施例中，进一步地，PMU测量单元的芯片型号采用AD5522。
在本实施例中，进一步地，继电器开关型号设置为ADG1611。
在本实施例中，进一步地，连接器设置为CPCI连接器。CPCI连接器采用针孔式连接方式，比PCI的边沿式连接方式密度更高、连接更可靠，更容易实现热拔插、EMC防护等功能，更容易适应振动、灰尘、高湿度、腐蚀性气体等恶劣环境。这种标准的板卡结构还可以通过背板连接器的向后延长的引脚实现背后的I/O扩展。
测试机底层的驱动直接与FPGA沟通，反映测试通道与待测芯片的引脚信息之间的对应关系的通道对照表存在，通过底层函数的驱动分出来了forceI、forceV、measure I、measure V，由AD5522提供这几种功能。当电压源、电流源、电压表、电流表时本身即有这些功能，最底层的驱动跟FPGA相连，跟AD5522相连，作用是告诉FPGA、AD5522寄存器是怎么写的，本身寄存器能实现哪些功能，控制结构是什么，上一层逻辑是四个最基本的功能，测试通道的控制，320个通道，可以把测试通道的继电器接到5522的源(VDD)上，还有接到地(GND)上，控制通道最底层的就是这两种，接到源上或者接到地上，控制5522输出个电压、输出个电流、测量电流、测量电压，再上一层forceI、measure V、同时给电流同时测电压，320个通道，测通道一(Y1)接到5522这个源上，把其他(不管IO是电源还是本来就是地)都接到地上，加上forceI、measure V，给电流(100微安)测电压(0.6V)，这个时候判断芯片里是完整的保护二极管是存在的。最低一层驱动，上边一层最简单功能的函数，再包一层forceI、measure V这个函数，这个函数包括电流值、电压值、通道号、电流range(电流量程档位：+/-5uA，+/-20uA，+/-200uA，+/2mA，+/-80mA)，有一些控制寄存器，给它发命令，让它给电流，让它测电压，量回来的值存在寄存器(如寄存器是16位的，量回来的值为16进制的值，最高位是符号位)里，然后再返回到FPGA，FPGA翻译进行数据转换得到具体电压数值，得到最终测试结果返回至上位机。一块背板，是CPCI连接器，上面能插很多子板，竖着插上去，每块板子是以上结构，当需要16个独立的源的时候能一块背板插4块母板，或者芯片有800个引脚，320个通道不够用的时候可以插3块板子，1个机箱放置8块母板，就可以满足多通道测试需求，大大提高了对集成电路芯片进行功能测试的测试密度，有效降低了测试成本，使得该测试机具备多通道、高密度的特点。FPGA主控单元外连有机械手执行单元，FPGA主控单元向机械手执行单元发送机械手响应指令，机械手响应指令包括被测芯片放置指令为根据测试结果对被测芯片为好品或坏品进行判断并放置到相应的位置，测试操作界面以及测试程序示意图如图4和图5所示，根据芯片型号加载与之相应的测试程序，测试操作界面显示项目包括测试的批数、测试总数、良品率、好品、短路数、开路数、开短路数以及测试时间。“TestNumber”为测试项序号，表示每一行测一次，“PinNumber”，“PinName”表示BGA封装芯片是以阵列封装的引脚名称。如图7所示，当待测芯片的引脚接到测试通道的资源上，举例A1、A2、A3引脚，测试A1时，把A1接源上，A2、A3引脚接地进行测试，若A1与A2、A3引脚均为短路，说明A1为地；当测A2时，将A1接源上，将A1、A3引脚接地进行测试，给100μA的电流，A1、A3所在回路测得0.6V的电压，说明A2为IO，且A1、A3所在回路的接线均是好的；若A1、A3所在回路为开路，说明A1、A3所在回路的接线至少有一根线是坏的；图6示出的是测试机自动学习界面示意图，能实现扫描芯片哪些引脚是地，哪些引脚是AO，更复杂的哪些是电源，哪些是AO，如：20个引脚连20个通道里，给100μA的电流，返回0.2-1V的电压，这是一个保护二极管，认定其为AO。自动学习功能的待测芯片为好的芯片，通过自动学习形成测试标准，A0和B3测出来是短接的。在上位机软件所示出的测试项指令包括“当有两个二极管时只测试负二极管”“当有两个二极管时只测试正二极管”“当有两个二极管时两个都测”，由于从地→IO(相对于IO来说是往外出电流，force给电流相当于是负电流)定义为正二极管，从IO→源(相对于IO来说是往外进电流，force给电流相当于是正电流)定义为反二极管，测试先筛选出IO，再选正向二极管/反向二极管其一功能进行测试以判断该IO是否为好的，节省测试时间。“LowLimit”表示下限电压，“HighLimit”表示上限电压，PMU测量单元自身具有输出上限，当引脚线发生短路时，给100μA电流，测出来的电压为0.1V则测试结果为短路；当引脚线发生断路时，想给100μA电流形成回路但是给不过去就会一直加压，直至达到AD5522的上限电压(测试前预设的钳位电压如5V，之所以设置钳位电压为的是避免烧坏芯片)，此时测得输出电压表明发生断路。“OpenBin”“ShortBin”“BothBin”分别表示测试结果为开路、短路以及既开路又短路的情况，测试结果为开路时该引脚的OpenBin为2，测试结果为短路时该引脚OpenBin为3，测试结果既开路又短路时BothBin为3；“skip”表示是否跳过当前测试项，是则为“Y”，否则为“N”。当执行完成所有测试项之后，最终生成如图6的学习结果，将该学习结果作为测试标准，将学习结果的信息以TestFlow表中，将生成的TestFlow表作为测试程序进行加载，更换同型号芯片进行接下来的引脚测试。本测试机能够实现通过自动学习形成对同种类型型号芯片的测试标准，大大加快了芯片引脚的测试速度，缩短了测试时间，从而有效降低了测试成本。
以上对本发明的实施例进行了详细说明，但内容仅为本发明的较佳实施例，不能被认为用于限定本发明的实施范围。凡依本发明范围所作的均等变化与改进等，均应仍归属于本专利涵盖范围之内。

Claims (8)

1.集成电路芯片OS测试机，其特征在于，包括背板，背板通过连接器连接有母板，母板包括FPGA主控单元、PMU测量单元以及呈树形结构排布的若干通道切换组，每组通道切换组均包括一继电器开关以及四条独立通道，每条独立通道与另一通道切换组的继电器开关相连以形成若干测试通道，FPGA主控单元通过PMU测量单元控制通道切换组的继电器通断使得相应测试通道输出电压或电流。
2.根据权利要求1的集成电路芯片OS测试机，其特征在于，背板外接有上位机，上位机用以向FPGA主控单元下达与引脚信息相对应的测试项指令，测试项指令测试值存储于寄存器中反馈至FPGA主控单元，经由FPGA主控单元进行数据转换得到测试结果，背板外接有开关电源用以为母板供电。
3.根据权利要求1的集成电路芯片OS测试机，其特征在于，上位机配置通道对照表，通道对照表用于反映测试通道与待测芯片的引脚信息之间的对应关系，上位机通过查表得到测试通道与引脚信息对应关系，传输至FPGA主控单元控制对应测试通道接源或接地。
4.根据权利要求3的集成电路芯片OS测试机，其特征在于，待测芯片配置有芯片型号以及与芯片型号一一对应的引脚信息。
5.根据权利要求1的集成电路芯片OS测试机，其特征在于，测试项指令包括给电流测电压指令、给电压测电流指令、给电流测电流指令和给电压测电压指令。
6.根据权利要求1的集成电路芯片OS测试机，其特征在于，PMU测量单元的芯片型号采用AD5522。
7.根据权利要求1的集成电路芯片OS测试机，其特征在于，继电器开关型号设置为ADG1611。
8.根据权利要求1的集成电路芯片OS测试机，其特征在于，连接器设置为CPCI连接器。
CN202210777113.7A 2022-06-30 2022-06-30 集成电路芯片os测试机 Pending CN115166485A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210777113.7A CN115166485A (zh) 2022-06-30 2022-06-30 集成电路芯片os测试机

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210777113.7A CN115166485A (zh) 2022-06-30 2022-06-30 集成电路芯片os测试机

Publications (1)

Publication Number Publication Date
CN115166485A true CN115166485A (zh) 2022-10-11

Family

ID=83490575

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210777113.7A Pending CN115166485A (zh) 2022-06-30 2022-06-30 集成电路芯片os测试机

Country Status (1)

Country Link
CN (1) CN115166485A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115932540A (zh) * 2022-11-25 2023-04-07 镇江矽佳测试技术有限公司 一种多通道多功能的芯片测试机及测试方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115932540A (zh) * 2022-11-25 2023-04-07 镇江矽佳测试技术有限公司 一种多通道多功能的芯片测试机及测试方法
CN115932540B (zh) * 2022-11-25 2023-11-07 镇江矽佳测试技术有限公司 一种多通道多功能的芯片测试机及测试方法

Similar Documents

Publication Publication Date Title
CN103698654B (zh) 芯片管脚的开路短路测试装置及测试方法
TWI277749B (en) Low cost test for IC's or electrical modules using standard reconfigurable logic devices
US20020199142A1 (en) Semiconductor programming and testing method and apparatus
US4963824A (en) Diagnostics of a board containing a plurality of hybrid electronic components
CN207851236U (zh) 一种芯片测试板及芯片测试系统
US6766486B2 (en) Joint test action group (JTAG) tester, such as to test integrated circuits in parallel
CN101634962B (zh) Pci 接口测试卡
CN101458289A (zh) 主机板线路检测装置
CN101196546B (zh) 可供不同ip产品进行老化测试的方法及其所用测试板
JP2010540935A (ja) シリアル制御インテリジェントスイッチを使用してデバイスをテストするための方法及び装置
CN103267940B (zh) 多模块平行测试系统
CN112305398A (zh) 自动化电路板测试系统及其方法
CN105185415A (zh) 一种测试i2c的eeprom的方法及装置
CN110907798A (zh) 集成SoC的交换芯片的测试验证板、测试装置及方法
CN115166485A (zh) 集成电路芯片os测试机
US20090224793A1 (en) Method And Apparatus For Designing A Custom Test System
CN207764782U (zh) 快捷外设互联标准插槽的检测系统
KR100729647B1 (ko) 보드 테스트 시스템
US20150293828A1 (en) Testing apparatus, testing system and testing method thereof
CN116660719A (zh) 一种基于flex测试系统的通用ate接口子母板测试方法
US11226372B2 (en) Portable chip tester with integrated field programmable gate array
US6507205B1 (en) Load board with matrix card for interfacing to test device
CN114441941A (zh) 一种线性稳压电源芯片的老化测试系统
US5968193A (en) Dual site loadboard tester
US6459290B1 (en) Test apparatus of integrated circuit

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination