CN115144805A - 一种用于射频开关芯片测试的在线快速校准方法 - Google Patents
一种用于射频开关芯片测试的在线快速校准方法 Download PDFInfo
- Publication number
- CN115144805A CN115144805A CN202211063646.5A CN202211063646A CN115144805A CN 115144805 A CN115144805 A CN 115144805A CN 202211063646 A CN202211063646 A CN 202211063646A CN 115144805 A CN115144805 A CN 115144805A
- Authority
- CN
- China
- Prior art keywords
- chip
- radio frequency
- test
- dummy
- testing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 106
- 238000000034 method Methods 0.000 title claims abstract description 46
- 238000001514 detection method Methods 0.000 claims abstract description 9
- 238000004519 manufacturing process Methods 0.000 description 12
- 230000005540 biological transmission Effects 0.000 description 6
- 238000003780 insertion Methods 0.000 description 4
- 230000037431 insertion Effects 0.000 description 4
- 238000013480 data collection Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000012938 design process Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R35/00—Testing or calibrating of apparatus covered by the other groups of this subclass
- G01R35/005—Calibrating; Standards or reference devices, e.g. voltage or resistance standards, "golden" references
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R35/00—Testing or calibrating of apparatus covered by the other groups of this subclass
- G01R35/005—Calibrating; Standards or reference devices, e.g. voltage or resistance standards, "golden" references
- G01R35/007—Standards or reference devices, e.g. voltage or resistance standards, "golden references"
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本发明公开了一种用于射频开关芯片测试的在线快速校准方法，该方法包括：提供与被检测芯片尺寸相同的假片，假片的内部设置有至少一个射频通路；将假片安装在测试设备的芯片夹具的检测位置上；利用测试设备直通的方式对每个射频通路进行直通校准；该方法提供与被检测芯片尺寸相同的假片，通过测试设备直通的方式对假片内的每个射频通路进行直通校准，解决现有技术中对待测芯片测试夹具不能在线实时校准、难以准确对待测芯片进行校准的问题。
Description
技术领域
本发明属于半导体芯片测试技术领域，更具体地，涉及一种用于射频开关芯片测试的在线快速校准方法。
背景技术
目前公司生产的射频芯片在量产测试时使用量产板和测试座，量产板加射频信号和电源信号，量产板作为被测的芯片通过测试座固定在测试板上。同时，信号和电源通过测试座的弹簧针施加到芯片的引脚端。为了准确的测量芯片本身的指标，在测试过程中需要对信号进行校准，去除自动测试机上的射频测试线、测试板上射频走线、测试座弹簧pin的传输损耗，才能获得芯片的最终的真实测量值。
但是，当前面临着无法准确测量整个测试板、测试座传输线损耗的问题。比如：PCB走线末端、测试座末端都非同轴连接器，无法通过网分直接对整个通道做线路损耗校准。尤其是测试座末端，是弹簧pin针接触芯片焊盘，直径只有0.15mm左右，需要用探针才能完成传输线路径损耗校准。在量产测试产线上，用自动测试机台在线测试整个通路的传输损耗不太方便，甚至说比较困难。另外，目前普遍使用线下校准和在线补偿的方式完成校准过程，至少需要经过在线数据收集、线下验证、在线补偿三个步骤，一般在线和线下是分开在不同工作场所完成，如果在考虑快递寄送环节整个校准步骤繁琐、周期长，至少耗时超3天，并且存在一定程度误差。
发明内容
本发明的目的是针对现有技术中存在的不足，提供一种用于射频开关芯片测试的在线快速校准方法，该方法提供与被检测芯片尺寸相同的假片，通过测试设备直通的方式对假片内的每个射频通路进行直通校准，解决现有技术中对待测芯片测试夹具不能在线实时校准、难以准确对待测芯片进行校准的问题。
为了实现上述目的，本发明提供一种用于射频开关芯片测试的在线快速校准方法，该方法包括：
提供与被检测芯片尺寸相同的假片，所述假片的内部设置有至少一个射频通路；
将所述假片安装在测试设备的芯片夹具的检测位置上；
利用测试设备直通的方式对每个射频通路进行直通校准。
可选地，在所述假片内部按照被检测芯片的内部需要测试的通道上做直通处理，形成所述射频通路。
可选地，在所述假片内部按照被检测芯片的内部需要测试的通道上做直通处理包括：将假片上原为开路的两个触点用走线连通起来。
可选地，将所述假片安装在测试设备的芯片夹具的检测位置上包括：
将假片安装在测试座的芯片安装位上，使得所述假片上的触点与测试座上的电连接部连接。
可选地，所述假片的内部的射频通路设置有多条，多条所述射频通路分别对应所述被检测芯片内部的多条被检测通道。
可选地，在提供假片时，在所述假片上设置与所述被检测芯片相同的接地点。
可选地，在利用测试设备直通的方式对每个射频通路进行直通校准时，每检测一个射频通路时，仅使得被检测的射频通路的两个触点与测试座上的电连接部连接。
可选地，所述电连接部为测试座上的PIN针。
可选地，仅使得被检测的射频通路的两个触点与测试座上的电连接部连接的同时，还包括将测试座上的接地PIN针与所述接地点连接。
可选地，利用测试设备直通的方式对每个射频通路进行直通校准包括：
利用测试设备获取假片的每个射频通路在测试过程中产生的损耗值。
本发明提供一种用于射频开关芯片测试的在线快速校准方法，其有益效果在于：该方法提供与被检测芯片尺寸相同的假片，通过测试设备直通的方式对假片内的每个射频通路进行直通校准，解决现有技术中对待测芯片测试夹具不能在线实时校准、难以准确对待测芯片进行校准的问题；使用该方法后，原来难以校准的路径损耗可以在线实时校准、准确有效校准，测量被测芯片的插损时，可以有效去除射频传输线损耗、测试座自身和接触损耗，使被测芯片的测量值更接近真实值。
本发明的其它特征和优点将在随后具体实施方式部分予以详细说明。
附图说明
通过结合附图对本发明示例性实施方式进行更详细的描述，本发明的上述以及其它目的、特征和优势将变得更加明显，其中，在本发明示例性实施方式中，相同的参考标号通常代表相同部件。
图1示出了根据本发明的一个实施例的一种用于射频开关芯片测试的在线快速校准方法的流程图。
图2示出了根据本发明的一个实施例的一种用于射频开关芯片测试的在线快速校准方法的假片的内部结构示意图。
具体实施方式
下面将更详细地描述本发明的优选实施方式。虽然以下描述了本发明的优选实施方式，然而应该理解，可以以各种形式实现本发明而不应被这里阐述的实施方式所限制。相反，提供这些实施方式是为了使本发明更加透彻和完整，并且能够将本发明的范围完整地传达给本领域的技术人员。
如图1和图2所示，本发明提供一种用于射频开关芯片测试的在线快速校准方法，该方法包括：
提供与被检测芯片尺寸相同的假片，假片的内部设置有至少一个射频通路；
将假片安装在测试设备的芯片夹具的检测位置上；
利用测试设备直通的方式对每个射频通路进行直通校准。
具体的，为解决现有技术中，在射频开关芯片测试过程中，难以校准测试路径损耗的技术问题，该方法首先提供与被检测芯片尺寸相同的假片，该假片可以像被测芯片一样放置在检测位置上，并与测试设备的芯片夹具进行连接，通过测试设备直通的方式对假片内的每个射频通路进行直通校准，实现准确对待测芯片进行校准；使用该方法后，原来难以校准的路径损耗可以有效校准，测量被测芯片的插损时，可以有效去除射频传输线损耗、测试座自身和接触损耗，使被测芯片的测量值更接近真实值。
可选地，在假片内部按照被检测芯片的内部需要测试的通道上做直通处理，形成射频通路。
具体的，在假片内部，在与被测芯片需要测量的通道向对应的通道上做直通处理，将原来开路的两个端点触点用走线连通起来。
可选地，在假片内部按照被检测芯片的内部需要测试的通道上做直通处理包括：将假片上原为开路的两个触点用走线连通起来。
具体的，将假片上原为开路的两个触点用走线连通起来，在其与测试设备连接后，方便直接测试出整个通道损耗值，引入的误差是假片自身的插损，基本可以忽略不计。
可选地，将假片安装在测试设备的芯片夹具的检测位置上包括：
将假片安装在测试座的芯片安装位上，使得假片上的触点与测试座上的电连接部连接。
具体的，测试座上的电连接部可以为PIN针。
进一步的，检测位置可以为插槽状，假片可以安装在检测位置并被固定，同时实现假片上的触点与测试座上的电连接部的连接。
可选地，假片的内部的射频通路设置有多条，多条射频通路分别对应被检测芯片内部的多条被检测通道。
具体的，实际量产测试中，芯片的种类繁多，被测芯片内部的射频通路也不止一条；所以，对于每一条不同的射频通路，都需要制作一个假片来适应校准需求。这需要在设计基板或者在芯片制作过程中的内部打线环节时做好区分。为了节约资源，可以根据实际的需要进行分析，有可能会把多个不同通路的假片制作需求集中到一个设计文件上，制作一次假片来实现。比如四个通路都有直通校准的需求，把四个通路的假片制作需求设计文件集中到一个文件里，制作时一次完成带有四个射频通路的如图2所示的假片的制作。校准时，可以一次完成四个通道的直通损耗校准。
可选地，在提供假片时，在假片上设置与被检测芯片相同的接地点。
具体的，在设计时，为了使得假片尽可能接近被测芯片的实际状态，在假片上保留被测芯片的接地点（GND）的原型，保证阻抗状态不变，降低假片与实际被测芯片差异造成的影响。
可选地，在利用测试设备直通的方式对每个射频通路进行直通校准时，每检测一个射频通路时，仅使得被检测的射频通路的两个触点与测试座上的电连接部连接。
具体的，在校准的过程中，对单一通路进行校准时，为了降低其它通路同时连通对本通路的影响，可以将测试座上其它通路对应的PIN针拔掉，只保留与接地点（GND）连接的PIN针。这样，在校准时，则只有需要校准的通路才是连通的，其它的通路仍然是开路，没有信号的损失。换其它通路校准时，再把其它通路的PIN针安装上，把不相干的通路上的PIN针拔掉，依次类推。始终保证需要校准的通路是导通的，其它不相干的通路开路，没有信号损失，校准结果接近通路真实的损耗。
可选地，电连接部为测试座上的PIN针。
可选地，仅使得被检测的射频通路的两个触点与测试座上的电连接部连接的同时，还包括将测试座上的接地PIN针与接地点连接。
具体的，校准时保证假片相比于实际被测芯片的阻抗状态不变，提高校准的准确性。
可选地，利用测试设备直通的方式对每个射频通路进行直通校准包括：
利用测试设备获取假片的每个射频通路在测试过程中产生的损耗值。
具体的，利用测试设备获取假片的每个射频通路在测试过程中产生的损耗值，实现不做实际被测芯片和测试座校准，直接测量被测芯片的测试结果，然后在测试结果上利用上述损耗值做补偿的数据收集和测试方式，提高测试的准确性和便利性。
综上，通路损耗校准时，将假片安装在检测位置，并使得假片上的触点与测试座上的PIN针连接起来，与测试设备形成闭环。直接计算出整个通道损耗值。引入的误差是假片自身的插损，基本可以忽略不计。
以上已经描述了本发明的各实施例，上述说明是示例性的，并非穷尽性的，并且也不限于所披露的各实施例。在不偏离所说明的各实施例的范围和精神的情况下，对于本技术领域的普通技术人员来说许多修改和变更都是显而易见的。
Claims (10)
1.一种用于射频开关芯片测试的在线快速校准方法，其特征在于，该方法包括：
提供与被检测芯片尺寸相同的假片，所述假片的内部设置有至少一个射频通路；
将所述假片安装在测试设备的芯片夹具的检测位置上；
利用测试设备直通的方式对每个射频通路进行直通校准。
2.根据权利要求1所述的用于射频开关芯片测试的在线快速校准方法，其特征在于，在所述假片内部按照被检测芯片的内部需要测试的通道上做直通处理，形成所述射频通路。
3.根据权利要求2所述的用于射频开关芯片测试的在线快速校准方法，其特征在于，在所述假片内部按照被检测芯片的内部需要测试的通道上做直通处理包括：将假片上原为开路的两个触点用走线连通起来。
4.根据权利要求3所述的用于射频开关芯片测试的在线快速校准方法，其特征在于，将所述假片安装在测试设备的芯片夹具的检测位置上包括：
将假片安装在测试座的芯片安装位上，使得所述假片上的触点与测试座上的电连接部连接。
5.根据权利要求1所述的用于射频开关芯片测试的在线快速校准方法，其特征在于，所述假片的内部的射频通路设置有多条，多条所述射频通路分别对应所述被检测芯片内部的多条被检测通道。
6.根据权利要求4所述的用于射频开关芯片测试的在线快速校准方法，其特征在于，在提供假片时，在所述假片上设置与所述被检测芯片相同的接地点。
7.根据权利要求6所述的用于射频开关芯片测试的在线快速校准方法，其特征在于，在利用测试设备直通的方式对每个射频通路进行直通校准时，每检测一个射频通路时，仅使得被检测的射频通路的两个触点与测试座上的电连接部连接。
8.根据权利要求7所述的用于射频开关芯片测试的在线快速校准方法，其特征在于，所述电连接部为测试座上的PIN针。
9.根据权利要求7所述的用于射频开关芯片测试的在线快速校准方法，其特征在于，仅使得被检测的射频通路的两个触点与测试座上的电连接部连接的同时，还包括将测试座上的接地PIN针与所述接地点连接。
10.根据权利要求1所述的用于射频开关芯片测试的在线快速校准方法，其特征在于，利用测试设备直通的方式对每个射频通路进行直通校准包括：
利用测试设备获取假片的每个射频通路在测试过程中产生的损耗值。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211063646.5A CN115144805A (zh) | 2022-09-01 | 2022-09-01 | 一种用于射频开关芯片测试的在线快速校准方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211063646.5A CN115144805A (zh) | 2022-09-01 | 2022-09-01 | 一种用于射频开关芯片测试的在线快速校准方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115144805A true CN115144805A (zh) | 2022-10-04 |
Family
ID=83415520
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211063646.5A Pending CN115144805A (zh) | 2022-09-01 | 2022-09-01 | 一种用于射频开关芯片测试的在线快速校准方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115144805A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116027179A (zh) * | 2023-02-22 | 2023-04-28 | 上海安其威微电子科技有限公司 | 一种开关芯片的测试器件、方法、电子设备及存储介质 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61295641A (ja) * | 1985-06-25 | 1986-12-26 | Toshiba Corp | プロ−ブカ−ドの自己診断方法 |
| CN1632762A (zh) * | 2003-12-24 | 2005-06-29 | 上海华虹集成电路有限责任公司 | 一种智能卡仿真卡 |
| WO2017020683A1 (zh) * | 2015-08-05 | 2017-02-09 | 深圳市中兴微电子技术有限公司 | 一种测量被测器件噪声系数的方法和装置 |
| CN113504454A (zh) * | 2021-06-07 | 2021-10-15 | 深圳市时代速信科技有限公司 | 一种分析仪的校准方法及芯片测试方法和系统 |
| CN114755558A (zh) * | 2022-04-08 | 2022-07-15 | 广东利扬芯片测试股份有限公司 | 射频芯片的数据补偿方法 |
-
2022
- 2022-09-01 CN CN202211063646.5A patent/CN115144805A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61295641A (ja) * | 1985-06-25 | 1986-12-26 | Toshiba Corp | プロ−ブカ−ドの自己診断方法 |
| CN1632762A (zh) * | 2003-12-24 | 2005-06-29 | 上海华虹集成电路有限责任公司 | 一种智能卡仿真卡 |
| WO2017020683A1 (zh) * | 2015-08-05 | 2017-02-09 | 深圳市中兴微电子技术有限公司 | 一种测量被测器件噪声系数的方法和装置 |
| CN113504454A (zh) * | 2021-06-07 | 2021-10-15 | 深圳市时代速信科技有限公司 | 一种分析仪的校准方法及芯片测试方法和系统 |
| CN114755558A (zh) * | 2022-04-08 | 2022-07-15 | 广东利扬芯片测试股份有限公司 | 射频芯片的数据补偿方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116027179A (zh) * | 2023-02-22 | 2023-04-28 | 上海安其威微电子科技有限公司 | 一种开关芯片的测试器件、方法、电子设备及存储介质 |
| CN116027179B (zh) * | 2023-02-22 | 2023-06-27 | 上海安其威微电子科技有限公司 | 一种开关芯片的测试器件、方法、电子设备及存储介质 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6570397B2 (en) | Timing calibration and timing calibration verification of electronic circuit testers | |
| US9291644B2 (en) | Contactless measuring system for contactless decoupling of a signal running on a signal waveguide | |
| KR101177133B1 (ko) | 모의 웨이퍼, 시스템 및 자동 테스트 장비를 조정하는 방법 | |
| CN103809100B (zh) | 晶圆自动测试系统 | |
| KR100518546B1 (ko) | 집적회로 패키지를 테스트하기 위한 테스트 보드 및 이를이용한 테스터 보정방법 | |
| TWI705255B (zh) | 用於檢測晶片的測試裝置 | |
| US10371716B2 (en) | Method and apparatus for socket power calibration with flexible printed circuit board | |
| CN101173970B (zh) | 用于高频测量的芯片式探测器和测量方法 | |
| CN115144805A (zh) | 一种用于射频开关芯片测试的在线快速校准方法 | |
| US6724181B2 (en) | Method of calibrating a test system for semiconductor components, and test substrate | |
| CN115291085A (zh) | 射频封装芯片的测试系统及方法 | |
| US20150212186A1 (en) | Method of calibrating and operating testing system | |
| US7525302B2 (en) | Method of estimating channel bandwidth from a time domain reflectometer (TDR) measurement using rise time and maximum slope | |
| JP3730340B2 (ja) | 半導体試験装置 | |
| CN113341360B (zh) | 用于芯片测试的射频校准装置及其校准方法 | |
| EP1041389B1 (en) | System and method for characterising a test fixture | |
| TW202301821A (zh) | 用於補償導因於導電信號測試中的射頻（ｒｆ）信號探針失配的功率損失的系統及方法 | |
| CN115407179A (zh) | 一种利用测试焊点对应关系提高准确性的晶圆测试方法 | |
| US6288555B1 (en) | Fixture for use in measuring an electrical characteristic of a pogo pin | |
| US6876183B2 (en) | Systems and methods for making a high-bandwidth coaxial cable connection | |
| US20100259278A1 (en) | Testing circuit board | |
| US20240125881A1 (en) | Power calibration adapter, measurement application system, method | |
| US6891392B2 (en) | Substrate impedance measurement | |
| US20060181300A1 (en) | Method for testing a circuit unit and test apparatus | |
| Gantner et al. | An Efficient Pico-Probe Error Box Removal Method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20221004 |