KR101177133B1

KR101177133B1 - 모의 웨이퍼, 시스템 및 자동 테스트 장비를 조정하는 방법

Info

Publication number: KR101177133B1
Application number: KR1020050123974A
Authority: KR
Inventors: 로미 메이더
Original assignee: 어드밴테스트 (싱가포르) 피티이. 엘티디.
Priority date: 2004-12-16
Filing date: 2005-12-15
Publication date: 2012-08-24
Also published as: DE102005034208A1; CN1790047B; TWI378521B; KR20060069303A; TW200623298A; US20060132162A1; CN1790047A; US7323897B2

Abstract

일 실시예에서, 자동 테스트 장비를 조정하는 모의 웨이퍼는 다수의 상호접속 영역을 갖는 인쇄 회로 보드를 포함하는데, 각각의 상호접속 영역은 접속 트레이스를 통해 결합되는 모의 다이 패드의 쌍을 포함한다. 또 다른 실시예에서, 자동 테스트 장비(ATE)를 조정하는 방법은 모의 웨이퍼를 ATE에 결합하는 단계와 ATE가 i) 테스트 헤드 커넥터에 대해 모의 웨이퍼를 인덱싱하고, ii) 테스트 헤드 커넥터의 다수의 프로브를 다수의 모의 웨이퍼의 모의 다이 패드에 결합하고, iii) 모의 웨이퍼의 한 쌍의 모의 다이 패드 및 접속 트레이스를 통해 결합되는 한 쌍의 프로브 사이에 테스트 신호를 전송하며, iv) 전송된 테스트 신호의 특성을 기록함으로써 ATE의 선택된 신호 경로 또는 경로들을 조정하는 단계를 포함한다.

Description

모의 웨이퍼, 시스템 및 자동 테스트 장비를 조정하는 방법{MOCK WAFER, SYSTEM CALIBRATED USING MOCK WAFER, AND METHOD FOR CALIBRATING AUTOMATED TEST EQUIPMENT}

도 1은 예시적인 모의 웨이퍼의 레이아웃을 도시하는 도면,

도 2는 도 1에 도시된 모의 웨이퍼의 예시적인 PCB 층을 도시하는 도면,

도 3은 자동 테스트 장비를 조정하는 예시적인 방법을 도시하는 도면,

도 4는 예시적인 생산 웨이퍼를 도시하는 도면,

도 5는 도 1 및 도 4에 도시된 웨이퍼를 검사하는 자동 테스트 장비와 짝을 이룰 수 있는 예시적인 프로브카드를 도시하는 도면,

도 6은 도 1,4 및 도 5에 도시된 웨이퍼 및 프로브카드를 사용할 수 있는 예시적인 자동 테스트 장비 시스템을 도시하는 도면.

도면의 주요 부분에 대한 부호의 설명

100 : 모의 웨이퍼 210 : 유전체 층

220 : 패드 225 : 트레이스

605 : 테스트 헤드 625 : 제어 시스템

처음 사용하기 전에, 또한 그 이후에 주기적으로, 전자 회로 자동 테스트 장비(ATE)는 그 신호 경로의 제조 변화(manufacturing variances), 테스트하의 장치(DUT)가 테스트되는 주변 여건, 및 다른 요인들이 ATE로부터 얻어진 테스트 데이터를 해석할 때 고려될 수 있도록 하기 위해 조정(calibration)될 필요가 있다.

전형적으로, 조정은 1) ATE(예를 들어, 마스터 클록 소스)의 기준 채널을 ATE의 다른 채널 각각에 순차적으로 접속하는 단계와, 2) 각각의 순차적 접속 이후에 테스트 신호를 전송하는 단계, 및 3) 각각의 전송된 테스트 신호의 특성을 기록하는 단계(예를 들어, 신호 지연을 기록)를 포함한다.

전통적으로, ATE는 ATE의 기준 채널을 ATE의 다른 채널의 각각에 순차적으로 접속하는 기계적 로봇 또는 릴레이 매트릭스를 사용하여 조정될 수 있다. 그러나, 이들 해법은 매우 고가인 경향이 있고 조정을 완료하기 위해서는 상당한 양의 시간을 필요로 한다. 또한, 그들은 보통 생산 테스트 환경과는 다를 수 있는 "조정 환경"에서 조정을 착수한다. 예를 들어, 조정 환경은 전형적으로 프로브카드(즉, 생산 테스트 동안 특정 DUT(또는 DUT 세트)에 ATE를 연결하도록 설계된 맞춤형 인터페이스)를 포함하지 않을 것이다.

ATE 조정을 착수하는 또 다른 방식은 맞춤 제작된 반도체 웨이퍼를 통해 이루어진다. 맞춤 웨이퍼는 다소의 능동 회로(예를 들어, 스위칭 매트릭스)를 포함 할 수 있지만, 간단한 실시예에서는 단지 다수의 맞춤 다이를 포함하고, 다이 각각은 하나 이상의 핀 쌍을 구비하며 이들 핀 쌍들은 회로 트레이스(또는 트레이스)를 통해 상호접속된다. 맞춤 웨이퍼를 사용하면 이 웨이퍼는 생산 웨이퍼와 유사하게 ATE에 장착되어, 프로브카드 신호 경로의 측면에서 ATE의 조정을 인에이블링할 수 있다는 장점이 있다. 그러나, 맞춤 제작 반도체 웨이퍼도 매우 고가인 경향이 있고, 그들의 가용 수명은 짧을 수 있다(예를 들어, 흔히, 반복되는 검사로 인해, 그들의 다이 패드는 마모될 수 있고, 그에 따라 다이 패드의 일관성이 손실되고 ATE 채널의 접속이 약해진다).

일 실시예에서, 자동 테스트 장비를 조정하는 모의 웨이퍼는 다수의 상호접속 영역을 갖는 인쇄 회로 보드를 포함하는데, 각각의 상호접속 영역은 접속 트레이스를 통해 결합되는 모의 다이 패드의 쌍을 포함한다.

또 다른 실시예에서, 시스템은 자동 테스트 장비(ATE), 모의 웨이퍼 및 조정 프로그램을 포함한다. ATE는 프로세서와, ATE의 다수의 신호 경로에 결합되는 테스트 헤드 커넥터를 포함한다. 모의 웨이퍼는 다수의 상호 접속 영역을 갖는 인쇄 회로 보드(PCB)를 포함하는데, 각각의 상호 접속 영역은 접속 트레이스를 통해 결합되는 한 쌍의 모의 다이 패드를 포함한다. 조정 프로그램은 프로세서에 의해 실행되어 ATE가 i) 테스트 헤드 커넥터에 대해 모의 웨이퍼를 인덱싱하고, ii) 테스트 헤드 커넥터의 다수의 프로브를 다수의 모의 웨이퍼의 다이 패드에 결합하고, iii) 모의 웨이퍼의 한 쌍의 모의 다이 패드 및 접속 트레이스를 통해 결합되는 한 쌍의 프로브 사이에 테스트 신호를 전송하며, iv) 전송된 테스트 신호의 특성을 기록함으로써 ATE의 선택된 신호 경로 또는 경로들을 조정하도록 한다.

또 다른 실시예에서, 자동 테스트 장비(ATE)를 조정하는 방법은 모의 웨이퍼를 ATE에 결합하는 단계를 포함한다. 모의 웨이퍼는 다수의 상호접속 영역을 갖는 인쇄 회로 보드(PCB)를 포함하는데, 각각의 상호접속 영역은 접속 트레이스를 통해 결합되는 한 쌍의 모의 다이 패드를 포함한다. 모의 웨이퍼를 ATE에 결합한 후에, ATE는 i) 테스트 헤드 커넥터에 대해 모의 웨이퍼를 인덱싱하고, ii) 테스트 헤드 커넥터의 다수의 프로브를 다수의 모의 웨이퍼의 모의 다이 패드에 결합하고, iii) 모의 웨이퍼의 한 쌍의 모의 다이 패드 및 접속 트레이스를 통해 결합되는 한 쌍의 프로브 사이에 테스트 신호를 전송하며, iv) 전송된 테스트 신호의 특성을 기록함으로써 ATE의 선택된 신호 경로 또는 경로들을 조정한다.

다른 실시예도 개시되어 있다.

본 발명의 예시적이고 바람직한 실시예가 도면에 도시되어 있다.

웨이퍼 레벨 수용 테스팅 동안, ATE는 반도체 웨이퍼 상의 다수의 다이(즉, 전자 회로)를 테스트 장비에 적용하여 이 다이가 통과되어 수용되어야 하는지, 또는 그들이 실패하여 거절되어야 하는지를 결정한다. 다이가 통과되는 경우, 그 다이는 다이싱, 패키징 및 사용 또는 판매될 수 있다.

일반적으로, 웨이퍼는 밀집하여 포진되어 있고, 그 상에는 수개에서 수백개의 다이가 제조된다. 이어서, 각각의 다이는 수개에서 수백개의 다이 패드를 전력, 접지 및 I/O(입/출력) 접속용으로 포함할 수 있다. 그 결과, 웨이퍼 당 다이 패드의 밀도는 수천까지 치솟을 수 있다. 예를 들어, 도 4는 16개의 다이(W1-W16)를 갖는 비교적 간단한 웨이퍼(400)를 도시하는데, 각각의 다이는 16개의 다이 패드(DP1-DP16) 세트를 갖는다.

수용 테스팅 동안, ATE는 웨이퍼 상의 다이 패드에 물리적으로 접촉한다. 흔히, ATE에는 특정 DUT 웨이퍼와 ATE의 보다 일반적인(또는 적응가능한) I/O 핀 간의 인터페이스로서 작용하는 커넥터(예를 들어, 프로브카드)를 갖추고 있다. 몇몇 경우에, 프로브카드는 웨이퍼의 모든 다이 패드를 한번에 접촉할 수 있다. 그러나, ATE에는 웨이퍼 테스팅이 수행될 수 있는 수백에서 수천의 신호 경로(또는 채널)가 제공될 수 있지만, 종종 ATE는 웨이퍼의 모든 다이 패드에 대해 동시에 테스트를 수행할 수 없다. 결과적으로, 프로브카드는 전형적으로 웨이퍼 상의 다이 패드의 서브세트, 예를 들어 특정 다이 세트의 모든 다이 패드와 접촉하도록 설계된 프로브(예를 들어, 현미 침 또는 스프링 핀)의 레이아웃을 포함할 것이다. 다이 패드의 서브세트에 대해 다수의 테스트를 수행한 후에, ATE는 웨이퍼에 대해 프로브카드를 인덱싱(이동)할 것이고 그의 상이한 다이 패드 세트에 대해 터치다운할 것이다. 몇몇 경우에, 인덱싱, 터치다운 및 일련의 테스트 수행의 동작은 몇 번 반복될 수 있다.

예를 들어, 도 5는 비교적 간단한 프로브카드(500)를 도시한다. 프로브카드(500)는 16개의 프로브로 구성된 네 개의 세트(P1-P4)를 포함하는데, 이를 통해 프로브카드(500)는 웨이퍼(400) 상의 네 개의 다이로 구성된 상이한 서브세트에 대해 인덱싱 및 터치다운할 수 있다(즉, 다이에 대해 병렬 테스팅할 수 있다). 일반적으로, 프로브카드의 각각의 프로브는 하나의 ATE 신호 경로 또는 채널에 결합될 것이다. 따라서, 프로브카드(500)의 64개의 프로브는 제각각 64개의 상이한 ATE 신호 경로에 결합될 수 있다. 그러나, ATE 신호 경로의 수는 항상 ATE 채널의 수와 동일하지는 않는다. 예를 들어, 멀티플렉싱의 경우, 다수의 채널이 하나의 프로브에 결합될 수 있고, 또는 다수의 프로브는 하나의 채널에 결합될 수 있어, 프로브 또는 채널보다 많은 신호 경로를 생성할 수 있다.

도 6은 예시적인 ATE 시스템(600)을 도시한다. 설명을 위해, ATE 시스템(600)의 구조는 간략화되었다. ATE(600)는 테스트 헤드(605), 프로버(610), 테스트 헤드 지탱 암(615), 케이블 콘딧(conduit)(620), 제어 시스템(625), 암 조종기(630) 및 암 평형부(635)를 포함한다. 콘딧(620)은 테스트 헤드(605), 프로버(610), 암 조종기(630) 및 제어 시스템(625) 간에 다양한 테스트 및 제어 신호를 전달하는 하나 이상의 케이블을 포함할 수 있다.

제어 시스템(625)은 하나 이상의 프로세서, 메모리, 신호 발생기 및 신호 분석기를 포함한 다양한 구성요소를 포함할 수 있다. 자동 방식으로 ATE를 동작시키기 위한 테스트 및 제어 정보를 정의하는 테스트 프로그램은 제어 시스템(625)의 메모리에 저장될 수 있고 그의 프로세서(들)에 의해 수행될 수 있다. 이러한 방식으로, 웨이퍼 테스팅은 약간의 사용자 입력으로 또는 사용자 입력없이 완료될 수 있다.

동작시, 암 조종기(630)는 프로브카드(500)가 테스트헤드(605)에 결합될 수 있고 웨이퍼(400)가 프로버(610)에 결합될 수 있는 일 측면으로 테스트 헤드(605)를 상향 이동시킨다. 몇몇 시스템에서, ATE(600) 내로/로부터 일련의 웨이퍼의 로딩 및 언로딩을 자동으로 수행하기 위해 카세트(도시되어 있지 않음)가 제공될 수 있다. 웨이퍼(400)를 로딩한 후에, 암 조종기(630), 테스트 헤드(605) 및/또는 프로버(610)는 프로카드(500) 또는 웨이퍼(400)를 이동시켜 프로브카드(500)에 대해 웨이퍼(400)를 인덱싱(즉, 정렬)하고 웨이퍼(400)의 다이 패드 세트에 대해 터치다운한다.

하나의 예시적인 ATE 시스템은 4,608 채널 버사테스트 시리즈 모델 V5400이며, 이는 미국 캘리포니아주 팔로 알토에 소재한 애질런트 테크놀리지스사로부터 입수가능하다.

처음 사용하기 전에, 또한 그 이후에 주기적으로, ATE는 그 신호 경로의 제조 변화, DUT가 테스트되는 주변 여건, 및 다른 요인들이 ATE로부터 얻어진 테스트 데이터를 해석할 때 고려될 수 있도록 하기 위해 조정(calibration)될 필요가 있다. 다이가 보다 고속으로 또한 보다 근접한 허용 오차로 동작하도록 설계됨에 따라 조정은 보다 중요해진다.

도 1은 16개의 상호접속 영역(M1-M16)을 포함하는 예시적인 모의 웨이퍼(100)의 레이아웃을 도시하는데, 각각의 영역은 16개의 모의 다이 패드(DP1-DP16)를 갖는다. 도시되어 있는 바와 같이, 상호접속 영역은 "모의 다이"의 형태를 취 할 수 있다. 즉, 각각의 상호접속 영역은 생산 다이(예를 들어, 다이(W1-W16) 중 하나) 상의 다이 패드의 수 및 배열과 유사한 다이 패드 수 및 배열을 가질 수 있다. 몇몇 경우에, 상호접속 영역은 생산 다이보다 적은 다이 패드를 포함할 수 있다. 그러나, 프로브카드(500)의 프로브에 대한 손상을 줄이기 위해, 각각의 상호접속 영역은 바람직하게 금속 패드, 접지면 또는 공통 평면을 프로브카드(500)의 프로브 각각에 제공하여 터치다운을 수행한다.

상호접속 영역 또는 "모의 다이"이라고 지칭되는 이유는 그들은 생산 다이로 기능을 하지 않기 때문이다. 오히려, 각각의 상호접속 영역은 접속 트레이스를 통해 결합되는 한 쌍의 모의 다이 패드를 포함한다. 바람직하게, 결합된 다이 패드는 한 쌍의 생산 다이 패드 간의 관계에 대응하는 관계를 가진다. 이러한 방식으로, 또한 이하에서 보다 자세히 설명되는 바와 같이, ATE 조정은 생산 테스팅에서 실제로 사용될 프로브카드를 사용하여 수행될 수 있어서, 생산 프로브카드의 문맥에서 ATE의 조정을 인에이블링할 수 있다.

몇몇 경우에, 모의 웨이퍼 상의 각각의 상호접속 영역은 접속된 모의 다이 패드의 고유의 쌍(unique pair)을 포함할 수 있다. 예를 들어, 도 1은 16개의 고유의 모의 다이(M1-M16)를 포함하는 모의 웨이퍼(100)를 예시한다. 예를 들어, 다이 패드(DP8)는 ATE(600)의 기준 채널에 접속되는 프로브카드 프로브에 대응하는 것으로 가정한다. 당업계에 알려져 있는 바와 같이, 기준 채널은 ATE의 모든 채널이 상대적 방식으로 조정될 수 있는 마스크 클록 신호 등을 제공할 수 있다. 예를 들어, AC 조정 동안, 클록 신호는 ATE의 기준 채널과 각각의 ATE의 다른 채널 간에 전송될 수 있다. 전송 지연은 ATE의 채널 각각에 기록될 수 있어 ATE의 고유 지연은 생산 테스트 동안 DUT로부터 얻어진 임의의 시간 지연에서 제외될 수 있다.

프로브카드 프로브 세트, 예를 들어 프로브카드(500)의 세트(P1)가 도 1에 도시된 16개의 모의 다이 각각에 대해 순차적으로 인덱싱되고 터치다운되는 경우, 각각의 프로브카드의 프로브, 및 이들이 접속되는 ATE 채널은 모의 다이 패드(DP8)에 결합된 ATE 채널(예를 들어, 기준 채널)에 대해 조정될 수 있다.

도 1에서, 모의 다이(M8)는 기준 다이 패드(DP8)와 그 자신과의 접속을 나타낸다. 따라서, 이 모의 다이는 ATE(600) 상에서 단락 테스팅을 수행하는데 사용될 수 있고, 또는 그것은 제거되어, 모의 웨이퍼(100) 상에 형성될 필요가 있는 모의 다이의 총계를 줄일 수 있다. 몇몇 경우에, 다른 모의 다이도 제거될 수 있다. 예를 들어, 생산 다이의 전력 또는 접지 패드를 기준 패드에 결합할 수 있는 모의 다이는 제거될 수 있다.

몇몇 경우에, 생산 웨이퍼(400) 상의 접지 패드에 대응하는 모든 모의 다이 패드는 상호접속될 수 있고 ATE(600)의 접지에 결합될 수 있다. 이것은 예를 들어 모의 다이 패드를 프로브카드(500)의 접지 프로브에 결합함으로써, 또는 모의 다이 패드를 모의 웨이퍼(100)의 접지 층에 결합함으로써 달성될 수 있다. 유사한 방식으로, 생산 웨이퍼(400) 상의 전력 패드에 대응하는 모든 모의 다이 패드는 상호접속될 수 있다(또한 ATE(600)를 통해 전력에 결합될 수 있고 되지 않을 수도 있다). 유사한 전용의 전력 및 접지 패드가 모의 웨이퍼(100) 상에서 함께 결합되거나 또는 대응하는 프로브카드 프로브를 통해 접지 또는 전력에 결합되는지 여부를, 모의 웨이퍼(100)를 사용하여 수행되는 조정 종류에 의존할 수 있다. 예를 들어, 소정의 조정 절차는 정확한 결과를 얻기 위해 소정의 특성 임피던스를 필요로 할 수 있으며, 그 경우 공용의 패드에 결합된 모든 신호 경로를 결합하게 되면 부정확한 결과를 야기할 수 있다. 임의의 수의 모의 웨이퍼 및 모의 다이 구성이 가능하기 때문에, 몇몇 모의 웨이퍼 상의 접지 및 전력 경로는 결합되면서, 다른 모의 웨이퍼 상의 접지 및 전력 경로는 결합되지 않을 수 있다.

모의 웨이퍼(100)는 바람직하게 인쇄 회로 보드(PCB) 기법을 사용하여 구성된다. 따라서, 모의 웨이퍼(100)는 반도체 웨이퍼가 아닌 PCB 웨이퍼이다. 도 2는 모의 웨이퍼(100)의 예시적인 2-층 구성을 나타낸다. 즉, 도 2에 도시된 모의 웨이퍼(100)는 유전체 층(210)에 의해 분리되는 두 개의 금속 층(200,205)을 포함한다. 모의 다이 패드 및 접속 회로 트레이스는 상위 금속 층(200)에 형성될 수 있고, 하위 금속 층(205)은 부가적인 강도 및 가능하면 접지면을 모의 웨이퍼(100)에 제공할 수 있다.

일 실시예에서, 유전체 층(210)은 두께가 10 밀(mils)(0.01 인치)인 FR-4 물질(즉, 불꽃 저지 유리 섬유 4)을 포함한다. FR-4 유전체 층을 갖는 2-층 PCB는 그것이 생산 웨이퍼(400)의 평탄도 및 두께와 일치하도록 쉽게 형성될 수 있다는 점에서 바람직하다. 그러나, 다른 물질도 유전체 층(210)용으로 적절할 수 있다.

예를 들어, 두 개의 금속 층(200,205)은 0.5 온스 또는 0.65밀(0.00065 인치) 두께의 구리를 포함할 수 있다. 몇몇 실시예에서, 선택적인 판금(215)이 모의 웨이퍼(100)의 패드(예를 들어, 패드(220)) 및 트레이스(225)에 부가될 수 있다. 예를 들어, 패드(220) 및 트레이스(225)는 200 마이크론(0.0002 인치)의 니켈 및 50 마이크론(0.00005 인치)의 하드 골드(예를 들어, 99.7%의 금과 0.3%의 코발트의 혼합)로 판금될 수 있다. 이와 딜리, 다른 판금 두께 및 물질이 대체될 수 있고 또는 부가적으로 적용될 수 있다. 판금은 수천 번의 프로브카드 터치 다운에도 실패없이 견딜 수 있는 증가된 강도를 제공한다. 바람직하게, 판금 두께는 모의 웨이퍼의 두께 전체의 문맥에서 고려된다. 이러한 방식으로, PCB 상의 모의 다이 패드의 높이는 생산 웨이퍼(400) 상의 생산 다이 패드의 높이와 실질적으로 일치할 수 있다.

몇몇 실시예에서, 제 2 금속 층(205)은 양호한 접지면을 제공하는 도전성이 높은 금속(예를 들어, 구리)을 포함할 수 있고, 유전체 층(210)의 두께는 제 1 금속 층(200)에 형성된 모든 금속화에 대해 균일한 특성 임피던스(예를 들어, 50옴)를 제공하도록 제어될 수 있다. 그러나, 몇몇 실시예에서, 제 2 금속 층(205)은 도전성이 약한 도전체일 수 있고 또는 비-도전체로 대체될 수 있다. 즉, 몇몇 실시예에서, 층(205)은 모의 웨이퍼(100)에 접지면을 제공하지 않고, 단지 모의 웨이퍼(100)에 평면성 및 강성도를 제공할 수 있다. 사실, 모의 웨이퍼(100)의 크기 및 필요로 하는 취급방식에 따라, 모의 웨이퍼(100)의 일부 실시예는 층(205)을 전혀 필요로 하지 않을 수 있다.

모의 웨이퍼(100)의 몇몇 실시예는 둘 이상의 금속 층(200,205), 및 이들 금속 층 간의 접속(예를 들어, 비아(vias))을 포함할 수 있다. 그러나, 부가적인 금속 층 및 금속 층 간의 비아를 사용하면 모의 웨이퍼(100)의 평탄도 및 두께를 제어하기가 어렵고, 따라서 대응하는 생산 웨이퍼를 모방하는 모의 웨이퍼의 능력을 방해할 수 있다.

앞서 설명한 바와 같이, 제 1 금속 층(200)에서의 금속화에 대해 균일한 특성 임피던스가 요구될 수 있다. 예를 들어, 50옴 임피던스를 유지하기 위해, 모의 웨이퍼(100)는 10 밀 유전체 층(210)을 10밀의 폭을 갖는 제 1 금속 층 트레이스와 결합하여 포함할 수 있다.

몇몇 실시예에서, 상호접속 영역은 한 쌍의 상호접속된 모의 다이 패드보다 많이 제공될 수 있는데, 특히 ATE의 각 채널이 서로의 채널에 대해 조정되는 경우(기준 채널에 대해서만 조정되는 경우 대신)에 그러하다. 모의 웨이퍼의 상호접속 영역은 둘보다 많은 모의 다이 패드를 상호접속킬 수 있다. 그러나, 이것은 흔히 특성 임피던스의 손실, 및 원치 않는 신호 반사를 야기할 것이다(유전체 층(210)의 두께의 증가 또는 감소, 또는 안정된 접지 층(205)의 제공을 통해 이들 결과를 줄일 수 있을 지라도).

몇몇 실시예에서, 모의 웨이퍼(100)는 유일하게 구성된 다수의 모의 다이를 포함할 수 있고, 다른 실시예에서는, 모의 웨이퍼(100)는 단일 모의 다이, 복수의 동일한 모의 다이 또는 고유의 및 복제된 모의 다이의 다양한 조합을 포함할 수 있다. 예를 들어, 동일한 모의 다이 구성이 모의 웨이퍼 상에서 반복되어 각각이 동일한 구성을 갖는 모의 다이의 패턴 또는 매트릭스를 형성함으로써 프로브카드(500)가 한번 터치다운하여 그의 프로브 세트(P1-P4)의 접속된 신호 경로를 동시에 조정할 수 있다. 다른 모의 웨이퍼는 단일 터치다운 동안 병렬 조정을 위해 다른 프로브/신호 경로를 접속하는 유일하게 구성된 다른 모의 다이의 패턴 및 매트릭스를 포함할 수 있다. 동일한 구성(반복적으로 구성된 모의 다이 패턴)을 각각 갖는 모의 다이 패턴의 정렬은 보다 적은 인덱싱 및 터치다운 단계를 야기할 수 있지만, 그것은 또한 부가적인 모의 웨이퍼를 필요로 할 수 있다. 이러한 트레이드오프는 특정 세트의 환경에 따라 일 방식으로 또는 다른 방식으로 해결될 수 있다.

상호접속 영역이 완전한 세트의 모의 다이 패드를 제공하지 않는 경우, 모의 웨이퍼(100) 상에서 상호접속된 모의 다이 패드의 밀도를 증가시킬 수 있다. 그러나, 각각의 상호접속된 영역이 완전한 세트의 모의 다이 패드를 포함함으로써, 모의 웨이퍼는 ATE가 생산 웨이퍼(400)를 테스트하게될 여건을 보다 가깝게 복제할 수 있게 하는 것이 바람직하다. 각각의 모의 다이 패드가 귀금속으로 판금되어 프로브카드의 프로브에 대한 훼손 및/또는 손상을 경감하는 것이 또한 바람직하다.

몇몇 실시예에서, 조정을 수행하기 위해서는 둘 이상의 모의 웨이퍼가 필요할 수 있다. 예를 들어, 다이가 512개의 핀(다이 패드)을 갖고 이Tr, 그들 중 256개만이 하나의 웨이퍼 상에 배치되며, 모의 패드 당 하나의 접속만이 이루어지는 경우, 프로브카드 프로브에 결합된 각 신호 경로를 테스트하기 위한 512개의 접속을 제공하기 위해 각 모의 웨이퍼 상에 256개의 모의 다이를 구비한 두 개의 모의 웨이퍼가 요구될 수 있다. 더 나아가, 프로버 이동성 한계, 및 모의 웨이퍼 상의 모의 다이의 배치는 둘 이상의 모의 웨이퍼를 필요로 할 수 있다. 제공된 경우, 하나 이상의 모의 웨이퍼는 자동 로딩 및 언로딩을 위해 ATE 카세트(도시되어 있지 않음) 내로 로딩될 수 있다.

ATE(600)를 조정하는 예시적인 방법(300)은 도 3에 도시되어 있다. 방법(300)은 모의 웨이퍼(100)를 ATE(600)에 결합하는 단계(302)로 시작한다. 예를 들어, 모의 웨이퍼(100)는 다수의 상호접속 영역을 갖는 PCB를 포함하는데, 각각의 영역은 접속 트레이스를 통해 결합되는 한 쌍의 모의 다이 패드를 포함한다.

방법(300)은 ATE(600)가 1) 테스트 헤드 커넥터(예를 들어, 프로브카드(500))에 대해 모의 웨이퍼(100)를 인덱싱하고(306), 2) 테스트 헤드 커넥터(500)의 다수의 프로브를 다수의 모의 웨이퍼의 모의 다이 패드에 결합하며(308), 3) 모의 웨이퍼(100)의 한 쌍의 모의 다이 패드와 접속 트레이스를 통해 결합되는 한 쌍의 프로브 사이에 테스트 신호를 전송하고(310), 4) 전송된 테스트 신호의 특성을 기록함으로써 ATE(600)의 선택된 신호 경로 또는 경로들을 조정하도록(312) 야기되는 경우(304) 계속된다. 예를 들어, 기록된 신호 특성은 전송 지연일 수 있다.

ATE(600)의 구성에 따라, 모의 웨이퍼(100)와 테스트 헤드 커넥터(500) 사이의 인덱싱은 테스트 헤드(605), 프로버(610) 또는 이들 둘 다를 이동시킴으로써 수행될 수 있다.

몇몇 경우에 있어서, 방법(300)은 모든 신호가 경로 조정되었는지에 대한 결정 단계(314)로 이어지고, 몇몇 신호 경로가 조정되지 않은 경우, 모의 웨이퍼(100)와 테스트 헤드 커넥터(500)의 상이한 인덱싱으로 동작(306-310)이 반복될 수 있다.

몇몇 실시예에서, 방법(300)은 예를 들어 ATE(600)의 제어 시스템(625)의 메모리에 저장되는 조정 프로그램을 통해 구현될 수 있다.

하나의 예시적인 조정 절차에 따르면, 조정 프로그램은 먼저 프로브 세트 (P4)(도 5)가 모의 다이(M1)에 대해 터치다운하도록 야기할 수 있다. 테스트 신호를 전송하고 조정을 수행한 후에, 조정 프로그램은 프로브 세트(P3 및 P4)가 모의 다이(M1 및 M2)에 대해 터치다운하도록 모의 웨이퍼(100)와 프로브카드(500)를 다시 인덱싱할 수 있다. 테스트 신호를 전송하고 조정을 수행한 후, 조정은 프로브 세트(P3 및 P4)가 모의 웨이퍼(100)의 제 1 행에 있는 모든 모의 다이를 인덱싱하도록 모의 웨이퍼(100) 및 프로브카드(500)를 몇 번 다시 인덱싱할 수 있다. 그 이후, 모의 웨이퍼(100) 및 프로브카드(500)는 프로브 세트(P2 및 P4)가 모의 다이(M1 및 M5)를 인덱싱하도록 인덱싱될 수 있다. 이러한 재-인덱싱은 각각의 프로브 세트(P1-P4)가 각각의 모의 다이(M1-M16)를 인덱싱하고 조정 판독이 프로브 세트 및 모의 다이의 각각의 조합에 대해 얻어질 때까지 계속된다.

임의의 조정 절차 동안의 인덱스 및 터치다운의 정확한 수는 특정 프로브카드(500) 및 모의 웨이퍼(100)의 설계(그들의 크기 및 프로브 또는 다이 패드의 수를 포함함) 및 조정 프로그램의 특성에 따라 달라질 것이다. 프로브카드(500)를 통해 모든 신호 경로를 조정하는데 필요한 터치다운의 수를 최소화하기 위해, 모의 웨이퍼는 모의 다이 반복(즉, 단일 웨이퍼 상에 둘 이상의 동일한 모의 다이)을 포함할 수 있다. 프로브카드(500)는 또한 둘 이상의 모의 웨이퍼(각각의 모의 웨이퍼는 상이한 유형의 또는 패턴의 상호접속 영역을 가짐)를 사용하여 조정될 수 있다.

다양한 ATE 및 프로브카드 조정은 위에서 설명한 방법을 사용하여 수행될 수 있다. 예를 들어, AC 타이밍(즉, 경로 지연 또는 디스큐(deskew)) 조정은 기준 채널을 통해 클록 또는 다른 신호를 주입할 수 있고, 그런 다음 다수의 다른 ATE 채널 각각을 통해 클록 신호를 검출할 수 있는데, 이는 이들 채널은 모의 웨이퍼의 상이한 다이에 대한 터치다운을 통해 기준 채널에 결합되기 때문이다.

몇몇 실시예에서, 각각의 신호 경로는 각각의 모의 다이마다 기준 경로에 대해 디스큐잉된다. 디스큐 테스트 결과는 절대적이기보다는 기준에 대해 상대적이다. 상대적 지연이 사용되어 기준 신호 경로에 대한 각 신호 경로를 조정한다. 모의 다이에 대한 상대적 지연 세트는 가장 짧은 상대적 지연으로 정규화된다(즉, 상대적 지연은 가장 짧은 상대적 지연에 상대적으로 되어감). 몇몇 실시예에서, 상대적 지연 데이터는 접속 트레이스 길이를 다르게 함으로써 조정될 수 있다(예를 들어, 상이한 쌍의 모의 다이 패드를 접속하는 트레이스의 길이가 다른 경우).

본 명세서에서 개시되어 있는 모의 웨이퍼 및 동반하는 조정 절차를 통해 프로브카드는 조정에 대한 기준 없이 설계될 수 있고, 따라서 프로브카드 설계에 대한 부가적인 프로브 및 복잡도를 피할 수 있고 또한 보다 정확하게 제조할 수 있다. 또한, 조정 동안 사용되는 동일한 프로브카드는 생산 테스트 동안 사용될 수 있다. 또한, 모의 웨이퍼는 다수의 접촉을 견뎌낼 수 있도록 만들어지고, 때때로 소모되기 전에 수천 번의 검사를 받을 수 있다. 또한, PCB 기술에 기반을 둔 모의 웨이퍼는 맞춤형 반도체 웨이퍼보다 비용이 덜 들고 반도체 웨이퍼 보다 내구성이 강하다. 또한, PCB 기술에 기반을 둔 모의 웨이퍼는 웨이퍼의 기계적 크기(예를 들어, 두께 및 평탄도)에 쉽게 일치할 수 있다. 특히, 두 개의 금속 층만을 포함하는 PCB의 경우에 더욱 그러하다.

위에서 설명한 방법 및 장치를 사용하여, ATE 조정은 동일한 속도 및 정확성을 가지면서도, 맞춤형 반도체 웨이퍼보다 저비용으로 수행될 수 있다.

Claims

자동 테스트 장비를 조정(calibrating)하는 모의 웨이퍼(mock wafer)에 있어서,

다수의 상호 접속 영역을 갖는 인쇄 회로 기판을 포함하되, 상기 상호 접속 영역의 각각은 접속 트레이스를 통해 결합되는 한 쌍의 모의 다이 패드(mock die pads)를 포함하는

모의 웨이퍼.
제 1 항에 있어서,

각 쌍의 상기 모의 다이 패드는 한 쌍의 생산 다이 패드(production die pads) 간의 관계에 대응하는 관계를 갖는

모의 웨이퍼.
제 1 항에 있어서,

상기 인쇄 회로 기판은 상기 다수의 상호 접속 영역을 포함하되, 상기 상호 접속 영역의 각각은 접속된 모의 다이 패드의 고유한(unique) 쌍을 포함하는

모의 웨이퍼.
제 3 항에 있어서,

상기 접속된 모의 다이 패드의 고유의 쌍의 각각은 i) 단일 생산 다이 패드에 대응하는 제 1 모의 다이 패드와, ii) 다른 고유의 생산 다이 패드에 대응하는 제 2 모의 다이 패드를 포함하는

모의 웨이퍼.
제 1 항에 있어서,

상기 상호 접속 영역의 각각은 생산 다이 상의 다이 패드의 세트와 동일한 개수의 모의 다이 패드의 세트를 포함하는

모의 웨이퍼.
제 1 항에 있어서,

상기 인쇄 회로 기판은 생산 다이 상의 다이 패드의 개수와 동일하고 상기 생산 다이 상의 기준 패드, 접지 패드 및 전력 패드의 개수보다 적은 개수의 상기 상호 접속 영역을 갖는

모의 웨이퍼.
제 1 항에 있어서,

상기 인쇄 회로 기판은 유전체 층에 의해 분리되는 두 개의 금속 층만을 포함하는

모의 웨이퍼.
제 7 항에 있어서,

상기 금속 층 및 유전체 층의 두께는 상기 금속 층 중 하나에 형성된 트레이스에 대해 50 옴(50Ω) 임피던스를 제공하도록 선택되는

모의 웨이퍼.
제 8 항에 있어서,

상기 두 개의 금속 층을 결합하는 도전성 경로는 존재하지 않는

모의 웨이퍼.
제 1 항에 있어서,

상기 인쇄 회로 기판 상의 상기 모의 다이 패드의 높이는 생산 웨이퍼 상의 생산 다이 패드의 높이와 실질적으로 일치하는

모의 웨이퍼.
제 1 항에 있어서,

상기 모의 다이 패드는 니켈 및 하드 골드(hard gold)로 도금되는

모의 웨이퍼.
자동 테스트 장비(ATE) - 상기 ATE는 i) 프로세서와, ii) 상기 ATE의 다수의 신호 경로에 결합되는 테스트 헤드 커넥터를 포함함 -와,

다수의 상호 접속 영역을 갖는 인쇄 회로 기판(PCB)을 포함하는 모의 웨이퍼- 상기 다수의 상호 접속 영역의 각각은 접속 트레이스를 통해 결합되는 한 쌍의 모의 다이 패드를 포함함-와,

상기 프로세서에 의해 실행되는 경우, 상기 ATE로 하여금 i) 상기 테스트 헤드 커넥터에 대해 상기 모의 웨이퍼를 인덱싱하도록 하고, ii) 상기 테스트 헤드 커넥터의 다수의 프로브를 상기 모의 웨이퍼의 다수의 다이 패드에 결합하도록 하고, iii) 상기 모의 웨이퍼의 한 쌍의 모의 다이 패드 및 접속 트레이스를 통해 결합되는 한 쌍의 프로브 사이에 테스트 신호를 전송하도록 하며, iv) 상기 전송된 테스트 신호의 특성(characteristic)을 기록함으로써 상기 ATE의 선택된 신호 경로 또는 경로들을 조정하도록 하는 조정 프로그램을 포함하는

시스템.
제 12 항에 있어서,

상기 테스트 헤드 커넥터는 프로브카드(probecard)를 포함하는

시스템.
제 12 항에 있어서,

상기 조정 프로그램은 상기 ATE로 하여금 상기 인덱싱, 결합, 테스트 신호의 전송 및 조정을 반복하도록 하고, 각각의 반복은 상기 모의 웨이퍼 및 상기 테스트 헤드 커넥터의 상이한 인덱싱과 연관되는

시스템.
제 14 항에 있어서,

상기 모의 다이 패드의 각각의 쌍은 상기 ATE의 기준 채널에 결합되도록 배치된 모의 다이 패드를 포함하는

시스템.
제 12 항에 있어서,

다수의 부가적인 모의 웨이퍼를 더 포함하되,

상기 부가적인 모의 웨이퍼의 각각은, 접속 트레이스를 통해 결합되는 한 쌍의 모의 다이 패드를 포함하는 다수의 상호 접속 영역을 갖는 PCB를 포함하고, 상기 모의 웨이퍼 중 다른 모의 웨이퍼의 상호 접속 영역의 패턴과는 상이한 상호접속 영역의 패턴을 갖는

시스템.
자동 테스트 장비(ATE)를 조정하는 방법에 있어서,

모의 웨이퍼를 상기 ATE에 결합하는 단계 - 상기 모의 웨이퍼는 다수의 상호접속 영역을 갖는 인쇄 회로 기판(PCB)을 포함하되, 각각의 상호 접속 영역은 접속 트레이스를 통해 결합되는 한 쌍의 모의 다이 패드를 포함함 - 와,

상기 ATE로 하여금, i) 테스트 헤드 커넥터에 대해 상기 모의 웨이퍼를 인덱싱하도록 하고, ii) 상기 테스트 헤드 커넥터의 다수의 프로브를 상기 모의 웨이퍼의 다수의 모의 다이 패드에 결합하도록 하고, iii) 상기 모의 웨이퍼의 한 쌍의 모의 다이 패드 및 접속 트레이스를 통해 결합되는 한 쌍의 프로브 사이에 테스트 신호를 전송하도록 하며, iv) 상기 전송된 테스트 신호의 특성을 기록함으로써 상기 ATE의 선택된 신호 경로 또는 경로들을 조정하도록 하는 단계를 포함하는

자동 테스트 장비의 조정 방법.
제 17 항에 있어서,

상기 전송된 테스트 신호의 특성을 기록하는 단계는 상기 테스트 신호의 전송 지연을 기록하는 단계를 포함하는

자동 테스트 장비의 조정 방법.
제 17 항에 있어서,

상기 ATE로 하여금, 상기 인덱싱, 결합, 테스트 신호의 전송 및 조정을 반복하도록 하는 단계를 더 포함하되, 각각의 반복은 상기 모의 웨이퍼 및 상기 테스트 헤드 커넥터의 상이한 인덱싱과 연관되는

자동 테스트 장비의 조정 방법.