KR100798724B1 - 웨이퍼 테스트 방법 및 이를 위한 프로브 카드 - Google Patents

웨이퍼 테스트 방법 및 이를 위한 프로브 카드 Download PDF

Info

Publication number
KR100798724B1
KR100798724B1 KR1020070100771A KR20070100771A KR100798724B1 KR 100798724 B1 KR100798724 B1 KR 100798724B1 KR 1020070100771 A KR1020070100771 A KR 1020070100771A KR 20070100771 A KR20070100771 A KR 20070100771A KR 100798724 B1 KR100798724 B1 KR 100798724B1
Authority
KR
South Korea
Prior art keywords
unit
wafer
probe card
test
semiconductor chips
Prior art date
Application number
KR1020070100771A
Other languages
English (en)
Inventor
정인범
송병창
Original Assignee
주식회사 에이엠에스티
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 에이엠에스티 filed Critical 주식회사 에이엠에스티
Priority to KR1020070100771A priority Critical patent/KR100798724B1/ko
Application granted granted Critical
Publication of KR100798724B1 publication Critical patent/KR100798724B1/ko
Priority to PCT/KR2008/005900 priority patent/WO2009048255A2/en
Priority to JP2010527897A priority patent/JP2010541275A/ja
Priority to CN2008801198239A priority patent/CN101889338B/zh
Priority to US12/734,049 priority patent/US20100207652A1/en

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07314—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being perpendicular to test object, e.g. bed of nails or probe with bump contacts on a rigid support

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

본 발명은 프로브 카드를 이용한 웨이퍼 테스트시 프로브 카드의 비대칭적인 열변형을 최소화함과 함께 대면적의 웨이퍼를 효과적으로 테스트할 수 있는 웨이퍼 테스트 방법 및 이를 위한 프로브 카드에 관한 것으로서,
본 발명에 따른 웨이퍼 테스트 방법은 프로브 카드를 이용하여 웨이퍼 상태에서 반도체 칩을 테스트하는 웨이퍼 테스트 방법에 있어서, 상기 웨이퍼 상에 서로 이웃하고 N개(단, N은 2 내지 20의 자연수임)의 반도체 칩으로 구성되는 반복 유닛을 설정하고, 상기 반복 유닛을 중복되지 않게 웨이퍼 전체에 분산 배치하고, 상기 반복 유닛 내의 반도체 칩들이 1회 터치다운마다 1 개씩 순차적으로 테스트 되도록 상기 프로브 카드 혹은 웨이퍼를 N번 이동하면서 테스트하는 것을 특징으로 한다.
프로브, 미세 탐침, 웨이퍼 테스트, 프로브 카드

Description

웨이퍼 테스트 방법 및 이를 위한 프로브 카드{Method for wafer test and probe card for the same}
본 발명은 웨이퍼 테스트 방법 및 이를 위한 프로브 카드에 관한 것으로서, 보다 상세하게는 프로브 카드를 이용한 웨이퍼 테스트시 프로브 카드의 비대칭적인 열변형을 최소화함과 함께 대면적의 웨이퍼를 효과적으로 테스트할 수 있는 웨이퍼 테스트 방법 및 이를 위한 프로브 카드에 관한 것이다.
일반적으로 반도체 제조공정은 크게 전 공정인 패브리케이션(fabrication) 공정과 후 공정인 어셈블리(assembly) 공정으로 구분된다. 패브리케이션 공정은 웨이퍼 상에 집적회로 패턴을 형성하는 공정이며, 어셈블리 공정은 웨이퍼를 복수의 칩으로 분리시키고, 외부 장치와 전기적 신호의 연결이 가능하도록 각각의 칩에 도전성의 리드(lead)나 볼을 접속시킨 다음, 칩을 에폭시 등으로 몰딩시킴으로써 집적회로 패키지를 형성하는 공정이다.
어셈블리 공정을 진행하기 전에 각각의 칩의 전기적 특성을 검사하는 EDS(Electrical Die Sorting) 공정이 진행된다. EDS 공정은 웨이퍼를 구성하는 칩들 중에서 불량 칩을 판별하여 재생(repair) 가능한 칩은 재생시키고 재생 불가능한 칩은 제거시킴으로써 후속의 어셈블리 공정 등에서 소요되는 시간 및 원가를 절감하는 역할을 한다.
이와 같은 EDS 공정은 프로버(Prober)에서 진행되는데, 프로버(100)는 통상, 도 1에 도시한 바와 같이 테스트 대상물인 웨이퍼(102)가 안착되는 웨이퍼 척(101)과, 프로브 카드가 구비되는 테스트 헤드(103)를 포함하여 구성된다. 프로브 카드 상에는 다수의 미세 탐침이 구비되며, 미세 탐침은 웨이퍼의 각 칩에 구비된 패드에 전기적으로 접촉하여 궁극적으로 해당 칩의 불량 여부를 판별하게 된다.
한편, 반도체 기술이 발전함에 따라 원가 절감 및 생산성 향상을 위해 보다 많은 수의 칩이 단일 웨이퍼에 형성되고 있으며, 최근에는 300mm 웨이퍼 공정의 구현으로 웨이퍼 당 반도체 칩의 수량이 약 500개를 상회하고 있다.
이와 같이 웨이퍼가 대면적화된다는 것은 웨이퍼 단위로 테스트를 진행하는 EDS 공정 진행 측면에서 볼 때 1회 테스트시 테스트할 반도체 칩의 수가 증가됨을 의미하며, 이를 위해서는 프로브 카드 상에 구비되는 미세 탐침의 수 역시 증가되어야 한다.
그러나, 대면적의 웨이퍼에 대응하여 그에 상응하는 크기의 프로브 카드를 제작하고 해당 프로브 카드 상에 웨이퍼의 모든 반도체 칩에 대한 1회 테스트가 가능할 정도로 미세 탐침을 구비시키는 것은, 대량의 미세 탐침을 형성한다는 점에서 정렬 오류 등의 문제점이 발생할 가능성이 크고 프로브 카드를 통해 웨이퍼 상의 반도체 칩과 주고받는 전기적 신호를 처리하는 테스터(tester)의 처리 용량을 초과하게 되는 문제점이 있다.
이와 같은 문제점을 고려하여, 종래에는 대면적의 웨이퍼에 대해 테스트할 영역을 복수개의 단위 영역으로 정의하고 각각의 영역에 대해 순차적으로 테스트하는 방법을 택하고 있다. 예를 들어, 도 2 내지 도 4에 도시한 바와 같이 웨이퍼를 6개(TD1∼TD6), 4개(TD1∼TD4), 2개 영역(TD1 및 TD2)으로 구분하고 TD1 영역에서부터 TD2 또는 TD4 또는 TD6까지 순차적으로 터치다운(TD : Touch Down)하여 테스트를 진행하며, 이 때 프로브 카드 상에는 하나의 단위 영역에 상응하는 면적에 미세 탐침이 형성되어 있다. 여기서, 상기 터치다운(TD)이라 함은 프로브 카드와 웨이퍼가 밀착하여 프로브 카드 상의 미세 탐침과 웨이퍼 상의 반도체 칩의 패드가 접촉하는 것을 일컫는다.
이와 같은 종래의 웨이퍼 테스트 방법은 상대적으로 작은 크기의 프로브 카드를 이용하여 대면적의 웨이퍼를 테스트할 수 있는 장점은 있으나, 통상의 웨이퍼의 테스트 온도가 85℃인데 테스트가 복수 회에 걸쳐 진행됨에 따라 프로브 카드가 열변형에 노출되는 문제점이 있다. 또한, 도 2 내지 도 4에 도시한 바와 같이 TD1 영역과 TD2 영역 상에 존재하는 반도체 칩 영역이 서로 다름에 따라, TD1 영역과 TD2 영역을 순차적으로 테스트함에 있어서 프로브 카드의 열 접촉 부분이 상이하여 해당 프로브 카드가 비대칭적으로 열변형될 수 있다. 이와 같은 열변형은 프로브 카드의 평탄도 및 정렬 정밀도에 좋지 않은 영향을 끼친다. 또한, 각 영역의 테스트시 테스트에 참여되지 않는 미세 탐침이 많아 효율이 떨어지는 단점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로서, 프로브 카드를 이용한 웨이퍼 테스트시 프로브 카드의 비대칭적인 열변형을 최소화함과 함께 테스트 횟수를 최소화하여 대면적의 웨이퍼를 효과적으로 테스트할 수 있는 웨이퍼 테스트 방법 및 이를 위한 프로브 카드를 제공하는데 그 목적이 있다.
상기의 목적을 달성하기 위한 본 발명에 따른 웨이퍼 테스트 방법은 프로브 카드를 이용하여 웨이퍼 상태에서 반도체 칩을 테스트하는 웨이퍼 테스트 방법에 있어서, 자연수 N이 2~20의 값을 가질 때, 상기 웨이퍼 상에 서로 이웃하고 N개의 반도체 칩으로 구성되는 반복 유닛을 설정하고, 상기 반복 유닛을 중복되지 않게 웨이퍼 전체에 분산 배치하고, 상기 반복 유닛 내의 반도체 칩들이 1회 터치다운마다 1 개씩 순차적으로 테스트 되도록 상기 프로브 카드 혹은 웨이퍼를 N번 이동하면서 테스트하는 것을 특징으로 한다.
상기 프로브 카드 상에는, 상기 반복 유닛을 구성하는 N개의 반도체 칩 중 하나의 칩에 대응되는 영역에만 미세 탐침이 형성된다.
또한, 상기 반복 유닛 내의 반도체 칩들이 한 번씩 테스트 되도록 상기 프로브 카드 혹은 웨이퍼를 N번 이동할 때, 이동 거리는 상기 반도체 칩 1개의 크기에 상응하며, 상기 프로브 카드를 N번 터치다운하여 상기 웨이퍼 상의 모든 칩을 테스 트할 수 있다.
상기 N이 소수인 경우에는 상기 반복 유닛을 구성하는 N개의 반도체 칩은 하나의 행 또는 열로 배치되며, 상기 N이 합성수인 경우에는 상기 반복 유닛을 구성하는 N개의 반도체 칩은 행(a)과 열(b)을 갖는 (a X b) 행렬 형태로 배치되며, 상기 a와 b는 1과 N을 포함하는 N의 약수이다.
본 발명에 따른 프로브 카드는 웨이퍼 상태에서 반도체 칩을 테스트하는 프로브 카드에 있어서, 자연수 N이 2~20의 값을 갖고, 상기 웨이퍼 상에 서로 이웃하고 N개의 반도체 칩으로 구성되는 반복 유닛을 설정하고, 상기 반복 유닛을 중복되지 않게 웨이퍼 전체에 분산 배치할 때, 상기 프로브 카드는 상기 반복 유닛을 구성하는 N개의 반도체 칩 중 하나의 칩에 대응되는 영역에만 미세 탐침이 형성되는 것을 특징으로 한다.
상기 프로브 카드에서 미세 탐침이 형성되는 영역과 대응되는 반도체 칩은 모든 반복 유닛 내에서 동일한 위치이다.
한편, 본 발명에 따른 프로브 카드는 복수의 단위 테스트 유닛이 이웃하여 배열되고, 상기 각각의 단위 테스트 유닛은 N개의 단위 셀로 구성되며, 상기 단위 테스트 유닛에 있어서, 상기 단위 테스트 유닛을 구성하는 N개의 단위 셀 중 하나의 단위 셀에만 미세 탐침이 형성되어 있으며, 상기 N은 2~20의 자연수인 것을 특징으로 할 수 있다.
또한, 본 발명에 따른 웨이퍼 테스트 방법은 복수의 단위 테스트 유닛이 이웃하여 배열되고, 상기 각각의 단위 테스트 유닛은 N개의 단위 셀로 구성되며, 상 기 단위 테스트 유닛에 있어서, 상기 단위 테스트 유닛을 구성하는 N개의 단위 셀 중 하나의 단위 셀에만 미세 탐침이 형성되어 있으며, 상기 N은 2~20의 자연수인 것을 특징으로 하는 프로브 카드를 이용한 웨이퍼 테스트 방법에 있어서, N번의 테스트에 의해 웨이퍼 상의 모든 반도체 칩에 대한 테스트가 이루어지며, N번의 테스트 진행시, 최초 테스트 후의 각 테스트는 상기 프로브 카드 또는 웨이퍼가 단위 셀만큼 이동된 후에 진행되는 것을 특징으로 할 수도 있다.
본 발명에 따른 웨이퍼 테스트 방법 및 이를 위한 프로브 카드는 다음과 같은 효과가 있다.
프로브 카드 전면에 균일하게 배치된 미세 탐침을 이용하여 복수번 테스트함으로써 프로브 카드가 비대칭적으로 열변형되는 것을 방지할 수 있으며, 기존의 테스트 방법보다 테스트 횟수를 줄일 수 있어 테스트 공정의 생산성을 향상시킬 수 있어 대면적의 웨이퍼를 효율적으로 테스트할 수 있게 된다.
이하, 도면을 참조하여 본 발명의 일 실시예에 따른 웨이퍼 테스트 방법 및 이를 위한 프로브 카드를 상세히 설명하기로 한다. 도 5는 본 발명의 일 실시예에 따른 웨이퍼 테스트 방법을 설명하기 위한 참고도이다.
본 발명에 따른 웨이퍼 테스트 방법을 구현하기 위해 먼저, 테스트 대상인 웨이퍼의 반도체 칩들에 반복 유닛이라는 개념이 정의된다. 웨이퍼에는 다수의 반도체 칩이 구비되는데 이들 반도체 칩들을 반복 유닛의 집합체로 정의하며, 상기 반복 유닛은 이웃하는 2~20개의 복수의 반도체 칩으로 정의된다. 예를 들면, 도 5에 있어서 웨이퍼(600)의 반도체 칩(C)들은 이웃하는 4개의 반도체 칩(C)으로 구성되는 반복 유닛(610)의 집합체로 정의할 수 있다.
이와 같이 반복 유닛이 정의된 상태에서, 본 발명에 따른 웨이퍼 테스트 방법은 상기 반복 유닛 내의 반도체 칩들을 순차적으로 터치다운(TD)하여 테스트함으로써 웨이퍼 상의 모든 반도체 칩들을 테스트할 수 있음을 제안한다.
앞서 기술한 바와 같이, 웨이퍼 상의 반도체 칩들은 반복 유닛의 집합체임에 따라, 하나의 반복 유닛을 기준으로 해당 반복 유닛 내의 반도체 칩들을 순차적으로 모두 테스트하면 웨이퍼 상의 모든 반도체 칩들에 대한 테스트가 진행됨을 알 수 있다.
한편, 웨이퍼의 반도체 칩들을 실질적으로 테스트하는 수단은 프로브 카드이고, 웨이퍼의 반도체 칩들이 반복 유닛의 집합체로 정의되고, 반복 유닛 내의 반도체 칩들에 대해 순차적으로 테스트가 진행됨에 따라, 웨이퍼의 반복 유닛에 대응하여 프로브 카드에는 단위 테스트 유닛의 개념이 정의된다. 즉, 프로브 카드는 단위 테스트 유닛의 집합체로 정의될 수 있으며, 일 예로 도 5는 4개의 단위 셀(501)로 구성되는 단위 테스트 유닛(510)을 나타내고 있다.
상기 각각의 단위 테스트 유닛은 상기 웨이퍼의 반복 유닛에 대응되는 위치에 구비되며, 각각의 단위 테스트 유닛은 이웃하는 2~20개의 단위 셀로 구성되고 상기 단위 셀은 웨이퍼의 반도체 칩의 크기 상응한다. 또한, 단위 테스트 유닛을 구성하는 복수의 단위 셀 중 어느 하나의 셀에만 미세 탐침이 형성된다.
이와 같이 웨이퍼의 반복 유닛과 프로브 카드의 단위 테스트 유닛이 정의된 상태에서, 미세 탐침이 형성된 단위 셀을 반복 유닛 내의 반도체 칩들에 대응되는 곳으로 순차적으로 위치시킴으로써 반복 유닛 내의 모든 반도체 칩들을 테스트할 수 있게 되며, 이를 통해 궁극적으로 웨이퍼의 모든 반도체 칩들을 테스트할 수 있게 된다. 이 때, 미세 탐침이 형성된 단위 셀이 반복 유닛 내의 반도체 칩에 대응되도록 순차적으로 위치되는 것은 웨이퍼 또는 프로브 카드를 이동시킴으로써 가능하게 된다.
한편, 상기 반복 유닛은 도 6에 도시한 바와 같이 다양한 형태로 구현될 수 있는데, 구체적으로 도 6의 (a) 내지 (h)에 도시한 바와 같이 반복 유닛을 2∼9의 반도체 칩으로 구성시킬 수 있다. 이 때, 반도체 칩의 개수가 2, 3, 5, 7인 경우에는 복수의 반도체 칩이 하나의 행 또는 하나의 열로 배치되나, 반도체 칩의 개수(N)가 4, 6, 8, 9인 경우에는 복수의 반도체 칩이 행(a) 및 열(b)을 갖는 행렬(a x b, a와 b는 1과 N을 포함한 반도체 칩 개수의 약수)의 형태로 배치된다. 즉, 반도체 칩의 개수가 소수(素數)인 경우에는 반도체 칩들이 하나의 행으로 배치되고, 반도체 칩의 개수가 합성수인 경우에는 복수의 행을 갖는 행렬의 형태로 배치된다. 이와 같이 행 및 열을 갖는 반복 유닛의 경우에는 웨이퍼 테스트시 행의 방향뿐만 아니라 열의 방향으로도 웨이퍼를 이동시켜야 한다. 참고로, 도 6에 있어서 (*) 표시는 프로브 카드의 미세 탐침이 형성된 단위 셀을 나타낸 것으로서, 도 6의 (a) 내지 (h)에 도시된 반복 유닛은 프로브 카드의 단위 테스트 유닛에 상응함을 나타낸 것이다.
도 6을 통해 2∼9개의 반도체 칩으로 구성되는 반복 유닛의 실시예를 제시하였으나, 10개 이상의 반도체 칩으로 반복 유닛을 구성하는 것도 가능하다. 다만, 웨이퍼 테스트의 효율을 고려하여 반도체 칩의 개수를 적절하게 결정하는 것이 바람직하다.
이상, 본 발명에 따른 웨이퍼 테스트 방법의 개념을 살펴보았는데 이하에서는 일 실시예를 기준으로 본 발명에 따른 웨이퍼 테스트 방법을 살펴보기로 한다. 도 5는 반복 유닛이 4개의 반도체 칩으로 구성되는 경우 즉, 단위 테스트 유닛이 4개의 단위 셀로 구성되는 경우를 나타낸 것이다.
먼저, 단위 테스트 유닛(510)을 구성하는 4개의 단위 셀(501) 중 미세 탐침(*)이 형성된 단위 셀(501)이 반복 유닛(610)의 첫 번째 반도체 칩(611)에 대응되도록 웨이퍼(600)를 정렬시킨다. 그런 다음, 프로브 카드(500)를 터치다운(TD)하여 해당 단위 셀(501)의 미세 탐침을 첫 번째 반도체 칩(611)의 패드에 접촉시켜 테스트를 진행한다(도 7의 (a) 참조).
이어, 두 번째 테스트를 위해 상기 웨이퍼(600)를 단위 셀(501)의 크기만큼 즉, 하나의 반도체 칩 크기만큼 우측으로 이동시킨다. 이에 따라, 미세 탐침이 형성된 단위 셀(501)은 반복 유닛(610)의 두 번째 반도체 칩(612)에 대응되도록 정렬된다. 이와 같은 상태에서 프로브 카드를 터치다운하여 단위 셀(501)의 미세 탐침 을 두 번째 반도체 칩(612)의 패드에 접촉시키면 두 번째 테스트가 완료된다(도 7의 (b) 참조). 이 때, 상기 단위 셀만큼의 이동시 상기 웨이퍼(600)를 이동하는 대신 프로브 카드(500)를 이동시킬 수도 있다.
다음으로, 상기 웨이퍼(600)를 단위 셀(501)의 크기만큼 하측 방향으로 이동시켜 상기 두 번째 반도체 칩(612)에 아래쪽으로 이웃하는 세 번째 반도체 칩(613)에 정렬시키고, 해당 단위 셀(501)의 미세 탐침을 반복 유닛(610)의 세 번째 반도체 칩(613)의 패드에 접촉시키면 세 번째 테스트가 완료된다(도 7의 (c) 참조).
마지막으로, 상기 웨이퍼(600)를 단위 셀(501)의 크기만큼 왼쪽으로 이동시켜 상기 세 번째 반도체 칩(613)에 이웃하는 반복 유닛(610)의 네 번째 반도체 칩(614)에 정렬시키고, 터치다운(TD)하여 해당 단위 셀(501)의 미세 탐침을 네 번째 반도체 칩(614)의 패드에 접촉시키면 네 번째 테스트가 완료된다(도 7의 (d) 참조).
웨이퍼(600)에는 복수개의 반복 유닛(610)이 설정되고, 프로브 카드 상에는 상기 웨이퍼(600)의 각각의 반복 유닛(610)에 대응되는 위치에 복수개의 단위 테스트 유닛(510)이 구비됨에 따라, 상기 4회에 걸친 테스트를 통해 웨이퍼(600) 상에 구비되는 모든 반도체 칩(C)에 대한 테스트가 완료될 수 있다.
이상, 반복 유닛이 이웃하는 4개의 반도체 칩으로 구성되는 경우 즉, 단위 테스트 유닛이 이웃하는 4개의 단위 셀로 구성되는 경우를 예로 들어 웨이퍼 테스트 방법을 설명하였으나, 반복 유닛의 반도체 칩의 개수가 2~20의 자연수인 경우 모두에 상술한 바와 같은 웨이퍼 테스트 방법이 동일하게 적용된다.
세부적으로, 반복 유닛을 구성하는 반도체 칩의 개수가 합성수인 경우에는 해당 반복 유닛이 행 및 열을 갖는 행렬의 형태로 구성됨에 따라, 웨이퍼의 모든 반도체 칩을 테스트하기 위해서는 반복 유닛이 4개의 반도체 칩으로 구성되는 경우와 마찬가지로 행의 방향 및 열의 방향으로 웨이퍼를 이동시켜야 한다. 즉, 반복 유닛을 구성하는 반도체 칩의 개수가 6인 경우에는 (2 x 3) 또는 (3 x 2), 반도체 칩의 개수가 8인 경우에는 (2 x 4) 또는 (4 x 2), 반도체 칩의 개수가 9인 경우에는 (3 x 3) 행렬의 형태를 갖게 되는데, 이와 같이 반도체 칩의 개수가 합성수로 이루어지는 경우에는 웨이퍼가 열의 방향뿐만 아니라 행의 방향으로도 이동하여 테스트가 진행되어야만 웨이퍼 상의 모든 반도체 칩에 대한 테스트가 완료될 수 있다.
다만, 반복 유닛을 구성하는 반도체 칩의 개수가 소수(素數)인 경우에는 첫 번째 터치다운에 의한 테스트 이후 테스트 회수에 따라 웨이퍼를 일측 방향 예를 들어, 행 또는 열 방향으로만 반도체 칩의 크기만큼 이동시켜 테스트를 진행한다.
이상, 본 발명의 일 실시예에 따른 웨이퍼 테스트 방법을 설명하였다. 이하에서는, 본 발명에 따른 웨이퍼 테스트 방법을 구현하기 위한 프로브 카드의 실시예를 설명하기로 한다. 도 7은 본 발명의 일 실시예에 따른 프로브 카드의 사시도이다.
먼저, 도 7에 도시한 바와 같이 본 발명의 일 실시예에 따른 프로브 카 드(500)는 복수의 단위 테스트 유닛(510)이 배열됨을 특징으로 한다. 상기 복수의 단위 테스트 유닛(510)은 반복적으로 배열되는 것이 바람직하나, 웨이퍼 상에 형성된 반도체 칩의 배열에 따라 불규칙적으로 배열될 수도 있다.
상기 단위 테스트 유닛(510)은 동일 크기를 갖는 복수의 단위 셀(501)로 구성되며, 각 단위 셀(501)은 웨이퍼 상에 구비되는 반도체 칩의 크기에 상응하는 공간을 일컬으며, 각각의 단위 테스트 유닛(510)은 웨이퍼에 정의되어 있는 각각의 반복 유닛에 대응되는 위치에 구비되는 것이 바람직하다.
또한, 단위 테스트 유닛(510)에 있어서, 단위 테스트 유닛(510)을 구성하는 복수의 단위 셀(501) 중 하나의 단위 셀에만 미세 탐침이 형성되며, 상기 미세 탐침이 형성되는 단위 셀은 모든 단위 테스트 유닛 내에서 동일한 위치에 구비된다. 도 7의 경우 (*) 표시된 단위 셀이 미세 탐침이 형성된 단위 셀(501)이다. 참고로, 실제 프로브 카드에서는 단위 셀 영역을 표시하는 실선이 존재하지 않으나 도 5에서는 설명의 편의상 단위 셀 영역을 정의하기 위해 실선을 표시하였다.
한편, 상기 미세 탐침(540)은 도 7에 도시한 바와 같이 공간 변형기(550) 상에 구비되며, 상기 공간 변형기(550)는 인쇄회로기판(560) 상에 구비된다. 상기 미세 탐침(540)과 인쇄회로기판(560)은 전기적으로 연결되며, 도 7에 있어서 상기 공간 변형기(550)가 일체형으로 구현되는 것을 도시하였으나, 복수의 블록으로 구성되는 공간 변형기(550)로도 구현이 가능하다. 공간 변형기(550)가 복수의 블록으로 구성되는 경우, 각 블록 상에는 상기 일체형의 공간 변형기 상에서와 마찬가지로 복수의 단위 테스트 유닛이 정의될 수 있다.
이상, 본 발명의 일 실시예에 따른 웨이퍼 테스트 방법 및 이를 구현하기 위한 프로브 카드를 설명하였다. 앞서, 도 6을 통해 2∼9개의 반도체 칩으로 구성되는 반복 유닛의 실시예를 제시하였는데, 도 8a 내지 도 8h는 각각 도 6의 (a) 내지 (h)의 반복 유닛에 대응되는 프로브 카드 정확히는, 공간 변형기의 평면을 나타낸 것이며, 도 8a 내지 도 8h에 있어서 회색으로 표시된 부분은 웨이퍼 상에 반도체 칩들이 위치하는 영역을 의미하며, 실제 프로브 카드에 있어서 상기 회색 부분 및 상기 단위 셀 영역을 표시하는 실선은 존재하지 않는다.
한편, 본 발명에 따르면, 프로브 카드 전면에 미세 탐침이 균일하게 배치됨에 따라 프로브 카드가 비대칭적으로 열변형되는 것을 방지할 수 있게 된다. 이와 함께, 터치다운(TD) 횟수를 종래 기술에 대비하여 최소화시킬 수 있게 된다. 예를 들면, 도 9와 도 8b에서 회색 부분은 동일한 반도체 웨이퍼인데, 도 9는 종래의 방식으로 웨이퍼를 4개의 영역으로 구분하여 4회 터치다운하는 경우를 나타내고, 본 발명에 의한 8b는 반복 유닛을 3개의 반도체 칩으로 설정하여 3회의 터치다운(TD)을 통해 웨이퍼 테스트를 완료하는 것을 도시하고 있다. 결과적으로 종래의 방식에 비해 본 발명에의한 테스트 방법이 터치다운 횟수를 1회 감소시키는 효과가 있는데 이는 주로 반도체 웨이퍼를 테스트하는 테스트 장비의 용량이 제한되어 있기 때문이다. 예를 들어 테스트 장비의 용량이 상기 테스트 하고자하는 웨이퍼에 구현된 반도체 칩을 300개까지 한 번에 테스트 할 수 있는 경우를 예로 들면 종래 방식의 경우 도 9와 같이 웨이퍼를 4개 영역으로 구분하고 273개 칩 (13 X 21)을 테스트 할 수 있는 프로브 카드를 만들어 4회 터치다운하여 1장의 웨이퍼를 테스트한다. 이에 반해 본 발명에서는 3개의 반도체 칩으로 구성되는 반복 유닛 288개를 도 8b와 같이 반도체 웨이퍼 상에 분산 배치하고 3회 터치 다운만으로 웨이퍼 전체를 테스트 할 수 있다. 이는 종래의 방식에서는 1회 터치 다운과정에서 프로브 카드의 미세 탐침 영역 중에서 실제로 웨이퍼와 접촉하지 않는 영역의 비중이 본 발명에 비해 상대적으로 높기 때문이다. 통상, 1회 터치다운(TD)으로 반도체 칩을 테스트하는 시간은 일정하기 때문에 이렇게 터치다운(TD) 회수가 감소하면, 예를 들어 1회 터치다운(TD)으로 반도체 칩을 테스트하는 시간이 10분이면 1장의 웨이퍼를 테스트하는데 소요되는 시간이 40분에서 30분으로 감소되어 반도체 웨이퍼를 테스트하는 생산성이 30% 이상 증가하는 효과가 있다.
이 밖에도 예를 들면 6개의 영역, 8개의 영역, 12개의 영역 등으로 웨이퍼를 구분하여 테스트하는 경우에 대하여도, 본 발명은 반복 유닛이 각각 5개, 7개, 10개 등의 반도체 칩으로 구성되도록 함으로써 터치다운(TD) 회수를 용이하게 줄일 수 있게 되며, 이를 통해 웨이퍼 테스트 효율을 향상시킬 수 있게 된다.
도 1은 프로버(prober)의 구성도.
도 2 내지 도 4는 종래 기술에 따른 웨이퍼 테스트 방법을 설명하기 위한 참고도.
도 5는 본 발명의 일 실시예에 따른 웨이퍼 테스트 방법을 설명하기 위한 참고도.
도 6은 본 발명의 다양한 실시예에 따른 웨이퍼의 반복 유닛을 나타낸 평면도.
도 7은 본 발명의 일 실시예에 따른 프로브 카드의 사시도.
도 8a 내지 도 8h는 각각 도 6의 (a) 내지 (h)의 단위 테스트 유닛이 적용된 프로브 카드를 나타낸 도면.
도 9는 4개 영역으로 웨이퍼를 구분하여 테스트하는 종래 기술에 따른 웨이퍼 테스트 방법을 설명하기 위한 참고도.
<도면의 주요 부분에 대한 설명>
500 : 프로브 카드 510 : 단위 테스트 유닛
501 : 단위 셀 600 : 웨이퍼
610 : 반복 유닛

Claims (21)

  1. 프로브 카드를 이용하여 웨이퍼 상태에서 반도체 칩을 테스트하는 웨이퍼 테스트 방법에 있어서,
    상기 웨이퍼 상에 서로 이웃하고 N개(단, N은 2 내지 20의 자연수임)의 반도체 칩으로 구성되는 반복 유닛을 설정하고,
    상기 반복 유닛을 중복되지 않게 웨이퍼 전체에 분산 배치하고,
    상기 반복 유닛 내의 반도체 칩들이 1회 터치다운마다 1 개씩 순차적으로 테스트 되도록 상기 프로브 카드 혹은 웨이퍼를 N번 이동하면서 테스트하는 것을 특징으로 하는 웨이퍼 테스트 방법.
  2. 제 1 항에 있어서,
    상기 프로브 카드 상에는, 상기 반복 유닛을 구성하는 N개의 반도체 칩 중 하나의 칩에 대응되는 영역에만 미세 탐침이 형성되는 것을 특징으로 하는 웨이퍼 테스트 방법.
  3. 제 1 항에 있어서,
    상기 반복 유닛 내의 반도체 칩들이 한 번씩 테스트 되도록 상기 프로브 카 드 혹은 웨이퍼를 N번 이동할 때, 이동 거리는 상기 반도체 칩 1개의 크기에 상응하는 것을 특징으로 하는 웨이퍼 테스트 방법.
  4. 제 1 항에 있어서,
    상기 프로브 카드를 N번 터치다운하여 상기 웨이퍼 상의 모든 칩을 테스트하는 것을 특징으로 하는 웨이퍼 테스트 방법.
  5. 제 1 항에 있어서,
    상기 N이 소수인 경우, 상기 반복 유닛을 구성하는 N개의 반도체 칩은 하나의 행 또는 열로 배치되는 것을 특징으로 하는 웨이퍼 테스트 방법.
  6. 제 1항에 있어서,
    상기 N이 합성수인 경우, 상기 반복 유닛을 구성하는 N개의 반도체 칩은 행(a)과 열(b)을 갖는 (a X b) 행렬 형태로 배치되며, 상기 a와 b는 1과 N을 포함하는 N의 약수인 것을 특징으로 하는 웨이퍼 테스트 방법.
  7. 웨이퍼 상태에서 반도체 칩을 테스트하는 프로브 카드에 있어서,
    상기 웨이퍼 상에 서로 이웃하고 N개(단, N은 2 내지 20의 자연수임)의 반도체 칩으로 구성되는 반복 유닛을 설정하고,
    상기 반복 유닛을 중복되지 않게 웨이퍼 전체에 분산 배치할 때,
    상기 프로브 카드는 상기 반복 유닛을 구성하는 N개의 반도체 칩 중 하나의 칩에 대응되는 영역에만 미세 탐침이 형성되는 것을 특징으로 하는 프로브 카드.
  8. 제 7 항에 있어서,
    상기 프로브 카드에서 미세 탐침이 형성되는 영역과 대응되는 반도체 칩은 모든 반복 유닛 내에서 동일한 위치인 것을 특징으로 하는 프로브 카드.
  9. 제 7 항에 있어서,
    상기 프로브 카드를 N번 터치다운하여 상기 웨이퍼 상의 모든 칩을 테스트하는 것을 특징으로 하는 프로브 카드.
  10. 제 7 항에 있어서
    상기 N이 소수인 경우, 상기 반복 유닛을 구성하는 N개의 반도체 칩은 하나 의 행 또는 열로 배치되는 것을 특징으로 하는 프로브 카드.
  11. 제 7 항에 있어서,
    상기 N이 합성수인 경우, 상기 반복 유닛을 구성하는 N개의 반도체 칩은 행(a)과 열(b)을 갖는 (a X b) 행렬 형태로 배치되며, 상기 a와 b는 1과 N을 포함하는 N의 약수인 것을 특징으로 하는 프로브 카드.
  12. 복수의 단위 테스트 유닛이 이웃하여 배열되고,
    상기 각각의 단위 테스트 유닛은 N개(단, N은 2 내지 20의 자연수임)의 단위 셀로 구성되며,
    상기 단위 테스트 유닛에 있어서, 상기 단위 테스트 유닛을 구성하는 N개의 단위 셀 중 하나의 단위 셀에만 미세 탐침이 형성되어 있으며,
    상기 N은 2~20의 자연수인 것을 특징으로 하는 프로브 카드.
  13. 제 12 항에 있어서, 상기 N이 소수인 경우, 상기 단위 테스트 유닛을 구성하는 복수의 단위 셀은 하나의 행 또는 하나의 열로 배치되는 것을 특징으로 하는 프로브 카드.
  14. 제 12 항에 있어서, 상기 N이 합성수인 경우, 상기 단위 테스트 유닛을 구성하는 복수의 단위 셀은 행(a)과 열(b)을 갖는 (a x b) 행렬 형태로 배치되며, 상기 a와 b는 1과 N을 포함하는 N의 약수인 것을 특징으로 하는 프로브 카드.
  15. 제 12 항에 있어서, 상기 단위 셀의 크기는 반도체 칩의 크기에 상응한 것을 특징으로 하는 프로브 카드.
  16. 제 12 항에 있어서, 상기 미세 탐침이 형성되는 단위 셀은 모든 단위 테스트 유닛 내에서 동일한 위치에 구비되는 것을 특징으로 하는 프로브 카드.
  17. 복수의 단위 테스트 유닛이 이웃하여 배열되고,
    상기 각각의 단위 테스트 유닛은 N개(단, N은 2 내지 20의 자연수임)의 단위 셀로 구성되며,
    상기 단위 테스트 유닛에 있어서, 상기 단위 테스트 유닛을 구성하는 N개의 단위 셀 중 하나의 단위 셀에만 미세 탐침이 형성되어 있으며,
    상기 N은 2~20의 자연수인 것을 특징으로 하는 프로브 카드를 이용한 웨이퍼 테스트 방법에 있어서,
    N번의 테스트에 의해 웨이퍼 상의 모든 반도체 칩에 대한 테스트가 이루어지며,
    N번의 테스트 진행시, 최초 테스트 후의 각 테스트는 상기 프로브 카드 또는 웨이퍼가 단위 셀만큼 이동된 후에 진행되는 것을 특징으로 하는 웨이퍼 테스트 방법.
  18. 제 17 항에 있어서, 상기 N이 소수인 경우,
    상기 프로브 카드 또는 웨이퍼는 행 또는 열 방향으로만 단위 셀만큼 이동하는 것을 특징으로 하는 웨이퍼 테스트 방법.
  19. 제 17 항에 있어서, 상기 N이 합성수인 경우,
    상기 프로브 카드는 수직 교차하는 2개의 방향으로 순차적으로 이동하는 것을 특징으로 하는 웨이퍼 테스트 방법.
  20. 제 17 항에 있어서, 상기 단위 셀의 크기는 반도체 칩의 크기에 상응한 것을 특징으로 하는 웨이퍼 테스트 방법.
  21. 제 17 항에 있어서, 상기 미세 탐침이 형성되는 단위 셀은 모든 단위 테스트 유닛 내에서 동일한 위치에 구비되는 것을 특징으로 하는 웨이퍼 테스트 방법.
KR1020070100771A 2007-10-08 2007-10-08 웨이퍼 테스트 방법 및 이를 위한 프로브 카드 KR100798724B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020070100771A KR100798724B1 (ko) 2007-10-08 2007-10-08 웨이퍼 테스트 방법 및 이를 위한 프로브 카드
PCT/KR2008/005900 WO2009048255A2 (en) 2007-10-08 2008-10-08 Method for wafer test and probe card for the same
JP2010527897A JP2010541275A (ja) 2007-10-08 2008-10-08 ウエハーテスト方法及びこのためのプローブカード
CN2008801198239A CN101889338B (zh) 2007-10-08 2008-10-08 用于晶圆测试的方法以及用于该方法的探针卡
US12/734,049 US20100207652A1 (en) 2007-10-08 2008-10-08 Method for wafer test and probe card for the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070100771A KR100798724B1 (ko) 2007-10-08 2007-10-08 웨이퍼 테스트 방법 및 이를 위한 프로브 카드

Publications (1)

Publication Number Publication Date
KR100798724B1 true KR100798724B1 (ko) 2008-01-28

Family

ID=39219528

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070100771A KR100798724B1 (ko) 2007-10-08 2007-10-08 웨이퍼 테스트 방법 및 이를 위한 프로브 카드

Country Status (1)

Country Link
KR (1) KR100798724B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101062368B1 (ko) 2008-09-12 2011-09-05 주식회사 에이엠에스티 프로브 카드 및 이를 이용한 웨이퍼 테스트 방법
KR101136968B1 (ko) * 2010-05-25 2012-04-19 한국생산기술연구원 프루브 어레이를 이용한 전기광학 검사장치
KR101177133B1 (ko) 2004-12-16 2012-08-24 어드밴테스트 (싱가포르) 피티이. 엘티디. 모의 웨이퍼, 시스템 및 자동 테스트 장비를 조정하는 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060082497A (ko) * 2005-01-12 2006-07-19 삼성전자주식회사 멀티칩 테스트용 프로브 카드
KR100688582B1 (ko) * 2005-12-29 2007-03-02 삼성전자주식회사 멀티 프로빙이 가능한 프로브 카드
KR100712561B1 (ko) * 2006-08-23 2007-05-02 삼성전자주식회사 웨이퍼 형태의 프로브 카드 및 그 제조방법과 웨이퍼형태의 프로브 카드를 구비한 반도체 검사장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060082497A (ko) * 2005-01-12 2006-07-19 삼성전자주식회사 멀티칩 테스트용 프로브 카드
KR100688582B1 (ko) * 2005-12-29 2007-03-02 삼성전자주식회사 멀티 프로빙이 가능한 프로브 카드
KR100712561B1 (ko) * 2006-08-23 2007-05-02 삼성전자주식회사 웨이퍼 형태의 프로브 카드 및 그 제조방법과 웨이퍼형태의 프로브 카드를 구비한 반도체 검사장치

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101177133B1 (ko) 2004-12-16 2012-08-24 어드밴테스트 (싱가포르) 피티이. 엘티디. 모의 웨이퍼, 시스템 및 자동 테스트 장비를 조정하는 방법
KR101062368B1 (ko) 2008-09-12 2011-09-05 주식회사 에이엠에스티 프로브 카드 및 이를 이용한 웨이퍼 테스트 방법
KR101136968B1 (ko) * 2010-05-25 2012-04-19 한국생산기술연구원 프루브 어레이를 이용한 전기광학 검사장치

Similar Documents

Publication Publication Date Title
CN101889338B (zh) 用于晶圆测试的方法以及用于该方法的探针卡
US20090184727A1 (en) Space Transformer, Manufacturing Method of the Space Transformer and Probe Card Having the Space Transformer
US8836363B2 (en) Probe card partition scheme
JP2008527328A (ja) プローブヘッドアレイ
US20070035318A1 (en) Donut-type parallel probe card and method of testing semiconductor wafer using same
KR101365188B1 (ko) 다중-사이트 프로브
US7884629B2 (en) Probe card layout
KR100798724B1 (ko) 웨이퍼 테스트 방법 및 이를 위한 프로브 카드
US5694050A (en) Multiprobing semiconductor test method for testing a plurality of chips simultaneously
US7535239B1 (en) Probe card configured for interchangeable heads
KR100674938B1 (ko) 멀티칩 테스트용 프로브 카드
KR100850274B1 (ko) 반도체 칩 테스트를 위한 프로브 카드 및 이를 이용한반도체 칩 테스트 방법
US20070216429A1 (en) Probe card, method of designing the probe card, and method of testing semiconductor chips using the probe card
KR102047665B1 (ko) 프로브 카드 및 이를 포함하는 테스트 장치
JP4041663B2 (ja) 半導体装置及びその検査装置
US9069015B2 (en) Interface board of a testing head for a test equipment of electronic devices and corresponding probe head
US7154285B2 (en) Method and apparatus for providing PCB layout for probe card
JPH1116963A (ja) 半導体ウェハーのテスト方法および装置
KR101062368B1 (ko) 프로브 카드 및 이를 이용한 웨이퍼 테스트 방법
TWI616658B (zh) 晶片測試方法
WO2007017956A1 (ja) プローブ組立体
JPH09172143A (ja) 半導体集積回路装置及びそのテスト方法
US9267985B2 (en) Bond and probe pad distribution
JP2004356597A (ja) 半導体チップの検査方法及びそれに用いるプローブカード
EP2872906B1 (en) Interface board of a testing head for a test equipment of electronic devices and corresponding testing head

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121206

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20131223

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20141119

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20161227

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20171207

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20181218

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20191203

Year of fee payment: 13