JPH09172143A - 半導体集積回路装置及びそのテスト方法 - Google Patents
半導体集積回路装置及びそのテスト方法Info
- Publication number
- JPH09172143A JPH09172143A JP33010895A JP33010895A JPH09172143A JP H09172143 A JPH09172143 A JP H09172143A JP 33010895 A JP33010895 A JP 33010895A JP 33010895 A JP33010895 A JP 33010895A JP H09172143 A JPH09172143 A JP H09172143A
- Authority
- JP
- Japan
- Prior art keywords
- pads
- test
- sides
- pad
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Measuring Leads Or Probes (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【課題】 半導体集積回路装置ＩＣに配置されるパッド
数をチップ面積を増加させることなく増やすために、Ｉ
Ｃの各辺に配置されるパッド間隔ｂをＩＣ製造時のウエ
ハテストにおいて各バッドに接触するプローブ針６の間
隔ａより狭くすることを可能としたＩＣ及びそれのテス
ト方法を得る。 【解決手段】 各チップの下辺の出力パッド３の間隔ｂ
を他の辺のプローブ針６の間隔と等しい間隔ａより小さ
くし、最初はチップ１２，１３の、次にウエハを横（矢
印１０）方向に約１チップ分移動させてチップ１３，１
４のテストを行なう。この時上辺に配置された入力パッ
ド２等には毎回プローブ針６を接触させるが、左右両辺
の出力パッド３及び下辺の狭間隔の出力パッド３につい
ては、２回に分けて分割テストを行い、毎回のテスト結
果を記憶装置に蓄えておき、２回のテスト結果を総合し
て１チップのテスト結果を得るようにした。
数をチップ面積を増加させることなく増やすために、Ｉ
Ｃの各辺に配置されるパッド間隔ｂをＩＣ製造時のウエ
ハテストにおいて各バッドに接触するプローブ針６の間
隔ａより狭くすることを可能としたＩＣ及びそれのテス
ト方法を得る。 【解決手段】 各チップの下辺の出力パッド３の間隔ｂ
を他の辺のプローブ針６の間隔と等しい間隔ａより小さ
くし、最初はチップ１２，１３の、次にウエハを横（矢
印１０）方向に約１チップ分移動させてチップ１３，１
４のテストを行なう。この時上辺に配置された入力パッ
ド２等には毎回プローブ針６を接触させるが、左右両辺
の出力パッド３及び下辺の狭間隔の出力パッド３につい
ては、２回に分けて分割テストを行い、毎回のテスト結
果を記憶装置に蓄えておき、２回のテスト結果を総合し
て１チップのテスト結果を得るようにした。
Description
【０００１】
【発明の属する技術分野】この発明は、半導体集積回路
装置、特に画像表示装置等に使用される電極端子数の多
い半導体集積回路装置、及びそれの製造時におけるテス
ト方法に関するものである。
装置、特に画像表示装置等に使用される電極端子数の多
い半導体集積回路装置、及びそれの製造時におけるテス
ト方法に関するものである。
【０００２】
【従来の技術】一般に半導体集積回路装置（以下ＩＣと
いう）における電極端子（以下パッドという）の間隔
は、半導体基板（以下チップという）上に装着されるパ
ッドと、このチップを載置してモールドするためのフレ
ームとをワイヤーで接続するためのワイヤボンド装置の
位置合せ精度で決まり、ＩＣ製造時のウエハテスト時に
おいて、上記パッドに接触してテストを行なう検査針
（以下プローブ針という）の最小間隔より小さくするこ
とはできなかった。
いう）における電極端子（以下パッドという）の間隔
は、半導体基板（以下チップという）上に装着されるパ
ッドと、このチップを載置してモールドするためのフレ
ームとをワイヤーで接続するためのワイヤボンド装置の
位置合せ精度で決まり、ＩＣ製造時のウエハテスト時に
おいて、上記パッドに接触してテストを行なう検査針
（以下プローブ針という）の最小間隔より小さくするこ
とはできなかった。
【０００３】図１８は従来のＩＣのパッド配置とウエハ
テスト用プローブ針の間隔の関係を示すパッド配置図
で、図において、１は従来のＩＣ、２は信号を入力する
ための入力パッド、３は信号を出力するための出力パッ
ド、４は電源及び接地に接続される電源・接地パッド
（以下単に接地端子という）、５は信号を入出力するた
めの入出力パッド、６はテスト時にパッド２，３及び４
に接触されるプローブ針、ａは隣接するプローブ針６間
の間隔、ｂは隣接するパッド２，３，４間の間隔であ
る。
テスト用プローブ針の間隔の関係を示すパッド配置図
で、図において、１は従来のＩＣ、２は信号を入力する
ための入力パッド、３は信号を出力するための出力パッ
ド、４は電源及び接地に接続される電源・接地パッド
（以下単に接地端子という）、５は信号を入出力するた
めの入出力パッド、６はテスト時にパッド２，３及び４
に接触されるプローブ針、ａは隣接するプローブ針６間
の間隔、ｂは隣接するパッド２，３，４間の間隔であ
る。
【０００５】図１９は従来のウエハテストの方法を示す
ウエハテスト図、図２０はこのテスト時のプローブ針６
とパッド２，３，４，５との接触状態を示す拡大図で、
図において、６はプローブ針、７は半導体ウエハ（以下
単にウエハという）、８はプローブ針６を支持固定する
プローブカード、９はウエハ７の中心、１０はウエハテ
スト時のウエハの移動方向、１１はウエハテスト時のウ
エハの移動距離、１２，１３，１４はウエハ７に形成さ
れた同時にテストされる横配列のチップである。
ウエハテスト図、図２０はこのテスト時のプローブ針６
とパッド２，３，４，５との接触状態を示す拡大図で、
図において、６はプローブ針、７は半導体ウエハ（以下
単にウエハという）、８はプローブ針６を支持固定する
プローブカード、９はウエハ７の中心、１０はウエハテ
スト時のウエハの移動方向、１１はウエハテスト時のウ
エハの移動距離、１２，１３，１４はウエハ７に形成さ
れた同時にテストされる横配列のチップである。
【０００６】図１８に示すように周辺に入力パッド２、
出力パッド３、電源パッド４及び入出力パッド５が配置
されたＩＣ１の製造時のウエハテストにおいては、図１
９に示すようにプローブカード８にパッド間隔ｂと同一
間隔ａで配設固定されたプローブ針６を一チップ例えば
チップ１３の全パッドに接触させてテストを行ない、次
にウエハ７を１チップ分の距離１１だけ１０方向に移動
させ、次はチップ１４の全パッドにプローブ針６を接触
させてテストを行なっていた。
出力パッド３、電源パッド４及び入出力パッド５が配置
されたＩＣ１の製造時のウエハテストにおいては、図１
９に示すようにプローブカード８にパッド間隔ｂと同一
間隔ａで配設固定されたプローブ針６を一チップ例えば
チップ１３の全パッドに接触させてテストを行ない、次
にウエハ７を１チップ分の距離１１だけ１０方向に移動
させ、次はチップ１４の全パッドにプローブ針６を接触
させてテストを行なっていた。
【０００７】図２１は従来の他のウエハテスト方法を示
すウエハテスト図、図２２はこのテスト時のプローブ針
とパッドとの接触状態を示す拡大図で、図において、６
はプローブ針、７はウエハ、８はプローブカード、９は
ウエハ７の中心、１０はウエハの移動方向、１１はウエ
ハの移動距離、１５，１６，１７，１８はウエハ７に形
成された同時にテストされる斜めの対角線上に配列され
たチップである。
すウエハテスト図、図２２はこのテスト時のプローブ針
とパッドとの接触状態を示す拡大図で、図において、６
はプローブ針、７はウエハ、８はプローブカード、９は
ウエハ７の中心、１０はウエハの移動方向、１１はウエ
ハの移動距離、１５，１６，１７，１８はウエハ７に形
成された同時にテストされる斜めの対角線上に配列され
たチップである。
【０００８】図２１に示すように斜めの対角線上に配列
されたチップ１５，１６，１７，１８を同時に２個づ
つ、例えば最初にチップ１５と１６の全パッドに、２チ
ップのパッド数と同数のプローブ針６を接触させてテス
トを行ない、次にウエハ７を斜の対角線上１０方向に２
チップ分の距離１１だけ移動させ、次はチップ１７，１
８の全パッドにプローブ針６を接触させてテストを行な
っていた。このように２チップ同時にテストを行なうこ
とによりウエハテスト時間の短縮を図っていた。
されたチップ１５，１６，１７，１８を同時に２個づ
つ、例えば最初にチップ１５と１６の全パッドに、２チ
ップのパッド数と同数のプローブ針６を接触させてテス
トを行ない、次にウエハ７を斜の対角線上１０方向に２
チップ分の距離１１だけ移動させ、次はチップ１７，１
８の全パッドにプローブ針６を接触させてテストを行な
っていた。このように２チップ同時にテストを行なうこ
とによりウエハテスト時間の短縮を図っていた。
【０００９】
【発明が解決しようとする課題】一般にＩＣでは多くの
信号を入出力するためになるべく多くのパッドを設ける
ことが望ましく、そのためにはパッド間隔をできるだけ
小さくする必要があり、そのパッド間隔ｂはチップを載
置してモールドするためのフレームにワイヤーで接続す
るためのワイヤボンド装置の位置合せ精度で決まる。し
かしながら、ウエハテストを行なうためのプローブ針の
間隔ａもそれ程狭くすることもできず、このプローブ針
間隔ａより狭いパッド間隔ｂのチップをテストする場
合、一回ですべてのパッドにプローブ針を接触させるこ
とができず、接触できるパッドについてのテストしか行
なえず完全なテストが行なえないという問題点があっ
た。また、全パッドについてのウエハテストを可能とす
るためにはパッド間隔ｂをプローブ針間隔ａと等しくす
ればよいが、パッドの数が多くなるとそれだけチップ面
積が大きくなるという問題点が生じた。
信号を入出力するためになるべく多くのパッドを設ける
ことが望ましく、そのためにはパッド間隔をできるだけ
小さくする必要があり、そのパッド間隔ｂはチップを載
置してモールドするためのフレームにワイヤーで接続す
るためのワイヤボンド装置の位置合せ精度で決まる。し
かしながら、ウエハテストを行なうためのプローブ針の
間隔ａもそれ程狭くすることもできず、このプローブ針
間隔ａより狭いパッド間隔ｂのチップをテストする場
合、一回ですべてのパッドにプローブ針を接触させるこ
とができず、接触できるパッドについてのテストしか行
なえず完全なテストが行なえないという問題点があっ
た。また、全パッドについてのウエハテストを可能とす
るためにはパッド間隔ｂをプローブ針間隔ａと等しくす
ればよいが、パッドの数が多くなるとそれだけチップ面
積が大きくなるという問題点が生じた。
【００１０】この発明は、上記のような問題点を解消す
るためになされたもので、ウエハテスト時のプローブ針
の間隔より狭いパッド間隔で、しかも、全パッドについ
てウエハテストを行なうことができる半導体集積回路装
置（ＩＣ）及びそれのテスト方法を提供することを目的
とする。
るためになされたもので、ウエハテスト時のプローブ針
の間隔より狭いパッド間隔で、しかも、全パッドについ
てウエハテストを行なうことができる半導体集積回路装
置（ＩＣ）及びそれのテスト方法を提供することを目的
とする。
【００１１】
【課題を解決するための手段】この発明の第１の発明に
係わる半導体集積回路装置は、相対向する四辺を有する
チップの、これら四辺に沿って複数のパッドを直線状に
配置したものにおいて、上記四辺の内少なくとも一辺に
配置されたパッドの間隔を、他の辺に配置されたパッド
の間隔より狭くしたものである。
係わる半導体集積回路装置は、相対向する四辺を有する
チップの、これら四辺に沿って複数のパッドを直線状に
配置したものにおいて、上記四辺の内少なくとも一辺に
配置されたパッドの間隔を、他の辺に配置されたパッド
の間隔より狭くしたものである。
【００１２】この発明の第２の発明に係わる半導体集積
回路装置のテスト方法は、相対向する四辺に沿って複数
のパッドを直線状に配置してなり、これら四辺の内少な
くとも一辺に配置されたパッドの間隔を、他の辺に配置
されたパッドの間隔より狭くしたチップの上記パッドに
プローブ針を接触してテストを行なう時に、上記パッド
間隔を狭くした出力パッドの列を複数回に分けて上記プ
ローブ針を接触させて分割テストを行い、分割したテス
ト結果を記憶装置に蓄え、１チップ複数回テストするよ
うにした。
回路装置のテスト方法は、相対向する四辺に沿って複数
のパッドを直線状に配置してなり、これら四辺の内少な
くとも一辺に配置されたパッドの間隔を、他の辺に配置
されたパッドの間隔より狭くしたチップの上記パッドに
プローブ針を接触してテストを行なう時に、上記パッド
間隔を狭くした出力パッドの列を複数回に分けて上記プ
ローブ針を接触させて分割テストを行い、分割したテス
ト結果を記憶装置に蓄え、１チップ複数回テストするよ
うにした。
【００１３】この発明の第３の発明に係わる半導体集積
回路装置のテスト方法は、相対向する四辺に沿って複数
のパッドを直線状に配置してなり、これら四辺の内少な
くとも一辺に配置されたパッドの間隔を、他の辺に配置
されたパッドの間隔より狭くしたチップを複数個隣接し
て配置したウエハの、隣接した複数個のチップの各パッ
ドにプローブ針を接触させて、複数チップ同時にテスト
を行なう時に、テスト終了後上記ウエハとプローブ針と
の相対位置を隣接方向に約チップ分移動させて次のテス
トを行なうことによって、上記パッド間隔を狭くした出
力パッド列を複数回に分けて上記プローブ針を接触させ
て分割テストを行い、分割したテスト結果を記憶装置に
蓄え、１チップ複数回テストするようにした。
回路装置のテスト方法は、相対向する四辺に沿って複数
のパッドを直線状に配置してなり、これら四辺の内少な
くとも一辺に配置されたパッドの間隔を、他の辺に配置
されたパッドの間隔より狭くしたチップを複数個隣接し
て配置したウエハの、隣接した複数個のチップの各パッ
ドにプローブ針を接触させて、複数チップ同時にテスト
を行なう時に、テスト終了後上記ウエハとプローブ針と
の相対位置を隣接方向に約チップ分移動させて次のテス
トを行なうことによって、上記パッド間隔を狭くした出
力パッド列を複数回に分けて上記プローブ針を接触させ
て分割テストを行い、分割したテスト結果を記憶装置に
蓄え、１チップ複数回テストするようにした。
【００１４】この発明の第４の発明に係わる半導体集積
回路装置のテスト方法は、第３の発明において、横又は
縦方向に隣接した２個のチップを同時にテストするとと
もに、ウエハとプローブ針との相対位置を横又は縦方向
に移動させるようにした。
回路装置のテスト方法は、第３の発明において、横又は
縦方向に隣接した２個のチップを同時にテストするとと
もに、ウエハとプローブ針との相対位置を横又は縦方向
に移動させるようにした。
【００１５】この発明の第５の発明に係わる半導体集積
回路装置のテスト方法は、第３の発明において、対角線
方向に隣接した２個のチップを同時にテストするととも
に、ウエハとプローブ針との相対位置を対角線方向に移
動させるようにした。
回路装置のテスト方法は、第３の発明において、対角線
方向に隣接した２個のチップを同時にテストするととも
に、ウエハとプローブ針との相対位置を対角線方向に移
動させるようにした。
【００１６】この発明の第６の発明に係わる半導体集積
回路装置は、相対向する四辺に沿って複数のパッドを直
線状に配置してなり、これら四辺の内少なくとも一辺に
配置されたパッドの間隔を、他の辺に配置されたパッド
の間隔より狭くしたチップをウエハ内に複数個隣接して
配置したものにおいて、上記各チップの入力パッドの少
なくとも一部を隣接するチップの対応入力パッドに接続
する共通配線を備えたものである。
回路装置は、相対向する四辺に沿って複数のパッドを直
線状に配置してなり、これら四辺の内少なくとも一辺に
配置されたパッドの間隔を、他の辺に配置されたパッド
の間隔より狭くしたチップをウエハ内に複数個隣接して
配置したものにおいて、上記各チップの入力パッドの少
なくとも一部を隣接するチップの対応入力パッドに接続
する共通配線を備えたものである。
【００１７】この発明の第７の発明に係わる半導体集積
回路装置のテスト方法は、相対向する四辺に沿って複数
のパッドを直線状に配置してなり、これら四辺の内少な
くとも一辺に配置された入力パッドの間隔を、他の辺に
配置されたパッドの間隔より狭くしたチップを複数個隣
接して配置し、隣接するチップの上記狭間隔の入力パッ
ドを共通配線で接続してなるウエハの、隣接した複数個
のチップの各パッドにプローブ針を接触させて、複数チ
ップ同時にテストを行なう時、上記狭間隔の入力パッド
には隣接した複数個のチップに分けてプローブ針を接触
させるようにした。
回路装置のテスト方法は、相対向する四辺に沿って複数
のパッドを直線状に配置してなり、これら四辺の内少な
くとも一辺に配置された入力パッドの間隔を、他の辺に
配置されたパッドの間隔より狭くしたチップを複数個隣
接して配置し、隣接するチップの上記狭間隔の入力パッ
ドを共通配線で接続してなるウエハの、隣接した複数個
のチップの各パッドにプローブ針を接触させて、複数チ
ップ同時にテストを行なう時、上記狭間隔の入力パッド
には隣接した複数個のチップに分けてプローブ針を接触
させるようにした。
【００１８】この発明の第８の発明に係わる半導体集積
回路装置のテスト方法は、相対向する四辺に沿って複数
のパッドを直線状に配置してなり、これら四辺の内少な
くとも一辺に配置された出力パッドの間隔を、他の辺に
配置されたパッドの間隔より狭くしたチップを、上記狭
間隔出力パッド配列方向に複数個隣接して配置し、隣接
するチップの上記狭間隔出力パッド配置辺に直交する２
辺に配列された入力パッドを共通配線で接続してなるウ
エハの、隣接した複数個のチップの各パッドにプローブ
針を接触させて、複数チップ同時にテストを行なう時、
上記共通配線で接続された入力パッドには同時にテスト
されるチップの両端辺に配列された入力パッドに分けて
プローブ針を接触させるとともに、テスト終了後上記ウ
エハとプローブ針との相対位置を隣接方向に約チップ分
移動させて次のテストを行なうことによって、上記狭間
隔出力パッド列を複数回に分けて上記プローブ針を接触
させて分割テストを行い、分割したテスト結果を記憶装
置に蓄え、１チップ複数回テストするようにした。
回路装置のテスト方法は、相対向する四辺に沿って複数
のパッドを直線状に配置してなり、これら四辺の内少な
くとも一辺に配置された出力パッドの間隔を、他の辺に
配置されたパッドの間隔より狭くしたチップを、上記狭
間隔出力パッド配列方向に複数個隣接して配置し、隣接
するチップの上記狭間隔出力パッド配置辺に直交する２
辺に配列された入力パッドを共通配線で接続してなるウ
エハの、隣接した複数個のチップの各パッドにプローブ
針を接触させて、複数チップ同時にテストを行なう時、
上記共通配線で接続された入力パッドには同時にテスト
されるチップの両端辺に配列された入力パッドに分けて
プローブ針を接触させるとともに、テスト終了後上記ウ
エハとプローブ針との相対位置を隣接方向に約チップ分
移動させて次のテストを行なうことによって、上記狭間
隔出力パッド列を複数回に分けて上記プローブ針を接触
させて分割テストを行い、分割したテスト結果を記憶装
置に蓄え、１チップ複数回テストするようにした。
【００１９】この発明の第９の発明に係わる半導体集積
回路装置は、相対向する四辺を有するチップの、これら
四辺に沿って複数のパッドを直線状に配置してなり、こ
れら四辺の内相対向する二辺に配置されたパッドの間隔
を、他の二辺に配置されたパッドの間隔より狭くしたも
のにおいて、上記他の二辺に配置されたパッドの形状を
上記狭間隔パッド配列方向にこれら狭間隔パッドより長
くしたものである。
回路装置は、相対向する四辺を有するチップの、これら
四辺に沿って複数のパッドを直線状に配置してなり、こ
れら四辺の内相対向する二辺に配置されたパッドの間隔
を、他の二辺に配置されたパッドの間隔より狭くしたも
のにおいて、上記他の二辺に配置されたパッドの形状を
上記狭間隔パッド配列方向にこれら狭間隔パッドより長
くしたものである。
【００２０】この発明の第１０の発明に係わる半導体集
積回路装置のテスト方法は、相対向する四辺に沿って複
数のパッドを直線状に配置してなり、これら四辺の内相
対向する二辺に配置された出力パッドの間隔を、他の二
辺に配置されたパッドの間隔より狭くし、これら他の二
辺に配置されたパッドの形状を上記狭間隔出力パッド配
列方向にこれら狭間隔パッドより長くしたチップの、上
記パッドにプローブ針を接触してテストを行なう時、テ
スト終了後上記チップとプローブ針との相対位置を上記
狭間隔出力パッド配列方向に移動させて次のテストを行
なうことによって、上記狭間隔出力パッドの列を複数回
に分けて上記プローブ針を接触させて分割テストを行
い、分割したテスト結果を記憶装置に蓄え、１チップ複
数回テストするようにした。
積回路装置のテスト方法は、相対向する四辺に沿って複
数のパッドを直線状に配置してなり、これら四辺の内相
対向する二辺に配置された出力パッドの間隔を、他の二
辺に配置されたパッドの間隔より狭くし、これら他の二
辺に配置されたパッドの形状を上記狭間隔出力パッド配
列方向にこれら狭間隔パッドより長くしたチップの、上
記パッドにプローブ針を接触してテストを行なう時、テ
スト終了後上記チップとプローブ針との相対位置を上記
狭間隔出力パッド配列方向に移動させて次のテストを行
なうことによって、上記狭間隔出力パッドの列を複数回
に分けて上記プローブ針を接触させて分割テストを行
い、分割したテスト結果を記憶装置に蓄え、１チップ複
数回テストするようにした。
【００２１】この発明の第１１の発明に係わる半導体集
積回路装置は、相対向する四辺を有するチップの、これ
ら四辺に沿って複数のパッドを直線状に配置したものに
おいて、上記四辺の内相対向する二辺にそれぞれ配置さ
れた複数のパッドを斜方向にずらした２列の直線状配置
とするとともに、上記他の二辺に配置されたパッドの形
状を上記斜方向に上記狭間隔パッドより長くしたもので
ある。
積回路装置は、相対向する四辺を有するチップの、これ
ら四辺に沿って複数のパッドを直線状に配置したものに
おいて、上記四辺の内相対向する二辺にそれぞれ配置さ
れた複数のパッドを斜方向にずらした２列の直線状配置
とするとともに、上記他の二辺に配置されたパッドの形
状を上記斜方向に上記狭間隔パッドより長くしたもので
ある。
【００２２】この発明の第１２の発明に係わる半導体集
積回路装置のテスト方法は、相対向する四辺に沿って複
数のパッドを直線状に配置してなり、これら四辺の内相
対向する二辺にそれぞれ配置された複数のパッドを斜方
向にずらした２列の直線状配置とし、上記他の二辺に配
置されたパッドの形状を上記斜方向に上記狭間隔パッド
より長くしたチップの、上記パッドにプローブ針を接触
してテストを行なう時、テスト終了後上記チップとプロ
ーブ針との相対位置を上記斜方向に移動させて次のテス
トを行なうことによって、上記狭間隔出力パッドの列を
複数回に分けて上記プローブ針を接触させて分割テスト
を行い、分割したテスト結果を記憶装置に蓄え、１チッ
プ複数回テストするようにした。
積回路装置のテスト方法は、相対向する四辺に沿って複
数のパッドを直線状に配置してなり、これら四辺の内相
対向する二辺にそれぞれ配置された複数のパッドを斜方
向にずらした２列の直線状配置とし、上記他の二辺に配
置されたパッドの形状を上記斜方向に上記狭間隔パッド
より長くしたチップの、上記パッドにプローブ針を接触
してテストを行なう時、テスト終了後上記チップとプロ
ーブ針との相対位置を上記斜方向に移動させて次のテス
トを行なうことによって、上記狭間隔出力パッドの列を
複数回に分けて上記プローブ針を接触させて分割テスト
を行い、分割したテスト結果を記憶装置に蓄え、１チッ
プ複数回テストするようにした。
【００２３】
実施の形態１．以下、この発明の実施の形態を説明す
る。図１、図２及び図３はこの発明の実施の形態１を示
し、図１はパッド配置とプローブ針の間隔の関係を示す
パッド配置図、図２はウエハテスト図、図３はこのテス
ト時のプローブ針とパッドとの接触状態を示す拡大図で
ある。
る。図１、図２及び図３はこの発明の実施の形態１を示
し、図１はパッド配置とプローブ針の間隔の関係を示す
パッド配置図、図２はウエハテスト図、図３はこのテス
ト時のプローブ針とパッドとの接触状態を示す拡大図で
ある。
【００２４】図において、１はＩＣ、２は表示コントロ
ール信号等の信号を入力するための入力パッド、３は画
素駆動信号等の信号を出力するための出力パッド、４は
電源及び接地に接続される電源パッド、５は次段のＩＣ
との間で入出力するカスケードデータ信号等の信号を入
出力するための入出力パッド、６はウエハテスト用プロ
ーブ針、ａは隣接するプローブ針６間の間隔、ｂは第二
辺の隣接するパッド３間の間隔、７はウエハ、８はプロ
ーブカード、９はウエハ７の中心、１０はウエハテスト
時のウエハの移動方向、１１はウエハテスト時のウエハ
の移動距離、１２，１３，１４はウエハ７に形成された
同時にテストされる横配列のチップ、１９は１回目のウ
エハテスト時のプローブ針の位置、２０は２回目のウエ
ハテスト時のプローブ針の位置である。
ール信号等の信号を入力するための入力パッド、３は画
素駆動信号等の信号を出力するための出力パッド、４は
電源及び接地に接続される電源パッド、５は次段のＩＣ
との間で入出力するカスケードデータ信号等の信号を入
出力するための入出力パッド、６はウエハテスト用プロ
ーブ針、ａは隣接するプローブ針６間の間隔、ｂは第二
辺の隣接するパッド３間の間隔、７はウエハ、８はプロ
ーブカード、９はウエハ７の中心、１０はウエハテスト
時のウエハの移動方向、１１はウエハテスト時のウエハ
の移動距離、１２，１３，１４はウエハ７に形成された
同時にテストされる横配列のチップ、１９は１回目のウ
エハテスト時のプローブ針の位置、２０は２回目のウエ
ハテスト時のプローブ針の位置である。
【００２５】図１に示すＩＣ１は、例えば画像表示装置
駆動用のＩＣで、対向する四辺を有し、第一辺（左辺）
と第三辺（右辺）とにパッド間隔ａで複数の出力パッド
３が直線状に配列され、第二辺（下辺）に他辺よりは狭
い間隔ｂで複数の出力パッド３が直線状に配列され、第
四辺（上辺）にパッド間隔ａで複数の入力パッド２、電
源パッド４及び入出力パッド５が直線状に配列されてい
る。画像表示装置駆動用のＩＣは画像表示駆動用信号の
出力パッドの数が多いため、第二辺の画素表示駆動用信
号の出力パッド３を他の二辺よりも狭い間隔ｂで配列す
ることで、チップサイズを大きくすることなく、出力パ
ッド数を増やすことができる。
駆動用のＩＣで、対向する四辺を有し、第一辺（左辺）
と第三辺（右辺）とにパッド間隔ａで複数の出力パッド
３が直線状に配列され、第二辺（下辺）に他辺よりは狭
い間隔ｂで複数の出力パッド３が直線状に配列され、第
四辺（上辺）にパッド間隔ａで複数の入力パッド２、電
源パッド４及び入出力パッド５が直線状に配列されてい
る。画像表示装置駆動用のＩＣは画像表示駆動用信号の
出力パッドの数が多いため、第二辺の画素表示駆動用信
号の出力パッド３を他の二辺よりも狭い間隔ｂで配列す
ることで、チップサイズを大きくすることなく、出力パ
ッド数を増やすことができる。
【００２６】次に図１に示す狭パッド間隔を持ったＩＣ
１製造時のウエハテスト方法について、図２、図３によ
って説明する。図に示すように、第二辺にウエハテスト
時のプローブ針６の間隔ａよりは狭い間隔ｂのパッド３
が配列されているため、１回のテストでは狭ピッチ配列
の出力パッド３全てにプローブ針６を接触させることは
できない。それで第１回目のテストにおいては、図２
（ａ）、図３（ａ）で示すように、チップ１２では、第
一辺の全出力パッド、第四辺の全パッドと、第二辺の一
っおきの出力パッド３とにプローブ針を接触させ、チッ
プ１３では、第三辺の全出力パッド、第四辺の全パッド
と、第二辺の、チップ１２でプローブ針６が接触してい
ない一っおきの出力パッド３にプローブ針を接触させて
いる。このように、２っのチップ１２，１３を一部の出
力パッド３について同時にテストし、そして、その時の
テスト結果を記憶装置等に蓄えておく。
１製造時のウエハテスト方法について、図２、図３によ
って説明する。図に示すように、第二辺にウエハテスト
時のプローブ針６の間隔ａよりは狭い間隔ｂのパッド３
が配列されているため、１回のテストでは狭ピッチ配列
の出力パッド３全てにプローブ針６を接触させることは
できない。それで第１回目のテストにおいては、図２
（ａ）、図３（ａ）で示すように、チップ１２では、第
一辺の全出力パッド、第四辺の全パッドと、第二辺の一
っおきの出力パッド３とにプローブ針を接触させ、チッ
プ１３では、第三辺の全出力パッド、第四辺の全パッド
と、第二辺の、チップ１２でプローブ針６が接触してい
ない一っおきの出力パッド３にプローブ針を接触させて
いる。このように、２っのチップ１２，１３を一部の出
力パッド３について同時にテストし、そして、その時の
テスト結果を記憶装置等に蓄えておく。
【００２７】第１回目のテストが終了したら、ウエハ７
を矢印１０方向に略１チップ分移動させ、今度はチップ
１３と１４のテストを行なう。即ち、図２（ｂ）、図３
（ｂ）で示すように、チップ１３ではプローブ針を、第
一辺の全出力パッド、第四辺の全パッドと、第二辺の前
回のテストで接触しなかった一つおきの出力パッド３と
に接触させ、チップ１４では、第三辺の全出力パッド、
第四辺の全パッドと、第二辺の、チップ１３でプローブ
針６が接触していない一つおきの出力パッド３にプロー
ブ針６を接触させてテストを行なう。その時のテスト結
果も記憶装置等に蓄えておく。
を矢印１０方向に略１チップ分移動させ、今度はチップ
１３と１４のテストを行なう。即ち、図２（ｂ）、図３
（ｂ）で示すように、チップ１３ではプローブ針を、第
一辺の全出力パッド、第四辺の全パッドと、第二辺の前
回のテストで接触しなかった一つおきの出力パッド３と
に接触させ、チップ１４では、第三辺の全出力パッド、
第四辺の全パッドと、第二辺の、チップ１３でプローブ
針６が接触していない一つおきの出力パッド３にプロー
ブ針６を接触させてテストを行なう。その時のテスト結
果も記憶装置等に蓄えておく。
【００２８】このように、チップ１３については上記第
１回のテストと今回の第２回のテストに分割してテスト
が行われることになり、入力パッド２、電源パッド４及
び入出力パッド５には両テストともプローブ針６を接触
させ、出力パッド３についてのみ分割してテストが行な
われる。これら２回に分けて行なわれたテスト結果は記
憶装置から読み出されて、総合的なテスト結果が得られ
る。なお、チップ１２については前々回と前回に、チッ
プ１４については今回と次回に分割してテストが行なわ
れる。
１回のテストと今回の第２回のテストに分割してテスト
が行われることになり、入力パッド２、電源パッド４及
び入出力パッド５には両テストともプローブ針６を接触
させ、出力パッド３についてのみ分割してテストが行な
われる。これら２回に分けて行なわれたテスト結果は記
憶装置から読み出されて、総合的なテスト結果が得られ
る。なお、チップ１２については前々回と前回に、チッ
プ１４については今回と次回に分割してテストが行なわ
れる。
【００２９】実施の形態２．次にこの発明の他の実施の
形態２を説明する。図４及び図５はこの発明の実施の形
態２を示し、図４はウエハテスト図、図５はこのテスト
時のプローブ針とパッドとの接触状態を示す拡大図であ
る。なお、各チップのパッド配置は図１に示とたのと同
様である。
形態２を説明する。図４及び図５はこの発明の実施の形
態２を示し、図４はウエハテスト図、図５はこのテスト
時のプローブ針とパッドとの接触状態を示す拡大図であ
る。なお、各チップのパッド配置は図１に示とたのと同
様である。
【００３０】図において、２は入力パッド、３は出力パ
ッド、４は電源パッド、５は次段のＩＣとの間で入出力
するカスケードデータ信号等の信号を入出力するための
入出力パッド、６はウエハテスト用プローブ針、ａは隣
接するプローブ針６間の間隔、ｂは第二辺の隣接するパ
ッド３間の間隔、７はウエハ、８はプローブカード、９
はウエハ７の中心、１０はウエハテスト時のウエハの移
動方向、１１はウエハテスト時のウエハの移動距離、１
５，１６，１７はウエハ７に形成された同時にテストさ
れる、対角線上に斜に配列されたチップ、１９は１回目
のウエハテスト時のプローブ針の位置、２０は２回目の
ウエハテスト時のプローブ針の位置である。
ッド、４は電源パッド、５は次段のＩＣとの間で入出力
するカスケードデータ信号等の信号を入出力するための
入出力パッド、６はウエハテスト用プローブ針、ａは隣
接するプローブ針６間の間隔、ｂは第二辺の隣接するパ
ッド３間の間隔、７はウエハ、８はプローブカード、９
はウエハ７の中心、１０はウエハテスト時のウエハの移
動方向、１１はウエハテスト時のウエハの移動距離、１
５，１６，１７はウエハ７に形成された同時にテストさ
れる、対角線上に斜に配列されたチップ、１９は１回目
のウエハテスト時のプローブ針の位置、２０は２回目の
ウエハテスト時のプローブ針の位置である。
【００３１】次にこの実施の態様のウエハテスト方法に
ついて説明する。まず、第１回目のテストにおいては、
図４（ａ）、図５（ａ）で示すように、チップ１５で
は、第一辺、第三辺の全出力パッド、第四辺の全パッド
と、第二辺の一つおきの出力パッド３とにプローブ針を
接触させ、チップ１６では、第一辺、第三辺の全出力パ
ッド、第四辺の全パッドと、第二辺の、チップ１５でプ
ローブ針６が接触していない一つおきの出力パッド３に
プローブ針を接触させている。このように、２つのチッ
プ１５，１６を一部の出力パッド３について同時にテス
トし、そして、その時のテスト結果を記憶装置等に蓄え
ておく。
ついて説明する。まず、第１回目のテストにおいては、
図４（ａ）、図５（ａ）で示すように、チップ１５で
は、第一辺、第三辺の全出力パッド、第四辺の全パッド
と、第二辺の一つおきの出力パッド３とにプローブ針を
接触させ、チップ１６では、第一辺、第三辺の全出力パ
ッド、第四辺の全パッドと、第二辺の、チップ１５でプ
ローブ針６が接触していない一つおきの出力パッド３に
プローブ針を接触させている。このように、２つのチッ
プ１５，１６を一部の出力パッド３について同時にテス
トし、そして、その時のテスト結果を記憶装置等に蓄え
ておく。
【００３２】第１回目のテストが終了したら、ウエハ７
を対角線上の矢印１０方向に略１チップ分左下方向に移
動させ、今度はチップ１６と１７のテストを行なう。即
ち、図４（ｂ）、図５（ｂ）で示すように、チップ１６
ではプローブ針を、第一辺、第三辺の全出力パッド、第
四辺の全パッドと、第二辺の前回のテストで接触しなか
った一つおきの出力パッド３とに接触させ、チップ１７
では、第一辺、第三辺の全出力パッド、第四辺の全パッ
ドと、第二辺の、チップ１６でプローブ針６が接触して
いない一つおきの出力パッド３にプローブ針６を接触さ
せてテストを行なう。その時のテスト結果も記憶装置等
に蓄えておく。
を対角線上の矢印１０方向に略１チップ分左下方向に移
動させ、今度はチップ１６と１７のテストを行なう。即
ち、図４（ｂ）、図５（ｂ）で示すように、チップ１６
ではプローブ針を、第一辺、第三辺の全出力パッド、第
四辺の全パッドと、第二辺の前回のテストで接触しなか
った一つおきの出力パッド３とに接触させ、チップ１７
では、第一辺、第三辺の全出力パッド、第四辺の全パッ
ドと、第二辺の、チップ１６でプローブ針６が接触して
いない一つおきの出力パッド３にプローブ針６を接触さ
せてテストを行なう。その時のテスト結果も記憶装置等
に蓄えておく。
【００３３】このように、チップ１６については上記第
１回のテストと今回の第２回のテストに分割してテスト
が行われることになり、第一辺、第三辺の出力パッド、
第四辺の入力パッド２、電源パッド４及び入出力パッド
５には両テストともプローブ針６を接触させ、第二辺の
出力パッド３についてのみ分割してテストが行なわれ
る。これら２回に分けて行なわれたテスト結果は記憶装
置から読み出されて、総合的なテスト結果が得られる。
なお、チップ１５については前々回と前回に、チップ１
７については今回と次回に分割してテストが行なわれ
る。また、この実施の態様では図２１、２２で示す従来
のウエハテスト装置をプローブ針６の位置を多少ずらす
ことにより、そのまま用いることができる。
１回のテストと今回の第２回のテストに分割してテスト
が行われることになり、第一辺、第三辺の出力パッド、
第四辺の入力パッド２、電源パッド４及び入出力パッド
５には両テストともプローブ針６を接触させ、第二辺の
出力パッド３についてのみ分割してテストが行なわれ
る。これら２回に分けて行なわれたテスト結果は記憶装
置から読み出されて、総合的なテスト結果が得られる。
なお、チップ１５については前々回と前回に、チップ１
７については今回と次回に分割してテストが行なわれ
る。また、この実施の態様では図２１、２２で示す従来
のウエハテスト装置をプローブ針６の位置を多少ずらす
ことにより、そのまま用いることができる。
【００３４】実施の形態３．次にこの発明の他の実施の
形態３を説明する。図６、図７及び図８はこの発明の実
施の形態３を示し、図６はパッド配置とプローブ針の間
隔の関係を示すパッド配置図、図７はウエハテスト図、
図８はこのテスト時のプローブ針とパッドとの接触状態
を示す拡大図である。
形態３を説明する。図６、図７及び図８はこの発明の実
施の形態３を示し、図６はパッド配置とプローブ針の間
隔の関係を示すパッド配置図、図７はウエハテスト図、
図８はこのテスト時のプローブ針とパッドとの接触状態
を示す拡大図である。
【００３５】図において、１はＩＣ、２は第四辺に狭間
隔で直線状に配列され、また第二辺に一部配置された入
力パッド、３は第一辺、第二辺及び第三辺に直線状に配
列された出力パッド、４は第二辺に配置された電源パッ
ド、５は第二辺に配置された入出力パッド、６はウエハ
テスト用プローブ針、ａは隣接するプローブ針６間の間
隔、ｂは第四辺の隣接するパッド２間の間隔、７はウエ
ハ、８はプローブカード、９はウエハ７の中心、１０は
ウエハテスト時のウエハの移動方向、１１はウエハテス
ト時のウエハの移動距離、１２，１３，１４はウエハ７
に形成された同時にテストされる横配列のチップ、１９
は１回目のウエハテスト時のプローブ針の位置、２０は
２回目のウエハテスト時のプローブ針の位置、２１は隣
接するチップの他の第四辺の対応する入力パッド２との
間に、パッド２と同じ階層で構成したアルミ箔からなる
共通配線である。
隔で直線状に配列され、また第二辺に一部配置された入
力パッド、３は第一辺、第二辺及び第三辺に直線状に配
列された出力パッド、４は第二辺に配置された電源パッ
ド、５は第二辺に配置された入出力パッド、６はウエハ
テスト用プローブ針、ａは隣接するプローブ針６間の間
隔、ｂは第四辺の隣接するパッド２間の間隔、７はウエ
ハ、８はプローブカード、９はウエハ７の中心、１０は
ウエハテスト時のウエハの移動方向、１１はウエハテス
ト時のウエハの移動距離、１２，１３，１４はウエハ７
に形成された同時にテストされる横配列のチップ、１９
は１回目のウエハテスト時のプローブ針の位置、２０は
２回目のウエハテスト時のプローブ針の位置、２１は隣
接するチップの他の第四辺の対応する入力パッド２との
間に、パッド２と同じ階層で構成したアルミ箔からなる
共通配線である。
【００３６】次にこの実施の態様のウエハテスト方法に
ついて説明する。図に示すように、第四辺にプローブ針
６の間隔ａよりは狭い間隔ｂの入力パッド２が配列され
ているため、１回のテストでは狭ピッチ配列の出力パッ
ド２全てにプローブ針６を接触させることはできない。
それで第１回目のテストにおいては、図７（ａ）、図８
（ａ）で示すように、チップ１２では、第一辺及び第二
辺の全出力パッド３、第二辺の入力パッド２、電源パッ
ド４及び入出力パッド５と、第四辺の一つおきの入力パ
ッド２にプローブ針を接触させ、チップ１３では、第二
辺及び第三辺の全出力パッド３、第二辺の入力パッド
２、電源パッド４及び入出力パッド５と、第四辺の、チ
ップ１２でプローブ針６が接触していない一つおきの入
力パッド２にプローブ針を接触させている。
ついて説明する。図に示すように、第四辺にプローブ針
６の間隔ａよりは狭い間隔ｂの入力パッド２が配列され
ているため、１回のテストでは狭ピッチ配列の出力パッ
ド２全てにプローブ針６を接触させることはできない。
それで第１回目のテストにおいては、図７（ａ）、図８
（ａ）で示すように、チップ１２では、第一辺及び第二
辺の全出力パッド３、第二辺の入力パッド２、電源パッ
ド４及び入出力パッド５と、第四辺の一つおきの入力パ
ッド２にプローブ針を接触させ、チップ１３では、第二
辺及び第三辺の全出力パッド３、第二辺の入力パッド
２、電源パッド４及び入出力パッド５と、第四辺の、チ
ップ１２でプローブ針６が接触していない一つおきの入
力パッド２にプローブ針を接触させている。
【００３７】このように、両チップ１２，１３の第四辺
の入力パッド２に接触するプローブ針６から両チップ同
時に共通配線２１を介して表示コントロール信号等の入
力信号を供給し、２つのチップ１２，１３を一部の出力
パッド３について同時にテストし、そして、その時のテ
スト結果を記憶装置等に蓄えておく。
の入力パッド２に接触するプローブ針６から両チップ同
時に共通配線２１を介して表示コントロール信号等の入
力信号を供給し、２つのチップ１２，１３を一部の出力
パッド３について同時にテストし、そして、その時のテ
スト結果を記憶装置等に蓄えておく。
【００３８】第１回目のテストが終了したら、ウエハ７
を矢印１０方向に略１チップ分移動させ、今度はチップ
１３と１４のテストを行なう。即ち、図７（ｂ）、図８
（ｂ）で示すように、チップ１３ではプローブ針を、第
一辺及び第二辺の全出力パッド３、第二辺の入力パッド
２、電源パッド４及び入出力パッド５と、第四辺の一つ
おきの入力パッド２にプローブ針を接触させ、チップ１
４では、第二辺及び第三辺の全出力パッド３、第二辺の
入力パッド２、電源パッド４及び入出力パッド５と、第
四辺の、チップ１３でプローブ針６が接触していない一
つおきの入力パッド２にプローブ針を接触させ、両チッ
プ共通の入力信号を共通配線２１を介して供給してテス
トを行なう。その時のテスト結果も記憶装置等に蓄えて
おく。
を矢印１０方向に略１チップ分移動させ、今度はチップ
１３と１４のテストを行なう。即ち、図７（ｂ）、図８
（ｂ）で示すように、チップ１３ではプローブ針を、第
一辺及び第二辺の全出力パッド３、第二辺の入力パッド
２、電源パッド４及び入出力パッド５と、第四辺の一つ
おきの入力パッド２にプローブ針を接触させ、チップ１
４では、第二辺及び第三辺の全出力パッド３、第二辺の
入力パッド２、電源パッド４及び入出力パッド５と、第
四辺の、チップ１３でプローブ針６が接触していない一
つおきの入力パッド２にプローブ針を接触させ、両チッ
プ共通の入力信号を共通配線２１を介して供給してテス
トを行なう。その時のテスト結果も記憶装置等に蓄えて
おく。
【００３９】このように、チップ１３については上記第
１回のテストと今回の第２回のテストに分割してテスト
が行われることになり、第二辺の出力パッド３、入力パ
ッド２、電源パッド４及び入出力パッド５には両テスト
ともプローブ針６を接触させ、第四辺の入力パッド２に
ついては両テストとも共通配線２１を介して同じ信号が
入力され、第一辺及び第三辺の出力パッド３についての
み分割してテストが行なわれる。これら２回に分けて行
なわれたテスト結果は記憶装置から読み出されて、総合
的なテスト結果が得られる。なお、チップ１２について
は前々回と前回に、チップ１４については今回と次回に
分割してテストが行なわれる。
１回のテストと今回の第２回のテストに分割してテスト
が行われることになり、第二辺の出力パッド３、入力パ
ッド２、電源パッド４及び入出力パッド５には両テスト
ともプローブ針６を接触させ、第四辺の入力パッド２に
ついては両テストとも共通配線２１を介して同じ信号が
入力され、第一辺及び第三辺の出力パッド３についての
み分割してテストが行なわれる。これら２回に分けて行
なわれたテスト結果は記憶装置から読み出されて、総合
的なテスト結果が得られる。なお、チップ１２について
は前々回と前回に、チップ１４については今回と次回に
分割してテストが行なわれる。
【００４０】実施の形態４．次にこの発明の他の実施の
形態４を説明する。図９、図１０及び図１１はこの発明
の実施の形態４を示し、図９はパッド配置図、図１０は
ウエハテスト図、図１１はこのテスト時のプローブ針と
パッドとの接触状態を示す拡大図である。
形態４を説明する。図９、図１０及び図１１はこの発明
の実施の形態４を示し、図９はパッド配置図、図１０は
ウエハテスト図、図１１はこのテスト時のプローブ針と
パッドとの接触状態を示す拡大図である。
【００４１】図において、１はＩＣ、２は第一辺及び第
三辺に直線状に配列された入力パッド、３は第二辺及び
第四辺に狭間隔で直線状に配列された出力パッド、４は
第一辺及び第三辺に配置された電源パッド、６はウエハ
テスト用プローブ針、ａは隣接するプローブ針６間の間
隔、ｂは第二辺及び第四辺の隣接する出力パッド３間の
間隔、７はウエハ、８はプローブカード、９はウエハ７
の中心、１０はウエハテスト時のウエハの移動方向、１
１はウエハテスト時のウエハの移動距離、１２，１３，
１４はウエハ７に形成された同時にテストされる横配列
のチップ、１９は１回目のウエハテスト時のプローブ針
の位置、２０は２回目のウエハテスト時のプローブ針の
位置、２２は隣接するチップの第一辺及び第三辺の対応
する入力パッド２及び電源パッド４との間に、パッドと
同じ階層で構成したアルミ箔からなる共通配線である。
三辺に直線状に配列された入力パッド、３は第二辺及び
第四辺に狭間隔で直線状に配列された出力パッド、４は
第一辺及び第三辺に配置された電源パッド、６はウエハ
テスト用プローブ針、ａは隣接するプローブ針６間の間
隔、ｂは第二辺及び第四辺の隣接する出力パッド３間の
間隔、７はウエハ、８はプローブカード、９はウエハ７
の中心、１０はウエハテスト時のウエハの移動方向、１
１はウエハテスト時のウエハの移動距離、１２，１３，
１４はウエハ７に形成された同時にテストされる横配列
のチップ、１９は１回目のウエハテスト時のプローブ針
の位置、２０は２回目のウエハテスト時のプローブ針の
位置、２２は隣接するチップの第一辺及び第三辺の対応
する入力パッド２及び電源パッド４との間に、パッドと
同じ階層で構成したアルミ箔からなる共通配線である。
【００４１】次にこの実施の態様のウエハテスト方法に
ついて説明する。図に示すように、第二辺及び第四辺に
ウエハテスト時のプローブ針６の間隔ａよりは狭い間隔
ｂのパッド３が配列されているため、１回のテストでは
狭ピッチ配列の出力パッド３全てにプローブ針６を接触
させることはできない。それで第１回目のテストにおい
ては、図１０（ａ）、図１１（ａ）で示すように、チッ
プ１２では、第一辺の全入力パッド２及び電源パッド
４、第二辺及び第四辺の一つおきの出力パッド３にプロ
ーブ針を接触させ、チップ１３では、第三辺の全入力パ
ッド２及び電源パッド４、第二辺及び第四辺の、チップ
１２でプローブ針６が接触していない一つおきの出力パ
ッド３にプローブ針を接触させている。
ついて説明する。図に示すように、第二辺及び第四辺に
ウエハテスト時のプローブ針６の間隔ａよりは狭い間隔
ｂのパッド３が配列されているため、１回のテストでは
狭ピッチ配列の出力パッド３全てにプローブ針６を接触
させることはできない。それで第１回目のテストにおい
ては、図１０（ａ）、図１１（ａ）で示すように、チッ
プ１２では、第一辺の全入力パッド２及び電源パッド
４、第二辺及び第四辺の一つおきの出力パッド３にプロ
ーブ針を接触させ、チップ１３では、第三辺の全入力パ
ッド２及び電源パッド４、第二辺及び第四辺の、チップ
１２でプローブ針６が接触していない一つおきの出力パ
ッド３にプローブ針を接触させている。
【００４２】このように、両チップ１２，１３の第一辺
及び第三辺の入力パッド２及び電源パッド４に接触する
プローブ針６から両チップ同時に共通配線２２を介して
入力信号及び電源を供給し、２つのチップ１２，１３を
一部の出力パッド３について同時にテストし、そして、
その時のテスト結果を記憶装置等に蓄えておく。
及び第三辺の入力パッド２及び電源パッド４に接触する
プローブ針６から両チップ同時に共通配線２２を介して
入力信号及び電源を供給し、２つのチップ１２，１３を
一部の出力パッド３について同時にテストし、そして、
その時のテスト結果を記憶装置等に蓄えておく。
【００４３】第１回目のテストが終了したら、ウエハ７
を矢印１０方向に略１チップ分移動させ、今度はチップ
１３と１４のテストを行なう。即ち、図１０（ｂ）、図
１１（ｂ）で示すように、チップ１３ではプローブ針
を、第一辺の全入力パッド２及び電源パッド４、第二辺
及び第四辺の一つおきの出力パッド３にプローブ針を接
触させ、チップ１３では、第三辺の全入力パッド２及び
電源パッド４、第二辺及び第四辺の、チップ１２でプロ
ーブ針６が接触していない一つおきの出力パッド３にプ
ローブ針を接触させ、両チップ共通の入力信号及び電源
を共通配線２２を介して供給してテストを行なう。その
時のテスト結果も記憶装置等に蓄えておく。
を矢印１０方向に略１チップ分移動させ、今度はチップ
１３と１４のテストを行なう。即ち、図１０（ｂ）、図
１１（ｂ）で示すように、チップ１３ではプローブ針
を、第一辺の全入力パッド２及び電源パッド４、第二辺
及び第四辺の一つおきの出力パッド３にプローブ針を接
触させ、チップ１３では、第三辺の全入力パッド２及び
電源パッド４、第二辺及び第四辺の、チップ１２でプロ
ーブ針６が接触していない一つおきの出力パッド３にプ
ローブ針を接触させ、両チップ共通の入力信号及び電源
を共通配線２２を介して供給してテストを行なう。その
時のテスト結果も記憶装置等に蓄えておく。
【００４４】このように、チップ１３については上記第
１回のテストと今回の第２回のテストに分割してテスト
が行われることになり、第一辺及び第三辺の入力パッド
２及び電源パッド４については両テストとも共通配線２
２を介して同じ信号が入力され、第二辺及び第四辺の出
力パッド３についてのみ分割してテストが行なわれる。
これら２回に分けて行なわれたテスト結果は記憶装置か
ら読み出されて、総合的なテスト結果が得られる。な
お、チップ１２については前々回と前回に、チップ１４
については今回と次回に分割してテストが行なわれる。
１回のテストと今回の第２回のテストに分割してテスト
が行われることになり、第一辺及び第三辺の入力パッド
２及び電源パッド４については両テストとも共通配線２
２を介して同じ信号が入力され、第二辺及び第四辺の出
力パッド３についてのみ分割してテストが行なわれる。
これら２回に分けて行なわれたテスト結果は記憶装置か
ら読み出されて、総合的なテスト結果が得られる。な
お、チップ１２については前々回と前回に、チップ１４
については今回と次回に分割してテストが行なわれる。
【００４５】実施の形態５．次にこの発明の他の実施の
形態５を説明する。図１２、図１３及び図１４はこの発
明の実施の形態５を示し、図１２はパッド配置図、図１
３はウエハテスト図、図１４はこのテスト時のプローブ
針とパッドとの接触状態を示す拡大図である。
形態５を説明する。図１２、図１３及び図１４はこの発
明の実施の形態５を示し、図１２はパッド配置図、図１
３はウエハテスト図、図１４はこのテスト時のプローブ
針とパッドとの接触状態を示す拡大図である。
【００４６】図において、１はＩＣ、２は第二辺及び第
四辺に直線状に配列された入力パッド、３は第一辺及び
第三辺に狭間隔で直線状に配列された出力パッド、４は
第二辺に配置された電源パッド、５は第二辺に配置され
た入出力パッド、６はウエハテスト用プローブ針、ａは
隣接するプローブ針６間の間隔、ｂは第一辺及び第三辺
の隣接する出力パッド３間の間隔、７はウエハ、８はプ
ローブカード、９はウエハ７の中心、１０はウエハテス
ト時のウエハの移動方向、１１はウエハテスト時のウエ
ハの移動距離、１２はウエハ７に形成されたテストされ
るチップ、２３は、第一辺及び第三辺の狭間隔の出力パ
ッド３の配列方向（上下）にこの出力パッド３よりは幅
広の入力パッド２、電源パッド４及び入出力パッド５か
らなる広形状パッドである。
四辺に直線状に配列された入力パッド、３は第一辺及び
第三辺に狭間隔で直線状に配列された出力パッド、４は
第二辺に配置された電源パッド、５は第二辺に配置され
た入出力パッド、６はウエハテスト用プローブ針、ａは
隣接するプローブ針６間の間隔、ｂは第一辺及び第三辺
の隣接する出力パッド３間の間隔、７はウエハ、８はプ
ローブカード、９はウエハ７の中心、１０はウエハテス
ト時のウエハの移動方向、１１はウエハテスト時のウエ
ハの移動距離、１２はウエハ７に形成されたテストされ
るチップ、２３は、第一辺及び第三辺の狭間隔の出力パ
ッド３の配列方向（上下）にこの出力パッド３よりは幅
広の入力パッド２、電源パッド４及び入出力パッド５か
らなる広形状パッドである。
【００４７】次にこの実施の態様のウエハテスト方法に
ついて説明する。図に示すように、第一辺及び第三辺に
ウエハテスト時のプローブ針６の間隔ａよりは狭い間隔
ｂのパッド３が配列されているため、１回のテストでは
狭ピッチ配列の出力パッド３全てにプローブ針６を接触
させることはできない。それで第１回目のテストにおい
ては、図１３（ａ）、図１４（ａ）で示すように、チッ
プ１２の第二辺及び第四辺の全入力パッド２、電源パッ
ド４及び出入力パッド５と、第一辺及び第三辺の一つお
きの出力パッド３にプローブ針を接触させてテストを行
なう。その時のテスト結果を記憶装置等に蓄えておく。
ついて説明する。図に示すように、第一辺及び第三辺に
ウエハテスト時のプローブ針６の間隔ａよりは狭い間隔
ｂのパッド３が配列されているため、１回のテストでは
狭ピッチ配列の出力パッド３全てにプローブ針６を接触
させることはできない。それで第１回目のテストにおい
ては、図１３（ａ）、図１４（ａ）で示すように、チッ
プ１２の第二辺及び第四辺の全入力パッド２、電源パッ
ド４及び出入力パッド５と、第一辺及び第三辺の一つお
きの出力パッド３にプローブ針を接触させてテストを行
なう。その時のテスト結果を記憶装置等に蓄えておく。
【００４８】第１回目のテストが終了したら、ウエハ７
を矢印１０方向に狭間隔出力パッド３間の間隔１１だけ
移動させ、図１３（ｂ）、図１４（ｂ）で示すように、
第二辺及び第四辺の広形状の全入力パッド２、電源パッ
ド４及び入出力パッド５上のプローブ針６との接触位置
をずらせながら、第１回目のテストでプローブ針６が接
触していない一つおきの出力パッド３にプローブ針を接
触させてテストを行なう。その時のテスト結果も記憶装
置等に蓄えておく。
を矢印１０方向に狭間隔出力パッド３間の間隔１１だけ
移動させ、図１３（ｂ）、図１４（ｂ）で示すように、
第二辺及び第四辺の広形状の全入力パッド２、電源パッ
ド４及び入出力パッド５上のプローブ針６との接触位置
をずらせながら、第１回目のテストでプローブ針６が接
触していない一つおきの出力パッド３にプローブ針を接
触させてテストを行なう。その時のテスト結果も記憶装
置等に蓄えておく。
【００４９】このように、チップ１２について第１回と
第２回に分割してテストが行われることになり、第二辺
及び第四辺の入力パッド２、電源パッド４及び入出力パ
ッド５からなる広形状パッド２３には両テスト時とも同
じ信号が入力され、第一辺及び第三辺の出力パッド３に
ついてのみ分割してテストが行なわれる。これら２回に
分けて行なわれたテスト結果は記憶装置から読み出され
て、総合的なテスト結果が得られる。
第２回に分割してテストが行われることになり、第二辺
及び第四辺の入力パッド２、電源パッド４及び入出力パ
ッド５からなる広形状パッド２３には両テスト時とも同
じ信号が入力され、第一辺及び第三辺の出力パッド３に
ついてのみ分割してテストが行なわれる。これら２回に
分けて行なわれたテスト結果は記憶装置から読み出され
て、総合的なテスト結果が得られる。
【００４９】実施の形態６．次にこの発明の他の実施の
形態６を説明する。図１５、図１６及び図１７はこの発
明の実施の形態６を示し、図１５はパッド配置図、図１
６はウエハテスト図、図１７はこのテスト時のプローブ
針とパッドとの接触状態を示す拡大図である。
形態６を説明する。図１５、図１６及び図１７はこの発
明の実施の形態６を示し、図１５はパッド配置図、図１
６はウエハテスト図、図１７はこのテスト時のプローブ
針とパッドとの接触状態を示す拡大図である。
【００５０】図において、１はＩＣ、２は第二辺及び第
四辺に直線状に配列された入力パッド、３は第一辺及び
第三辺に斜方向にずらした２列の直線状に配列された出
力パッド、４は第二辺に配置された電源パッド、５は第
二辺に配置された入出力パッド、６はウエハテスト用プ
ローブ針、ａは出力パッド３に接触するプローブ針６間
の間隔、ｂは第一辺及び第三辺の隣接する出力パッド３
間の間隔、７はウエハ、８はプローブカード、９はウエ
ハ７の中心、１０はウエハテスト時のウエハの移動方
向、１１はウエハテスト時のウエハの移動距離、１２は
ウエハ７に形成されたテストされるチップ、２３は斜方
向に出力パッド３より長くした幅広の入力パッド２、電
源パッド４及び入出力パッド５からなる広形状、２４は
第一辺及び第三辺に配置され、ＩＣ内部との結線が行な
われないダミーパッドである。
四辺に直線状に配列された入力パッド、３は第一辺及び
第三辺に斜方向にずらした２列の直線状に配列された出
力パッド、４は第二辺に配置された電源パッド、５は第
二辺に配置された入出力パッド、６はウエハテスト用プ
ローブ針、ａは出力パッド３に接触するプローブ針６間
の間隔、ｂは第一辺及び第三辺の隣接する出力パッド３
間の間隔、７はウエハ、８はプローブカード、９はウエ
ハ７の中心、１０はウエハテスト時のウエハの移動方
向、１１はウエハテスト時のウエハの移動距離、１２は
ウエハ７に形成されたテストされるチップ、２３は斜方
向に出力パッド３より長くした幅広の入力パッド２、電
源パッド４及び入出力パッド５からなる広形状、２４は
第一辺及び第三辺に配置され、ＩＣ内部との結線が行な
われないダミーパッドである。
【００５１】次にこの実施の態様のウエハテスト方法に
ついて説明する。図に示すように、第一辺及び第三辺に
ウエハテスト時のプローブ針６の間隔ａよりは狭い間隔
ｂのパッド３が互違いにずれて配列されているため、１
回のテストでは狭ピッチ配列の出力パッド３全てにプロ
ーブ針６を接触させることはできない。それで第１回目
のテストにおいては、図１６（ａ）、図１７（ａ）で示
すように、チップ１２の第二辺及び第四辺の全入力パッ
ド２、電源パッド４及び出入力パッド５と、第一辺及び
第三辺に２列に配列された左側の出力パッド３にプロー
ブ針を接触させてテストを行なう。その時のテスト結果
を記憶装置等に蓄えておく。
ついて説明する。図に示すように、第一辺及び第三辺に
ウエハテスト時のプローブ針６の間隔ａよりは狭い間隔
ｂのパッド３が互違いにずれて配列されているため、１
回のテストでは狭ピッチ配列の出力パッド３全てにプロ
ーブ針６を接触させることはできない。それで第１回目
のテストにおいては、図１６（ａ）、図１７（ａ）で示
すように、チップ１２の第二辺及び第四辺の全入力パッ
ド２、電源パッド４及び出入力パッド５と、第一辺及び
第三辺に２列に配列された左側の出力パッド３にプロー
ブ針を接触させてテストを行なう。その時のテスト結果
を記憶装置等に蓄えておく。
【００５２】第１回目のテストが終了したら、ウエハ７
を矢印１０で示す斜（左上）方向に狭間隔出力パッド３
間の間隔１１だけ移動させ、図１６（ｂ）、図１７
（ｂ）で示すように、第二辺及び第四辺の広形状の全入
力パッド２、電源パッド４及び入出力パッド５上のプロ
ーブ針６との接触位置を斜方向にずらせながら、第１回
目のテストでプローブ針６が接触していない右側列の出
力パッド３にプローブ針を接触させてテストを行なう。
その時のテスト結果も記憶装置等に蓄えておく。
を矢印１０で示す斜（左上）方向に狭間隔出力パッド３
間の間隔１１だけ移動させ、図１６（ｂ）、図１７
（ｂ）で示すように、第二辺及び第四辺の広形状の全入
力パッド２、電源パッド４及び入出力パッド５上のプロ
ーブ針６との接触位置を斜方向にずらせながら、第１回
目のテストでプローブ針６が接触していない右側列の出
力パッド３にプローブ針を接触させてテストを行なう。
その時のテスト結果も記憶装置等に蓄えておく。
【００５３】このように、チップ１２について第１回と
第２回に分割してテストが行われることになり、第二辺
及び第四辺の入力パッド２、電源パッド４及び入出力パ
ッド５からなる広形状パッド２３には両テスト時とも同
じ信号が入力され、第一辺及び第三辺の出力パッド３に
ついてのみ分割してテストが行なわれる。これら２回に
分けて行なわれたテスト結果は記憶装置から読み出され
て、総合的なテスト結果が得られる。
第２回に分割してテストが行われることになり、第二辺
及び第四辺の入力パッド２、電源パッド４及び入出力パ
ッド５からなる広形状パッド２３には両テスト時とも同
じ信号が入力され、第一辺及び第三辺の出力パッド３に
ついてのみ分割してテストが行なわれる。これら２回に
分けて行なわれたテスト結果は記憶装置から読み出され
て、総合的なテスト結果が得られる。
【００５０】
【発明の効果】以上のように、この発明の第１の発明に
おける半導体集積回路装置は、少なくとも一辺に配置さ
れたパッドの間隔を、他の辺に配置されたパッドの間隔
より狭くしたので、一個のＩＣに配置されるパッド数を
チップ面積を増加させることなく増やすことができると
ともに、ウエハテストを分割して行なうことにより、プ
ローブ針の間隔よりも狭い間隔のパッドを有するウエハ
でもウエハテストが可能であるという効果がある。
おける半導体集積回路装置は、少なくとも一辺に配置さ
れたパッドの間隔を、他の辺に配置されたパッドの間隔
より狭くしたので、一個のＩＣに配置されるパッド数を
チップ面積を増加させることなく増やすことができると
ともに、ウエハテストを分割して行なうことにより、プ
ローブ針の間隔よりも狭い間隔のパッドを有するウエハ
でもウエハテストが可能であるという効果がある。
【００５１】この発明の第２の発明における半導体集積
回路装置のテスト方法は、少なくとも一辺に配置された
パッドの間隔を、他の辺に配置されたパッドの間隔より
狭くしたチップの上記パッドにプローブ針を接触してテ
ストを行なう時に、上記パッド間隔を狭くした出力パッ
ドの列を複数回に分けて上記プローブ針を接触させて分
割テストを行い、分割したテスト結果を記憶装置に蓄
え、１チップ複数回テストするようにしたので、プロー
ブ針の間隔よりも狭い間隔のパッドを有するチップに対
しても従来の装置でウエハテストが可能であるという効
果がある。
回路装置のテスト方法は、少なくとも一辺に配置された
パッドの間隔を、他の辺に配置されたパッドの間隔より
狭くしたチップの上記パッドにプローブ針を接触してテ
ストを行なう時に、上記パッド間隔を狭くした出力パッ
ドの列を複数回に分けて上記プローブ針を接触させて分
割テストを行い、分割したテスト結果を記憶装置に蓄
え、１チップ複数回テストするようにしたので、プロー
ブ針の間隔よりも狭い間隔のパッドを有するチップに対
しても従来の装置でウエハテストが可能であるという効
果がある。
【００５２】この発明の第３の発明における半導体集積
回路装置のテスト方法は、少なくとも一辺に配置された
パッドの間隔を、他の辺に配置されたパッドの間隔より
狭くしたチップを複数個隣接して配置したウエハの、隣
接した複数個のチップの各パッドにプローブ針を接触さ
せて、複数チップ同時にテストを行なう時に、テスト終
了後上記ウエハとプローブ針との相対位置を隣接方向に
約１チップ分移動させて次のテストを行なうことによっ
て、上記パッド間隔を狭くした出力パッド列を複数回に
分けて上記プローブ針を接触させて分割テストを行い、
分割したテスト結果を記憶装置に蓄え、１チップ複数回
テストするようにしたので、プローブ針の間隔よりも狭
い間隔のパッドを有するチップに対しても従来の装置で
ウエハテストが可能であるとともに、複数個のチップを
同時にテストすることにより、分割テストによるテスト
回数の増加を抑えることができるという効果がある。
回路装置のテスト方法は、少なくとも一辺に配置された
パッドの間隔を、他の辺に配置されたパッドの間隔より
狭くしたチップを複数個隣接して配置したウエハの、隣
接した複数個のチップの各パッドにプローブ針を接触さ
せて、複数チップ同時にテストを行なう時に、テスト終
了後上記ウエハとプローブ針との相対位置を隣接方向に
約１チップ分移動させて次のテストを行なうことによっ
て、上記パッド間隔を狭くした出力パッド列を複数回に
分けて上記プローブ針を接触させて分割テストを行い、
分割したテスト結果を記憶装置に蓄え、１チップ複数回
テストするようにしたので、プローブ針の間隔よりも狭
い間隔のパッドを有するチップに対しても従来の装置で
ウエハテストが可能であるとともに、複数個のチップを
同時にテストすることにより、分割テストによるテスト
回数の増加を抑えることができるという効果がある。
【００５３】この発明の第４の発明における半導体集積
回路装置のテスト方法は、第３の発明において、横又は
縦方向に隣接した２個のチップを同時にテストするとと
もに、ウエハとプローブ針との相対位置を横又は縦方向
に移動させるようにしたので、上記第３の発明と同様の
効果を有するとともに、従来のウエハテスト装置よりプ
ローブ針の数をそれ程増加させる必要がないという効果
がある。
回路装置のテスト方法は、第３の発明において、横又は
縦方向に隣接した２個のチップを同時にテストするとと
もに、ウエハとプローブ針との相対位置を横又は縦方向
に移動させるようにしたので、上記第３の発明と同様の
効果を有するとともに、従来のウエハテスト装置よりプ
ローブ針の数をそれ程増加させる必要がないという効果
がある。
【００５４】この発明の第５の発明における半導体集積
回路装置のテスト方法は、第３の発明において、対角線
方向に隣接した２個のチップを同時にテストするととも
に、ウエハとプローブ針との相対位置を対角線方向に移
動させるようにしたので、上記第３の発明と同様の効果
を有するとともに、従来のウエハテスト装置のプローブ
針の位置を多少調整することによりそのまま利用できる
効果がある。
回路装置のテスト方法は、第３の発明において、対角線
方向に隣接した２個のチップを同時にテストするととも
に、ウエハとプローブ針との相対位置を対角線方向に移
動させるようにしたので、上記第３の発明と同様の効果
を有するとともに、従来のウエハテスト装置のプローブ
針の位置を多少調整することによりそのまま利用できる
効果がある。
【００５５】この発明の第６の発明における半導体集積
回路装置は、相対向する四辺に沿って複数のパッドを直
線状に配置してなり、これら四辺の内少なくとも一辺に
配置されたパッドの間隔を、他の辺に配置されたパッド
の間隔より狭くしたチップをウエハ内に複数個隣接して
配置したものにおいて、上記各チップの入力パッドの少
なくとも一部を隣接するチップの対応入力パッドに接続
する共通配線を備えたので、入力パッド、電源パッド及
び入出力パッドをも狭間隔に配列することが可能とな
り、これらのパッド数をチップ面積を増加させることな
く増やすことができる効果がある。
回路装置は、相対向する四辺に沿って複数のパッドを直
線状に配置してなり、これら四辺の内少なくとも一辺に
配置されたパッドの間隔を、他の辺に配置されたパッド
の間隔より狭くしたチップをウエハ内に複数個隣接して
配置したものにおいて、上記各チップの入力パッドの少
なくとも一部を隣接するチップの対応入力パッドに接続
する共通配線を備えたので、入力パッド、電源パッド及
び入出力パッドをも狭間隔に配列することが可能とな
り、これらのパッド数をチップ面積を増加させることな
く増やすことができる効果がある。
【００５６】この発明の第７の発明における半導体集積
回路装置のテスト方法は、少なくとも一辺に配置された
入力パッドの間隔を、他の辺に配置されたパッドの間隔
より狭くしたチップを複数個隣接して配置し、隣接する
チップの上記狭間隔の入力パッドを共通配線で接続して
なるウエハの、隣接した複数個のチップの各パッドにプ
ローブ針を接触させて、複数チップ同時にテストを行な
う時、上記狭間隔の入力パッドには隣接した複数個のチ
ップに分けてプローブ針を接触させるようにしたので、
入力パッドの間隔がプローブ針の間隔よりも狭い間隔の
チップに対しても従来の装置でウェハテストが可能であ
るとともに、複数個のチップを同時にテストすることに
より、分割テストによるテスト回数の増加を抑えること
ができるという効果がある。
回路装置のテスト方法は、少なくとも一辺に配置された
入力パッドの間隔を、他の辺に配置されたパッドの間隔
より狭くしたチップを複数個隣接して配置し、隣接する
チップの上記狭間隔の入力パッドを共通配線で接続して
なるウエハの、隣接した複数個のチップの各パッドにプ
ローブ針を接触させて、複数チップ同時にテストを行な
う時、上記狭間隔の入力パッドには隣接した複数個のチ
ップに分けてプローブ針を接触させるようにしたので、
入力パッドの間隔がプローブ針の間隔よりも狭い間隔の
チップに対しても従来の装置でウェハテストが可能であ
るとともに、複数個のチップを同時にテストすることに
より、分割テストによるテスト回数の増加を抑えること
ができるという効果がある。
【００５７】この発明の第８の発明における半導体集積
回路装置のテスト方法は、少なくとも一辺に配置された
出力パッドの間隔を、他の辺に配置されたパッドの間隔
より狭くしたチップを、上記狭間隔出力パッド配列方向
に複数個隣接して配置し、隣接するチップの上記狭間隔
出力パッド配置辺に直交する２辺に配列された入力パッ
ドを共通配線で接続してなるウエハの、隣接した複数個
のチップの各パッドにプローブ針を接触させて、複数チ
ップ同時にテストを行なう時、上記共通配線で接続され
た入力パッドには同時にテストされるチップの両端辺に
配列された入力パッドに分けてプローブ針を接触させる
とともに、テスト終了後上記ウエハとプローブ針との相
対位置を隣接方向に略１チップ分移動させて次のテスト
を行なうことによって、上記狭間隔出力パッド列を複数
回に分けて上記プローブ針を接触させて分割テストを行
い、分割したテスト結果を記憶装置に蓄え、１チップ複
数回テストするようにしたので、プローブ針の間隔より
も狭い間隔のより多くの出力パッドを有するチップに対
しても従来の装置でウエハテストが可能であるととも
に、複数個のチップを同時にテストすることにより、分
割テストによるテスト回数の増加を抑えることができる
という効果がある。
回路装置のテスト方法は、少なくとも一辺に配置された
出力パッドの間隔を、他の辺に配置されたパッドの間隔
より狭くしたチップを、上記狭間隔出力パッド配列方向
に複数個隣接して配置し、隣接するチップの上記狭間隔
出力パッド配置辺に直交する２辺に配列された入力パッ
ドを共通配線で接続してなるウエハの、隣接した複数個
のチップの各パッドにプローブ針を接触させて、複数チ
ップ同時にテストを行なう時、上記共通配線で接続され
た入力パッドには同時にテストされるチップの両端辺に
配列された入力パッドに分けてプローブ針を接触させる
とともに、テスト終了後上記ウエハとプローブ針との相
対位置を隣接方向に略１チップ分移動させて次のテスト
を行なうことによって、上記狭間隔出力パッド列を複数
回に分けて上記プローブ針を接触させて分割テストを行
い、分割したテスト結果を記憶装置に蓄え、１チップ複
数回テストするようにしたので、プローブ針の間隔より
も狭い間隔のより多くの出力パッドを有するチップに対
しても従来の装置でウエハテストが可能であるととも
に、複数個のチップを同時にテストすることにより、分
割テストによるテスト回数の増加を抑えることができる
という効果がある。
【００５８】この発明の第９の発明における半導体集積
回路装置は、相対向する四辺を有するチップの、これら
四辺に沿って複数のパッドを直線状に配置してなり、こ
れら四辺の内相対向する二辺に配置されたパッドの間隔
を、他の二辺に配置されたパッドの間隔より狭くしたも
のにおいて、上記他の二辺に配置されたパッドの形状を
上記狭間隔パッド配列方向にこれら狭間隔パッドより長
くしたので、従来の１チップづつウエハテストを行なう
装置を使用しても分割テストを行なうことができるとい
う効果がある。
回路装置は、相対向する四辺を有するチップの、これら
四辺に沿って複数のパッドを直線状に配置してなり、こ
れら四辺の内相対向する二辺に配置されたパッドの間隔
を、他の二辺に配置されたパッドの間隔より狭くしたも
のにおいて、上記他の二辺に配置されたパッドの形状を
上記狭間隔パッド配列方向にこれら狭間隔パッドより長
くしたので、従来の１チップづつウエハテストを行なう
装置を使用しても分割テストを行なうことができるとい
う効果がある。
【００５９】この発明の第１０の発明における半導体集
積回路装置のテスト方法は、相対向する二辺に配置され
た出力パッドの間隔を、他の二辺に配置されたパッドの
間隔より狭くし、これら他の二辺に配置されたパッドの
形状を上記狭間隔出力パッド配列方向にこれら狭間隔パ
ッドより長くしたチップの、上記パッドにプローブ針を
接触してテストを行なう時、テスト終了後上記チップと
プローブ針との相対位置を上記狭間隔出力パッド配列方
向に移動させて次のテストを行なうことによって、上記
狭間隔出力パッドの列を複数回に分けて上記プローブ針
を接触させて分割テストを行い、分割したテスト結果を
記憶装置に蓄え、１チップ複数回テストするようにした
ので、プローブ針の間隔よりも狭い間隔の出力パッドを
有するチップに対しても従来の１チップづつウエハテス
トを行なう装置を使用してウエハテストが可能であると
いう効果がある。
積回路装置のテスト方法は、相対向する二辺に配置され
た出力パッドの間隔を、他の二辺に配置されたパッドの
間隔より狭くし、これら他の二辺に配置されたパッドの
形状を上記狭間隔出力パッド配列方向にこれら狭間隔パ
ッドより長くしたチップの、上記パッドにプローブ針を
接触してテストを行なう時、テスト終了後上記チップと
プローブ針との相対位置を上記狭間隔出力パッド配列方
向に移動させて次のテストを行なうことによって、上記
狭間隔出力パッドの列を複数回に分けて上記プローブ針
を接触させて分割テストを行い、分割したテスト結果を
記憶装置に蓄え、１チップ複数回テストするようにした
ので、プローブ針の間隔よりも狭い間隔の出力パッドを
有するチップに対しても従来の１チップづつウエハテス
トを行なう装置を使用してウエハテストが可能であると
いう効果がある。
【００６０】この発明の第１１の発明における半導体集
積回路装置は、相対向する四辺を有するチップの、これ
ら四辺に沿って複数のパッドを直線状に配置したものに
おいて、上記四辺の内相対向する二辺にそれぞれ配置さ
れた複数のパッドを斜方向にずらした２列の直線状配置
とするとともに、上記他の二辺に配置されたパッドの形
状を上記斜方向に上記狭間隔パッドより長くしたので、
従来の１チップづつウエハテストを行なう装置を使用し
ても分割テストを行なうことができるという効果があ
る。
積回路装置は、相対向する四辺を有するチップの、これ
ら四辺に沿って複数のパッドを直線状に配置したものに
おいて、上記四辺の内相対向する二辺にそれぞれ配置さ
れた複数のパッドを斜方向にずらした２列の直線状配置
とするとともに、上記他の二辺に配置されたパッドの形
状を上記斜方向に上記狭間隔パッドより長くしたので、
従来の１チップづつウエハテストを行なう装置を使用し
ても分割テストを行なうことができるという効果があ
る。
【００６１】この発明の第１２の発明における半導体集
積回路装置のテスト方法は、相対向する二辺にそれぞれ
配置された複数のパッドを斜方向にずらした２列の直線
状配置とし、他の二辺に配置されたパッドの形状を上記
斜方向に上記狭間隔パッドより長くしたチップの、上記
パッドにプローブ針を接触してテストを行なう時、テス
ト終了後上記チップとプローブ針との相対位置を上記斜
方向に移動させて次のテストを行なうことによって、上
記狭間隔出力パッドの列を複数回に分けて上記プローブ
針を接触させて分割テストを行い、分割したテスト結果
を記憶装置に蓄え、１チップ複数回テストするようにし
たので、プローブ針の間隔よりも狭い間隔の出力パッド
を有するチップに対しても従来の１チップづつウエハテ
ストを行なう装置を使用してウエハテストが可能である
という効果がある。
積回路装置のテスト方法は、相対向する二辺にそれぞれ
配置された複数のパッドを斜方向にずらした２列の直線
状配置とし、他の二辺に配置されたパッドの形状を上記
斜方向に上記狭間隔パッドより長くしたチップの、上記
パッドにプローブ針を接触してテストを行なう時、テス
ト終了後上記チップとプローブ針との相対位置を上記斜
方向に移動させて次のテストを行なうことによって、上
記狭間隔出力パッドの列を複数回に分けて上記プローブ
針を接触させて分割テストを行い、分割したテスト結果
を記憶装置に蓄え、１チップ複数回テストするようにし
たので、プローブ針の間隔よりも狭い間隔の出力パッド
を有するチップに対しても従来の１チップづつウエハテ
ストを行なう装置を使用してウエハテストが可能である
という効果がある。
【図１】 実施の形態１のパッド配置図。
【図２】 実施の形態１のウェハテスト図。
【図３】 実施の形態１のウェハテスト時のプローブ針
とパッドとの接触状態を示す拡大図。
とパッドとの接触状態を示す拡大図。
【図４】 実施の形態２のウェハテスト図。
【図５】 実施の形態２のウェハテスト時のプローブ針
とパッドとの接触状態を示す拡大図。
とパッドとの接触状態を示す拡大図。
【図６】 実施の形態３のパッド配置図。
【図７】 実施の形態３のウェハテスト図。
【図８】 実施の形態３のウェハテスト時のプローブ針
とパッドとの接触状態を示す拡大図。
とパッドとの接触状態を示す拡大図。
【図９】 実施の形態４のパッド配置図。
【図１０】 実施の形態４のウェハテスト図。
【図１１】 実施の形態４のウェハテスト時のプローブ
針とパッドとの接触状態を示す拡大図。
針とパッドとの接触状態を示す拡大図。
【図１２】 実施の形態５のパッド配置図。
【図１３】 実施の形態５のウェハテスト図。
【図１４】 実施の形態５のウェハテスト時のプローブ
針とパッドとの接触状態を示す拡大図。
針とパッドとの接触状態を示す拡大図。
【図１５】 実施の形態６のパッド配置図。
【図１６】 実施の形態６のウェハテスト図。
【図１７】 実施の形態６のウェハテスト時のプローブ
針とパッドとの接触状態を示す拡大図。
針とパッドとの接触状態を示す拡大図。
【図１８】 従来のＩＣのパッド配置図。
【図１９】 従来のＩＣのウェハテスト図。
【図２０】 従来のＩＣのウェハテスト時のプローブ針
とパッドとの接触状態を示す拡大図。
とパッドとの接触状態を示す拡大図。
【図２１】 従来のＩＣの他の例のウェハテスト図。
【図２２】 従来のＩＣの他の例のウェハテスト時のプ
ローブ針とパッドとの接触状態を示す拡大図。
ローブ針とパッドとの接触状態を示す拡大図。
１ ＩＣ（半導体集積回路装置、２ 入力パッド（信号
入力電極端子）、３出力パッド（信号出力電極端子）、
４ 電源パッド（電源、接地電極端子）、５入出力パッ
ド（入出力電極端子）、６ プローブ針（テスト用検査
針）、７ウエハ、１２，１３，１４，１５，１６，１７
チップ、２１，２２ 共通配線、２３ 広形状パッ
ド。
入力電極端子）、３出力パッド（信号出力電極端子）、
４ 電源パッド（電源、接地電極端子）、５入出力パッ
ド（入出力電極端子）、６ プローブ針（テスト用検査
針）、７ウエハ、１２，１３，１４，１５，１６，１７
チップ、２１，２２ 共通配線、２３ 広形状パッ
ド。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/66
Claims (12)
- 【請求項１】 相対向する四辺を有する半導体基板（以
下チップという）の、これら四辺に沿って複数の電極端
子（以下パッドという）を直線状に配置してなる半導体
集積回路装置において、上記四辺の内少なくとも一辺に
配置されたパッドの間隔を、他の辺に配置されたパッド
の間隔より狭くしたことを特徴とする半導体集積回路装
置。 - 【請求項２】 相対向する四辺に沿って複数のパッドを
直線状に配置してなり、これら四辺の内少なくとも一辺
に配置されたパッドの間隔を、他の辺に配置されたパッ
ドの間隔より狭くしたチップの上記パッドに検査針（以
下プローブ針という）を接触してテストを行なう半導体
集積回路装置のテスト方法において、上記パッド間隔を
狭くした信号を出力するパッド（以下出力パッドとい
う）の列を複数回に分けて上記プローブ針を接触させて
分割テストを行い、分割したテスト結果を記憶装置に蓄
え、１チップ複数回テストすることを特徴とする半導体
集積回路装置のテスト方法。 - 【請求項３】 相対向する四辺に沿って複数のパッドを
直線状に配置してなり、これら四辺の内少なくとも一辺
に配置されたパッドの間隔を、他の辺に配置されたパッ
ドの間隔より狭くしたチップを複数個隣接して配置した
ウエハの、隣接した複数個のチップの各パッドにプロー
ブ針を接触させて、複数チップ同時にテストを行なう半
導体集積回路装置のテスト方法において、テスト終了後
上記ウエハとプローブ針との相対位置を隣接方向に約チ
ップ分移動させて次のテストを行なうことによって、上
記パッド間隔を狭くした出力パッド列を複数回に分けて
上記プローブ針を接触させて分割テストを行い、分割し
たテスト結果を記憶装置に蓄え、１チップ複数回テスト
することを特徴とする半導体集積回路装置のテスト方
法。 - 【請求項４】 横又は縦方向に隣接した２個のチップを
同時にテストするとともに、ウエハとプローブ針との相
対位置を横又は縦方向に移動させることを特徴とする請
求項３記載の半導体集積回路装置のテスト方法。 - 【請求項５】 対角線方向に隣接した２個のチップを同
時にテストするとともに、ウエハとプローブ針との相対
位置を対角線方向に移動させることを特徴とする請求項
３記載の半導体集積回路装置のテスト方法。 - 【請求項６】 相対向する四辺に沿って複数のパッドを
直線状に配置してなり、これら四辺の内少なくとも一辺
に配置されたパッドの間隔を、他の辺に配置されたパッ
ドの間隔より狭くしたチップをウエハ内に複数個隣接し
て配置してなる半導体集積回路装置において、上記各チ
ップの信号を入力するパッド（以下入力パッドという）
の少なくとも一部を隣接するチップの対応入力パッドに
接続する共通配線を備えたことを特徴とする半導体集積
回路装置。 - 【請求項７】 相対向する四辺に沿って複数のパッドを
直線状に配置してなり、これら四辺の内少なくとも一辺
に配置された入力パッドの間隔を、他の辺に配置された
パッドの間隔より狭くしたチップを複数個隣接して配置
し、隣接するチップの上記狭間隔の入力パッドを共通配
線で接続してなるウエハの、隣接した複数個のチップの
各パッドにプローブ針を接触させて、複数チップ同時に
テストを行なう半導体集積回路装置のテスト方法におい
て、上記狭間隔の入力パッドには隣接した複数個のチッ
プに分けてプローブ針を接触させることを特徴とする半
導体集積回路装置のテスト方法。 - 【請求項８】 相対向する四辺に沿って複数のパッドを
直線状に配置してなり、これら四辺の内少なくとも一辺
に配置された出力パッドの間隔を、他の辺に配置された
パッドの間隔より狭くしたチップを、上記狭間隔出力パ
ッド配列方向に複数個隣接して配置し、隣接するチップ
の上記狭間隔出力パッド配置辺に直交する２辺に配列さ
れた入力パッドを共通配線で接続してなるウエハの、隣
接した複数個のチップの各パッドにプローブ針を接触さ
せて、複数チップ同時にテストを行なう半導体集積回路
装置のテスト方法において、上記共通配線で接続された
入力パッドには同時にテストされるチップの両端辺に配
列された入力パッドに分けてプローブ針を接触させると
ともに、テスト終了後上記ウエハとプローブ針との相対
位置を隣接方向に約チップ分移動させて次のテストを行
なうことによって、上記狭間隔出力パッド列を複数回に
分けて上記プローブ針を接触させて分割テストを行い、
分割したテスト結果を記憶装置に蓄え、１チップ複数回
テストすることを特徴とする半導体集積回路装置のテス
ト方法。 - 【請求項９】 相対向する四辺を有するチップの、これ
ら四辺に沿って複数のパッドを直線状に配置してなり、
これら四辺の内相対向する二辺に配置されたパッドの間
隔を、他の二辺に配置されたパッドの間隔より狭くした
半導体集積回路装置において、上記他の二辺に配置され
たパッドの形状を上記狭間隔パッド配列方向にこれら狭
間隔パッドより長くしたことを特徴とする半導体集積回
路装置。 - 【請求項１０】 相対向する四辺に沿って複数のパッド
を直線状に配置してなり、これら四辺の内相対向する二
辺に配置された出力パッドの間隔を、他の二辺に配置さ
れたパッドの間隔より狭くし、これら他の二辺に配置さ
れたパッドの形状を上記狭間隔出力パッド配列方向にこ
れら狭間隔パッドより長くしたチップの、上記パッドに
プローブ針を接触してテストを行なう半導体集積回路装
置のテスト方法において、テスト終了後上記チップとプ
ローブ針との相対位置を上記狭間隔出力パッド配列方向
に移動させて次のテストを行なうことによって、上記狭
間隔出力パッドの列を複数回に分けて上記プローブ針を
接触させて分割テストを行い、分割したテスト結果を記
憶装置に蓄え、１チップ複数回テストすることを特徴と
する半導体集積回路装置のテスト方法。 - 【請求項１１】 相対向する四辺を有するチップの、こ
れら四辺に沿って複数のパッドを直線状に配置してなる
半導体集積回路装置において、上記四辺の内相対向する
二辺にそれぞれ配置された複数のパッドを斜方向にずら
した２列の直線状配置とするとともに、上記他の二辺に
配置されたパッドの形状を上記斜方向に上記狭間隔パッ
ドより長くしたことを特徴とする半導体集積回路装置。 - 【請求項１２】 相対向する四辺に沿って複数のパッド
を直線状に配置してなり、これら四辺の内相対向する二
辺にそれぞれ配置された複数のパッドを斜方向にずらし
た２列の直線状配置とし、上記他の二辺に配置されたパ
ッドの形状を上記斜方向に上記狭間隔パッドより長くし
たチップの、上記パッドにプローブ針を接触してテスト
を行なう半導体集積回路装置のテスト方法において、テ
スト終了後上記チップとプローブ針との相対位置を上記
斜方向に移動させて次のテストを行なうことによって、
上記狭間隔出力パッドの列を複数回に分けて上記プロー
ブ針を接触させて分割テストを行い、分割したテスト結
果を記憶装置に蓄え、１チップ複数回テストすることを
特徴とする半導体集積回路装置のテスト方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33010895A JPH09172143A (ja) | 1995-12-19 | 1995-12-19 | 半導体集積回路装置及びそのテスト方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33010895A JPH09172143A (ja) | 1995-12-19 | 1995-12-19 | 半導体集積回路装置及びそのテスト方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09172143A true JPH09172143A (ja) | 1997-06-30 |
Family
ID=18228891
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33010895A Pending JPH09172143A (ja) | 1995-12-19 | 1995-12-19 | 半導体集積回路装置及びそのテスト方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09172143A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001235517A (ja) * | 1999-12-23 | 2001-08-31 | Em Microelectronic Marin Sa | 電子モジュールを較正する手段を備える集積回路および集積回路の電子モジュールを較正する方法 |
| JP2005302917A (ja) * | 2004-04-09 | 2005-10-27 | Renesas Technology Corp | 半導体集積回路の製造方法及びプローブカード |
| US7355421B2 (en) | 2005-10-31 | 2008-04-08 | Fujitsu Limited | Semiconductor apparatus testing arrangement and semiconductor apparatus testing method |
| CN100426498C (zh) * | 2005-03-29 | 2008-10-15 | 乐金显示有限公司 | 用于封装驱动集成电路的显示器件的基板 |
| JP2011064705A (ja) * | 2010-12-16 | 2011-03-31 | Renesas Electronics Corp | 半導体集積回路の製造方法 |
| US8159250B2 (en) | 2007-03-28 | 2012-04-17 | Fujitsu Semiconductor Limited | Testing device for testing a semiconductor device |
-
1995
- 1995-12-19 JP JP33010895A patent/JPH09172143A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001235517A (ja) * | 1999-12-23 | 2001-08-31 | Em Microelectronic Marin Sa | 電子モジュールを較正する手段を備える集積回路および集積回路の電子モジュールを較正する方法 |
| JP2005302917A (ja) * | 2004-04-09 | 2005-10-27 | Renesas Technology Corp | 半導体集積回路の製造方法及びプローブカード |
| CN100426498C (zh) * | 2005-03-29 | 2008-10-15 | 乐金显示有限公司 | 用于封装驱动集成电路的显示器件的基板 |
| US7355421B2 (en) | 2005-10-31 | 2008-04-08 | Fujitsu Limited | Semiconductor apparatus testing arrangement and semiconductor apparatus testing method |
| US8159250B2 (en) | 2007-03-28 | 2012-04-17 | Fujitsu Semiconductor Limited | Testing device for testing a semiconductor device |
| JP2011064705A (ja) * | 2010-12-16 | 2011-03-31 | Renesas Electronics Corp | 半導体集積回路の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3135825B2 (ja) | プローブカードおよびそのプローブカードを使用した半導体集積回路のプロービング試験方法 | |
| US7884629B2 (en) | Probe card layout | |
| US20060255477A1 (en) | Pad structure, pad layout structure, and pad layout method in semiconductor devices | |
| JPH09172143A (ja) | 半導体集積回路装置及びそのテスト方法 | |
| KR20030007214A (ko) | 반도체장치 및 이의 와이어본딩방법 | |
| JP3466064B2 (ja) | 半導体集積回路装置 | |
| JP4041663B2 (ja) | 半導体装置及びその検査装置 | |
| KR100798724B1 (ko) | 웨이퍼 테스트 방법 및 이를 위한 프로브 카드 | |
| JPH07201935A (ja) | プローブカード及び検査方法 | |
| JPS6379337A (ja) | 半導体基板 | |
| JPH1116963A (ja) | 半導体ウェハーのテスト方法および装置 | |
| JP3858244B2 (ja) | 半導体検査装置及び半導体の検査方法 | |
| JP3178424B2 (ja) | 集積回路試験装置及び集積回路試験方法 | |
| JP2003142583A (ja) | 半導体装置及びその設計方法 | |
| JPH088312A (ja) | 多数個取りプローブカード | |
| JP2012023278A (ja) | 半導体装置および半導体装置の製造方法 | |
| KR100665843B1 (ko) | 반도체 장치에서의 패드 배치 구조 및 방법 | |
| KR100224657B1 (ko) | 반도체 집적회로의 핀 패드(pin pad) 배치방법 | |
| JP2004356597A (ja) | 半導体チップの検査方法及びそれに用いるプローブカード | |
| KR20040076361A (ko) | 신호 완결성 개선 및 칩 사이즈 감소를 위한 패드배치구조를 갖는 반도체 집적 회로장치 | |
| JPH09283575A (ja) | プローブカード及び検査方法 | |
| JP4019852B2 (ja) | 半導体回路測定装置 | |
| JPH02189946A (ja) | 半導体集積回路装置のテスト方法 | |
| JP2001077162A (ja) | 半導体集積回路のプロービング試験方法 | |
| JP2000114324A (ja) | プローブカード、並びに半導体装置の検査装置及び検査方法 |