JPH0673361B2 - 半導体ウェーハ上の集積回路の試験方法 - Google Patents
半導体ウェーハ上の集積回路の試験方法Info
- Publication number
- JPH0673361B2 JPH0673361B2 JP58224306A JP22430683A JPH0673361B2 JP H0673361 B2 JPH0673361 B2 JP H0673361B2 JP 58224306 A JP58224306 A JP 58224306A JP 22430683 A JP22430683 A JP 22430683A JP H0673361 B2 JPH0673361 B2 JP H0673361B2
- Authority
- JP
- Japan
- Prior art keywords
- probe
- chip
- integrated circuit
- electrode pad
- semiconductor wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
【発明の詳細な説明】 （イ）発明の技術分野 本発明は半導体ウェーハ上の集積回路の試験方法に関
し、特にウェーハ上に形成された多数個の集積回路チッ
プの各集積回路の特性を、複数本のプローブ針を備えた
プローブカードを用いて、前記集積回路チップ上に設け
られた電極パッドにプローブ針を当接（触針）させて試
験する方法に関するものである。
し、特にウェーハ上に形成された多数個の集積回路チッ
プの各集積回路の特性を、複数本のプローブ針を備えた
プローブカードを用いて、前記集積回路チップ上に設け
られた電極パッドにプローブ針を当接（触針）させて試
験する方法に関するものである。
（ロ）技術の背景 一般に、集積回路チップ（以下、ICチップと呼ぶ）は、
第１図に示すような薄板状の半導体ウェーハ10を、スク
ライブライン11（IC完成後各ICチップ12毎に分離切断す
る部分）によつて、網目状に区分し、この区分された多
数の各角形部分がICチップ12として形成される。これら
のICチップ12にはトランジスタ等の電子素子、導体パタ
ーン、入出力用の電極パッド等が設けられて一つの機能
を有する集積回路（IC）が形成される。このようにして
完成したウェーハ10は不良のICチップ12を除くため、ウ
ェーハ10の状態で各ICチップ12のICの機能試験が行なわ
れる。この機能試験は、一般に、ICチップ12に形成され
た複数個の電極パッドにそれぞれ当接（触針）する複数
本のプローブ針を備えたプローブカードと称されている
装置を用いて行なわれる。このプローブカードのプロー
ブ針は集積回路テスタに連結され、ウェーハ10の自動送
りと共に個々のICチップ12の回路機能が試験される。こ
の電極パッドはAl（アルミニウム）で形成される場合が
多く、その厚さはせいぜい１μｍ程度である。従つて、
同じ箇所にプローブ針を当接する回数は１回が好ましい
が、せいぜい２回程に制限され、これ以上当接すると、
プローブ針の触針圧力によるAl電極パッドの傷が増大化
され、その下側のSiO2膜を露出させる等品質的に問題が
生ずる。また、最近では、ウェーハ10段階における常温
（例えば25℃）試験だけでなく高温及び低温試験が行な
われるようになり、試験回数が増加される傾向にある。
従つて、電極パッドの損傷を最少限に抑え、しかも複数
回の試験が可能である試験方法が要望されている。
第１図に示すような薄板状の半導体ウェーハ10を、スク
ライブライン11（IC完成後各ICチップ12毎に分離切断す
る部分）によつて、網目状に区分し、この区分された多
数の各角形部分がICチップ12として形成される。これら
のICチップ12にはトランジスタ等の電子素子、導体パタ
ーン、入出力用の電極パッド等が設けられて一つの機能
を有する集積回路（IC）が形成される。このようにして
完成したウェーハ10は不良のICチップ12を除くため、ウ
ェーハ10の状態で各ICチップ12のICの機能試験が行なわ
れる。この機能試験は、一般に、ICチップ12に形成され
た複数個の電極パッドにそれぞれ当接（触針）する複数
本のプローブ針を備えたプローブカードと称されている
装置を用いて行なわれる。このプローブカードのプロー
ブ針は集積回路テスタに連結され、ウェーハ10の自動送
りと共に個々のICチップ12の回路機能が試験される。こ
の電極パッドはAl（アルミニウム）で形成される場合が
多く、その厚さはせいぜい１μｍ程度である。従つて、
同じ箇所にプローブ針を当接する回数は１回が好ましい
が、せいぜい２回程に制限され、これ以上当接すると、
プローブ針の触針圧力によるAl電極パッドの傷が増大化
され、その下側のSiO2膜を露出させる等品質的に問題が
生ずる。また、最近では、ウェーハ10段階における常温
（例えば25℃）試験だけでなく高温及び低温試験が行な
われるようになり、試験回数が増加される傾向にある。
従つて、電極パッドの損傷を最少限に抑え、しかも複数
回の試験が可能である試験方法が要望されている。
（ハ）従来技術と問題点 第２図は従来の半導体ウェーハ上の集積回路の試験方法
を説明するための図であつて、前出の第１図のICチップ
12に相当するICチップ20の単体平面図であり、第３図は
第２図のAl電極パッド21の単体拡大図である。第２図に
示すように、ICチップ20の周辺部にAl電極パッド21が複
数個配列形成さている。そして、一点鎖線で示す領域は
トランジスタ等の電子素子、導体パターン等（共に図示
なし）から成る集積回路形成領域22を示している。Al電
極パッド21は、平面形状が略正方形でその一辺ｍが100
数10μｍ、例えば、150μｍ程度、その厚さが１μｍ程
度に形成されている。そして、プローブカードを用い
て、これらの電極パッド21にプローブ針を当接（触針）
してICチップ20の回路機能の試験が行なわれる。一般
に、プローブ針（図示なし）の先端の丸みは25μｍ〜50
μｍ程度に形成されている。また、第３図に示すよう
に、電極パッド21におけるプローブ針の当接部21aから
電極パッド21の外周辺までの寸法ｌは、品質管理上にお
いて所定寸法以上に規定されている。従つて、この従来
例では、電極パッド21に対するプローブ針の当接部（当
接箇所）21aは１箇所に限定されることになる。このた
め、従来は、第１図のウェーハ10上のICチップ12に相当
する特定の複数個のICチップ20を選定し、これらのICチ
ップ20を代表として、各電極パッド21それぞれの１箇所
の当接部21aを使用してこれらの回路の機能試験を行な
う方法が採られている。従つて、試験回数としては２回
程度が限度であつた。そして、これら特定のICチップ20
は試験による電極パッド21の損傷が大きく、製品化する
ことが不可能であるため（すなわち、品質の良いワイヤ
ボンディングが不可能であるため）、廃棄されていた。
このように、この従来方法は、前述したようなウェーハ
段階での高温、常温及び低温試験を行なうことが回数的
に非常に困難であり、実際上は不可能であり、このた
め、この従来方法は製品化されるICチップ20の歩留りが
良好でなく、また安定した信頼性が得難いという問題が
ある。
を説明するための図であつて、前出の第１図のICチップ
12に相当するICチップ20の単体平面図であり、第３図は
第２図のAl電極パッド21の単体拡大図である。第２図に
示すように、ICチップ20の周辺部にAl電極パッド21が複
数個配列形成さている。そして、一点鎖線で示す領域は
トランジスタ等の電子素子、導体パターン等（共に図示
なし）から成る集積回路形成領域22を示している。Al電
極パッド21は、平面形状が略正方形でその一辺ｍが100
数10μｍ、例えば、150μｍ程度、その厚さが１μｍ程
度に形成されている。そして、プローブカードを用い
て、これらの電極パッド21にプローブ針を当接（触針）
してICチップ20の回路機能の試験が行なわれる。一般
に、プローブ針（図示なし）の先端の丸みは25μｍ〜50
μｍ程度に形成されている。また、第３図に示すよう
に、電極パッド21におけるプローブ針の当接部21aから
電極パッド21の外周辺までの寸法ｌは、品質管理上にお
いて所定寸法以上に規定されている。従つて、この従来
例では、電極パッド21に対するプローブ針の当接部（当
接箇所）21aは１箇所に限定されることになる。このた
め、従来は、第１図のウェーハ10上のICチップ12に相当
する特定の複数個のICチップ20を選定し、これらのICチ
ップ20を代表として、各電極パッド21それぞれの１箇所
の当接部21aを使用してこれらの回路の機能試験を行な
う方法が採られている。従つて、試験回数としては２回
程度が限度であつた。そして、これら特定のICチップ20
は試験による電極パッド21の損傷が大きく、製品化する
ことが不可能であるため（すなわち、品質の良いワイヤ
ボンディングが不可能であるため）、廃棄されていた。
このように、この従来方法は、前述したようなウェーハ
段階での高温、常温及び低温試験を行なうことが回数的
に非常に困難であり、実際上は不可能であり、このた
め、この従来方法は製品化されるICチップ20の歩留りが
良好でなく、また安定した信頼性が得難いという問題が
ある。
（ニ）発明の目的 本発明の目的は、上記従来技術の問題点に鑑み、ウェー
ハ上におけるICチップに対し複数回の回路機能試験が可
能であり、しかもICチップの電極パッドの損傷を最少限
に抑えてICチップの品質を悪化させることなく、試験済
みのICチップでも製品化が可能である半導体ウェーハ上
の集積回路の試験方法を提供することにある。
ハ上におけるICチップに対し複数回の回路機能試験が可
能であり、しかもICチップの電極パッドの損傷を最少限
に抑えてICチップの品質を悪化させることなく、試験済
みのICチップでも製品化が可能である半導体ウェーハ上
の集積回路の試験方法を提供することにある。
（ホ）発明の構成 そして、上記目的を達成するために、複数本のプローブ
針を備え、該プローブ針の先端の間隔がそれぞれW1，W2
である第１、及び第２のプローブカードにより、半導体
ウェーハ上に形成され、該プローブ針を複数回異なる場
所に当接し得る形状を有する複数の電極パッドを設けた
多数個の集積回路チップの各集積回路の機能を、該プロ
ーブ針により触針して試験する方法において、該チップ
の複数の電極パッドに対応する第１のプローブカードの
複数本のプローブ針を当接する第１の工程と、前記第１
の工程で当接した場所とは異なる場所の前記複数の電極
パッドに、対応する該第２のプローブカードの複数本の
プローブ針を当接する第２の工程とを有することを特徴
とする半導体ウェーハ上の集積回路の試験方法が提供さ
れる。
針を備え、該プローブ針の先端の間隔がそれぞれW1，W2
である第１、及び第２のプローブカードにより、半導体
ウェーハ上に形成され、該プローブ針を複数回異なる場
所に当接し得る形状を有する複数の電極パッドを設けた
多数個の集積回路チップの各集積回路の機能を、該プロ
ーブ針により触針して試験する方法において、該チップ
の複数の電極パッドに対応する第１のプローブカードの
複数本のプローブ針を当接する第１の工程と、前記第１
の工程で当接した場所とは異なる場所の前記複数の電極
パッドに、対応する該第２のプローブカードの複数本の
プローブ針を当接する第２の工程とを有することを特徴
とする半導体ウェーハ上の集積回路の試験方法が提供さ
れる。
（ヘ）発明の実施例 以下、本発明の実施例を図面に基づいて詳細に説明す
る。
る。
第４図から第９図は本発明の実施例を説明するための図
である。尚、これらの図において、同一部分又は相当部
分は同一符号をもつて示してある。
である。尚、これらの図において、同一部分又は相当部
分は同一符号をもつて示してある。
第４図は前出の第１図におけるICチップ12に相当するIC
チップ30の単体平面図であり、第５図は第４図のAl電極
パッド31の単体拡大図である。第４図に示すように、IC
チップ30の周辺部にAl電極パッド31が複数個配列形成さ
れている。そして一点鎖線で示す領域は、前出の第２図
（従来例）と同様にトランジスタ等の電子素子、導体パ
ターン等（共に図示なし）から成る集積回路形成領域32
を示している。この集積回路形成領域32は前出の従来例
（第２図、符号22）の場合と同じ大きさ（広さ）で、か
つ内部に設けられている集積回路（図示なし）も同様に
形成されている。複数個の電極パッド31は、図示のよう
に長方形に形成され、ICチップ30の周辺に互に隣接して
平行状に配列され、その長辺がICチップ30の外周方向に
延在されてICチップ30の外周辺に近接されかつ前記外周
辺に対して略垂直状に配設されている。そして、電極パ
ッド31の大きさは、その幅ｍが前出の第３図（従来例）
の場合と同様に150μｍ程度、そしてその長さｎが前出
の第３図の場合より長く、例えば250μｍ程度、またそ
の厚さは１μｍ程度に形成されている。このように電極
パッド31を形成することにより、プローブカード35,36,
37（第６図〜７図）のプローブ針40を当接（触針）する
箇所を符号31a,31b,31cで示す如く、互に数10μｍずつ
ずらせて３ヶ所の異なる位置に設けることができる。こ
の結果、各当接箇所31a,31b,31cにプローブ針40をずら
せて１回ずつ当接するだけでICチップ30の回路試験を常
温試験に加えて高温及び低温試験も行なうことが可能と
なる。尚、この場合は、電極パッド31を上述のようにプ
ローブ針40が３箇所の異なる位置に当接できるように形
成した場合を例示したが、電極パッド31はこれに限定さ
れることなく、必要に応じてさらに多くのプローブ針当
接箇所が設けられるように任意の長さに形成することが
できる。
チップ30の単体平面図であり、第５図は第４図のAl電極
パッド31の単体拡大図である。第４図に示すように、IC
チップ30の周辺部にAl電極パッド31が複数個配列形成さ
れている。そして一点鎖線で示す領域は、前出の第２図
（従来例）と同様にトランジスタ等の電子素子、導体パ
ターン等（共に図示なし）から成る集積回路形成領域32
を示している。この集積回路形成領域32は前出の従来例
（第２図、符号22）の場合と同じ大きさ（広さ）で、か
つ内部に設けられている集積回路（図示なし）も同様に
形成されている。複数個の電極パッド31は、図示のよう
に長方形に形成され、ICチップ30の周辺に互に隣接して
平行状に配列され、その長辺がICチップ30の外周方向に
延在されてICチップ30の外周辺に近接されかつ前記外周
辺に対して略垂直状に配設されている。そして、電極パ
ッド31の大きさは、その幅ｍが前出の第３図（従来例）
の場合と同様に150μｍ程度、そしてその長さｎが前出
の第３図の場合より長く、例えば250μｍ程度、またそ
の厚さは１μｍ程度に形成されている。このように電極
パッド31を形成することにより、プローブカード35,36,
37（第６図〜７図）のプローブ針40を当接（触針）する
箇所を符号31a,31b,31cで示す如く、互に数10μｍずつ
ずらせて３ヶ所の異なる位置に設けることができる。こ
の結果、各当接箇所31a,31b,31cにプローブ針40をずら
せて１回ずつ当接するだけでICチップ30の回路試験を常
温試験に加えて高温及び低温試験も行なうことが可能と
なる。尚、この場合は、電極パッド31を上述のようにプ
ローブ針40が３箇所の異なる位置に当接できるように形
成した場合を例示したが、電極パッド31はこれに限定さ
れることなく、必要に応じてさらに多くのプローブ針当
接箇所が設けられるように任意の長さに形成することが
できる。
第６図は本実施例に用いるプローブカード（Ａ）35の平
面図、第７図は第６図の矢印Ｐ方向からみた側面図であ
る。これら両図において、符号38は基板、39は基板（3
8）の中央部に貫通して設けられた窓穴、40は基板（3
8）の下面側に配設された複数本のプローブ針、41はプ
ローブ針（40）を支持している支持部材、42は基板（3
8）の下面に配設されてプローブ針（40）と電気的に接
続されているプリント配線板、43はICチップ30（実際上
はウェーハ全体）を載置固定しX,Y,Z方向に移動可能な
プローバステージをそれぞれ示している。プローブ針40
は第４図に示すICチップ30のAl電極パッド31にそれぞれ
対応して配設され、この場合はその先端40aが電極パッ
ド31の当接箇所31aに当接（触針）するように、先端40a
のＸ軸方向（左右方向）における相互間隔がW1に設定さ
れている（Ｙ軸方向も同様に設定されている）。また、
プローブ針40の先端40aの丸みは、前述と同様に、25μ
ｍ〜50μｍ程度に形成されている。
面図、第７図は第６図の矢印Ｐ方向からみた側面図であ
る。これら両図において、符号38は基板、39は基板（3
8）の中央部に貫通して設けられた窓穴、40は基板（3
8）の下面側に配設された複数本のプローブ針、41はプ
ローブ針（40）を支持している支持部材、42は基板（3
8）の下面に配設されてプローブ針（40）と電気的に接
続されているプリント配線板、43はICチップ30（実際上
はウェーハ全体）を載置固定しX,Y,Z方向に移動可能な
プローバステージをそれぞれ示している。プローブ針40
は第４図に示すICチップ30のAl電極パッド31にそれぞれ
対応して配設され、この場合はその先端40aが電極パッ
ド31の当接箇所31aに当接（触針）するように、先端40a
のＸ軸方向（左右方向）における相互間隔がW1に設定さ
れている（Ｙ軸方向も同様に設定されている）。また、
プローブ針40の先端40aの丸みは、前述と同様に、25μ
ｍ〜50μｍ程度に形成されている。
第８図はプローブカード（Ｂ）36の側面図である。この
場合のプローブカード（Ｂ）36はプローブ針40の先端40
aのＸ軸方向における相互間隔がW2に設定され、プロー
ブ針の先端40aが電極パッド31の当接箇所31bに当接する
ように形成されている（Ｙ軸方向も同様に形成されてい
る）。従つて、W1とW2はW1＞W2なる関係に設定されてい
る。
場合のプローブカード（Ｂ）36はプローブ針40の先端40
aのＸ軸方向における相互間隔がW2に設定され、プロー
ブ針の先端40aが電極パッド31の当接箇所31bに当接する
ように形成されている（Ｙ軸方向も同様に形成されてい
る）。従つて、W1とW2はW1＞W2なる関係に設定されてい
る。
第９図はプローブカード（Ｃ）37の側面図である。この
場合のプローブカード（Ｃ）37はプローブ針40の先端40
aのＸ軸方向における相互間隔がW3に設定され、プロー
ブ針の先端40aが電極パッド31の当接箇所31cに当接する
ように形成されている（Ｙ軸方向も同様に形成されてい
る）。従つて、W2とW3はW2＞W3なる関係に設定されてい
る。
場合のプローブカード（Ｃ）37はプローブ針40の先端40
aのＸ軸方向における相互間隔がW3に設定され、プロー
ブ針の先端40aが電極パッド31の当接箇所31cに当接する
ように形成されている（Ｙ軸方向も同様に形成されてい
る）。従つて、W2とW3はW2＞W3なる関係に設定されてい
る。
さて、本実施例は、上述したように、Al電極パッド31を
ICチップ30の外周辺に向つて延在する長方形に形成し、
プローブ針40の先端40aの相互間隔がW1，W2，W3である
３種類のプローブカード（Ａ）35,（Ｂ）36,（Ｃ）37を
用いて、それぞれのプローブ針先端40aを電極パッド31
の当接部31a,31b,31cにそれぞれ１回ずつ当接（触針）
させることにより、合計３回の試験を行なうことができ
る。すなわち、本実施例に依れば、ICチップ30の常温試
験に加えて高温及び低温試験をも行なうことができ、し
かも電極パッド31の当接箇所31a,31b,31cに対してプロ
ーブ針の先端40aを１回だけ当接すればよいので、当接
部31a,31b,31cの損傷を最小限に抑えることができ、電
極パッド31の品質、すなわち、ICチップ30の品質を悪化
することなく、複数回の試験を行なうことができる。こ
のことは、この試験後に、電極パッド31に対して行なわ
れるワイヤボンディングに良好な結果をもたらすことを
意味している。従つて、本実施例に依れば試験後のICチ
ップ30もすべて良好に製品化することができ、歩留りの
向上を図ることができ、しかも製品の品質の向上を図る
ことが可能である。また、本実施例は、前述したよう
に、ICチップ30における集積回路形成領域32の大きさを
前出の従来例（第２図、符号22）の場合と同一に設定し
ているので、すでに設計済みの回路用マスクやICでも外
周部のみを変更するだけで簡単に適用することができ
る。尚、本実施例の場合、電極パッド31をICチップ30の
外周に向けて延在させて長方形に形成するため、ICチッ
プ30の平面形状の大きさが前出の従来例（第２図のICチ
ップ20）の場合よりも若干大きくなるが、このことは実
際上ほとんど問題にならない。
ICチップ30の外周辺に向つて延在する長方形に形成し、
プローブ針40の先端40aの相互間隔がW1，W2，W3である
３種類のプローブカード（Ａ）35,（Ｂ）36,（Ｃ）37を
用いて、それぞれのプローブ針先端40aを電極パッド31
の当接部31a,31b,31cにそれぞれ１回ずつ当接（触針）
させることにより、合計３回の試験を行なうことができ
る。すなわち、本実施例に依れば、ICチップ30の常温試
験に加えて高温及び低温試験をも行なうことができ、し
かも電極パッド31の当接箇所31a,31b,31cに対してプロ
ーブ針の先端40aを１回だけ当接すればよいので、当接
部31a,31b,31cの損傷を最小限に抑えることができ、電
極パッド31の品質、すなわち、ICチップ30の品質を悪化
することなく、複数回の試験を行なうことができる。こ
のことは、この試験後に、電極パッド31に対して行なわ
れるワイヤボンディングに良好な結果をもたらすことを
意味している。従つて、本実施例に依れば試験後のICチ
ップ30もすべて良好に製品化することができ、歩留りの
向上を図ることができ、しかも製品の品質の向上を図る
ことが可能である。また、本実施例は、前述したよう
に、ICチップ30における集積回路形成領域32の大きさを
前出の従来例（第２図、符号22）の場合と同一に設定し
ているので、すでに設計済みの回路用マスクやICでも外
周部のみを変更するだけで簡単に適用することができ
る。尚、本実施例の場合、電極パッド31をICチップ30の
外周に向けて延在させて長方形に形成するため、ICチッ
プ30の平面形状の大きさが前出の従来例（第２図のICチ
ップ20）の場合よりも若干大きくなるが、このことは実
際上ほとんど問題にならない。
（ト）発明の効果 以上、詳細に説明したように、本発明に依る半導体ウェ
ーハ上の集積回路の試験方法は、ウェーハ上の各ICチッ
プの各電極パッドをICチップ外周辺に向けて長方形状に
形成し、プローブ針先端のＸ及びＹ軸方向における相互
間隔が異なるプローブ針を備えた複数種のプローブカー
ドを用いて、前記電極パッドの複数箇所の異なる位置に
プロープ針の先端を１回ずつ当接（触針）して試験する
ことにより、電極パッドの損傷を最少限に抑えることが
でき、電極パッドの品質、すなわち、ICチップの品質を
悪化することなく複数回の試験を行なうことができ、ま
たすでに開発済の集積回路に対しても回路パターンを変
更することなく簡単に適用することができるといつた効
果大なるものがあり、製品の歩留りの向上及び品質の向
上等に寄与するものである。
ーハ上の集積回路の試験方法は、ウェーハ上の各ICチッ
プの各電極パッドをICチップ外周辺に向けて長方形状に
形成し、プローブ針先端のＸ及びＹ軸方向における相互
間隔が異なるプローブ針を備えた複数種のプローブカー
ドを用いて、前記電極パッドの複数箇所の異なる位置に
プロープ針の先端を１回ずつ当接（触針）して試験する
ことにより、電極パッドの損傷を最少限に抑えることが
でき、電極パッドの品質、すなわち、ICチップの品質を
悪化することなく複数回の試験を行なうことができ、ま
たすでに開発済の集積回路に対しても回路パターンを変
更することなく簡単に適用することができるといつた効
果大なるものがあり、製品の歩留りの向上及び品質の向
上等に寄与するものである。
第１図は一例として示す半導体ウェーハ10の平面図であ
つて該ウェーハ10上に多数個に区分されて設けられたIC
チップ12も同時に示す図、第２図は従来の半導体ウェー
ハ上の集積回路の試験方法を説明するための図であつて
第１図のICチップ12に相当するICチップ20の単体平面
図、第３図は第２図のAl電極パッド21の単体拡大図、第
４図は本発明の半導体ウェーハ上の集積回路の試験方法
を説明するための図であつて第１図のICチップ12に相当
するICチップ30の単体平面図、第５図は第４図のAl電極
パッド31の単体拡大図、第６図は本発明に用いるプロー
ブカード（Ａ）35の平面図、第７図は第６図の矢印Ｐ方
向からみた側面図、第８図と第９図は第７図のプローブ
カード（Ａ）35と共に用いるプローブカード（Ｂ）36と
プローブカード（Ｃ）37それぞれの側面図である。 10……半導体ウェーハ、12……ウェーハ（10）上に多数
個に区分されて形成されたICチップ、30……本発明に係
るICチップで第１図のICチップ12に相当するICチップ、
31……ICチップ（30）上に設けられた長方形状のAl電極
パッド、31a,31b、31c……電極パッド（31）上における
プローブ針の当接箇所、32……集積回路形成領域、35,3
6、37……本発明に用いるプローブカード（Ａ），
（Ｂ），（Ｃ）、38……基板、39……窓穴、40……プロ
ーブ針、40a……プローブ針の先端、41……プローブ針
（40）の支持部材、42……プリント配線板、43……プロ
ーバステージ。
つて該ウェーハ10上に多数個に区分されて設けられたIC
チップ12も同時に示す図、第２図は従来の半導体ウェー
ハ上の集積回路の試験方法を説明するための図であつて
第１図のICチップ12に相当するICチップ20の単体平面
図、第３図は第２図のAl電極パッド21の単体拡大図、第
４図は本発明の半導体ウェーハ上の集積回路の試験方法
を説明するための図であつて第１図のICチップ12に相当
するICチップ30の単体平面図、第５図は第４図のAl電極
パッド31の単体拡大図、第６図は本発明に用いるプロー
ブカード（Ａ）35の平面図、第７図は第６図の矢印Ｐ方
向からみた側面図、第８図と第９図は第７図のプローブ
カード（Ａ）35と共に用いるプローブカード（Ｂ）36と
プローブカード（Ｃ）37それぞれの側面図である。 10……半導体ウェーハ、12……ウェーハ（10）上に多数
個に区分されて形成されたICチップ、30……本発明に係
るICチップで第１図のICチップ12に相当するICチップ、
31……ICチップ（30）上に設けられた長方形状のAl電極
パッド、31a,31b、31c……電極パッド（31）上における
プローブ針の当接箇所、32……集積回路形成領域、35,3
6、37……本発明に用いるプローブカード（Ａ），
（Ｂ），（Ｃ）、38……基板、39……窓穴、40……プロ
ーブ針、40a……プローブ針の先端、41……プローブ針
（40）の支持部材、42……プリント配線板、43……プロ
ーバステージ。
Claims (1)
- 【請求項１】複数本のプローブ針を備え、該プローブ針
の先端の間隔がそれぞれW1，W2である第１、及び第２の
プローブカードにより、半導体ウェーハ上に形成され、
該プローブ針を複数回異なる場所に当接し得る形状を有
する複数の電極パッドを設けた多数個の集積回路チップ
の各集積回路の機能を、該プローブ針により触針して試
験する方法において、 該チップの複数の電極パッドに対応する第１のプローブ
カードの複数本のプローブ針を当接する第１の工程と、 前記第１の工程で当接した場所とは異なる場所の前記複
数の電極パッドに、対応する該第２のプローブカードの
複数本のプローブ針を当接する第２の工程とを有するこ
とを特徴とする半導体ウェーハ上の集積回路の試験方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58224306A JPH0673361B2 (ja) | 1983-11-30 | 1983-11-30 | 半導体ウェーハ上の集積回路の試験方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58224306A JPH0673361B2 (ja) | 1983-11-30 | 1983-11-30 | 半導体ウェーハ上の集積回路の試験方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60117638A JPS60117638A (ja) | 1985-06-25 |
| JPH0673361B2 true JPH0673361B2 (ja) | 1994-09-14 |
Family
ID=16811696
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58224306A Expired - Lifetime JPH0673361B2 (ja) | 1983-11-30 | 1983-11-30 | 半導体ウェーハ上の集積回路の試験方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0673361B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006237378A (ja) | 2005-02-25 | 2006-09-07 | Elpida Memory Inc | ウェハプローバおよびウェハ検査方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5023094U (ja) * | 1973-06-26 | 1975-03-14 | ||
| JPS58158939A (ja) * | 1982-03-16 | 1983-09-21 | Nec Corp | 半導体ウエハ−、チツプの測定方法 |
-
1983
- 1983-11-30 JP JP58224306A patent/JPH0673361B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60117638A (ja) | 1985-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3135825B2 (ja) | プローブカードおよびそのプローブカードを使用した半導体集積回路のプロービング試験方法 | |
| US3746973A (en) | Testing of metallization networks on insulative substrates supporting semiconductor chips | |
| KR100712561B1 (ko) | 웨이퍼 형태의 프로브 카드 및 그 제조방법과 웨이퍼형태의 프로브 카드를 구비한 반도체 검사장치 | |
| JPH10319044A (ja) | プローブカード | |
| US5616931A (en) | Semiconductor device | |
| JP2764854B2 (ja) | プローブカード及び検査方法 | |
| JPH0673361B2 (ja) | 半導体ウェーハ上の集積回路の試験方法 | |
| JP2001077160A (ja) | 半導体基板試験装置 | |
| KR20000011209A (ko) | 멀티테스트회로를구비하는반도체웨이퍼및멀티테스트공정을포함하는반도체장치의제조방법 | |
| JPH01276735A (ja) | 集積回路素子ウエハ | |
| JP3135135B2 (ja) | 半導体装置，その製造方法，その試験方法及びその試験装置 | |
| JPH01318245A (ja) | プローブカード検査用治具 | |
| JPS61187354A (ja) | 半導体集積回路装置 | |
| JP2001077162A (ja) | 半導体集積回路のプロービング試験方法 | |
| JPS6281724A (ja) | 半導体装置 | |
| JPH06196537A (ja) | 電気回路検査方法及び装置 | |
| KR100292822B1 (ko) | 집적회로 칩 검사용 프로브카드 | |
| JPS5918864B2 (ja) | 半導体ウエハ−検査装置 | |
| JP3853989B2 (ja) | 半導体装置の製造方法 | |
| JPH07130802A (ja) | 半導体ウェハの製造方法および半導体検査装置 | |
| KR100641471B1 (ko) | 반도체 소자의 입력 ｉｃ 구조 | |
| JP2826400B2 (ja) | 半導体装置の検査方法 | |
| JPH11121553A (ja) | ウェハ一括型測定検査のためプローブカードおよびそのプローブカードを用いた半導体装置の検査方法 | |
| JP2891908B2 (ja) | 半導体集積回路の試験装置およびその試験方法 | |
| JPS58161336A (ja) | 半導体集積回路装置 |