JP2006237378A - ウェハプローバおよびウェハ検査方法 - Google Patents

ウェハプローバおよびウェハ検査方法 Download PDF

Info

Publication number
JP2006237378A
JP2006237378A JP2005051442A JP2005051442A JP2006237378A JP 2006237378 A JP2006237378 A JP 2006237378A JP 2005051442 A JP2005051442 A JP 2005051442A JP 2005051442 A JP2005051442 A JP 2005051442A JP 2006237378 A JP2006237378 A JP 2006237378A
Authority
JP
Japan
Prior art keywords
wafer
probe
probe card
contact
connection pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005051442A
Other languages
English (en)
Inventor
Toru Sakata
徹 坂田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Memory Japan Ltd
Original Assignee
Elpida Memory Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Elpida Memory Inc filed Critical Elpida Memory Inc
Priority to JP2005051442A priority Critical patent/JP2006237378A/ja
Priority to US11/360,418 priority patent/US7183783B2/en
Publication of JP2006237378A publication Critical patent/JP2006237378A/ja
Priority to US11/623,999 priority patent/US7319337B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2886Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2891Features relating to contacting the IC under test, e.g. probe heads; chucks related to sensing or controlling of force, position, temperature

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

【課題】プローブカードを用いたウェハ検査の効率化を図る。
【解決手段】複数のプローブを備えるプローブカード10を用いてウェハ20の検査を行うウェハプローバの制御部5は、プローブカード10の各プローブを、ウェハ20上に形成された各接続パッドに接触させて所定の各接続パッド間の電気特性を計測する計測操作を、プローブカード10とウェハ20との、ウェハ20の表面に沿う方向の位置を変化させて複数回実行する。制御部5は、各計測操作時に各プローブがどの接続パッドに接触したかを記憶するショット記憶部8と、その際の各接続パッド上での接触位置を記憶するコンタクト位置記憶部9の記憶情報に基いて、複数の計測操作時に、各プローブが各接続パッドの、同一の位置に接触しないように、プローブカード10とウェハ20の、ウェハ20の表面に沿う方向の位置を調節する。
【選択図】図1

Description

本発明は、ウェハ上に形成された複数のチップに対して、それらのパッドに自動的にプローブを接触させ、チップの特性試験を行うウェハプローバに関する。
一般に、半導体製造プロセスにおいては、図6に示すように、通常円板状のウェハ50の表面に、複数のチップ51を構成する素子や導体パターンが作り込まれる。このように素子や導体パターンが作り込まれたウェハ50は、その後、所定のラインに沿って切り離されて、製品となる通常矩形の各チップ51が得られる。このような半導体製造プロセスにおいては、チップ51を切り離す前に、ウェハプローバを用いて、ウェハ50上に形成されたチップ51の特性を測定し、不良のチップ51の有無を検査することが知られている。
ウェハプローバとしては、チップ51に形成された、通常アルミ製の複数の接続パッドに接触するように、所定の平面パターンでプローブが形成されたプローブカードを利用した構成のものが知られている。このウェハプローバは、プローブカードを、各チップ51の接続パッドの所定の位置に各プローブが接触するように、ウェハ50に対して精密に位置決めし、各接続パッド間の電気特性を測定して各チップ51の検査を行う。
プローブカードは、通常、ウェハ50よりも小さいので、その後、ウェハプローバは、ウェハ50の他の領域のチップ51の検査を行うために、ウェハ50に対するプローブカードの相対位置を変化させて、複数回のショットの測定が行われる。この際、複数回のショットの測定を行うことによって、プローブが、同一の接続パッドの同一の位置に複数回接触すると、接続パッドに大きな傷ができ、場合によっては接続パッドが剥がれ、そのチップ51を搭載基板などに良好に接続できなくなるといった問題が生じる恐れがある。
これを避けるため、従来のウェハプローバでは、プローブカードの、ウェハ52に対する配置を、各ショット間で同一の接続パッドにプローブが接触しないように変化させて検査が行われている。また、特許文献1には、ウェハの製造工程において、常温、高温、および低温の状態などで複数回の機能試験を行う際などに、接続パッドの同一の位置にプローブが接触することによる悪影響を避けるため、プローブの形成パターンが、接続パッド上への接触位置がずれるように変化させられた複数のプローブカードを用いる技術が開示されている。
特開昭60−117638号公報
上述のように、従来技術においては、各ショットの測定時におけるプローブカードの、ウェハ50に対する配置パターン(ウェハショットパターン)を、ウェハ上の、プローブカードが覆う領域が複数のショット間で重ならないパターンとして検査が行われている。図6の矩形の枠線は、このようなウェハショットパターンの一例を示している。すなわち、各枠が、1ショットの検査時のプローブカードの配置位置を示している。
図6に示す例では、ウエハプローブがウェハ50の縁付近の領域上に位置した状態での検査では、1シュットの検査で、比較的少数のチップ51に対してしか検査を行うことができない。また、ウェハ50とプローブカード52の大きさによっては、さらに極少数のチップ51のために1ショットの検査を行う必要が生じることが考えられる。このように、ウェハショットパターンの自由度が低いために、検査が非効率になる場合がある。
本発明の目的は、プローブカードを用いたウェハ検査の効率化を図ることにある。
上述の目的を達成するため、本発明のウェハプローバは、ウェハ上に形成された複数の半導体チップの接続パッドに同時に接触させることができる所定のパターンで配置された複数のプローブを備えるプローブカードと、プローブカードとウェハとの相対位置を、各プローブが各接続パッドに接触する位置と、接続パッドから離れる位置との間で変化させる手段と、プローブカードとウェハとの相対位置を、ウェハの表面に沿う方向に変化させる手段と、プローブカードとウェハとの相対位置を変化させる両手段の動作を制御し、プローブカードの各プローブを各接続パッドから離し、プローブカードとウェハの、ウェハの表面に沿う方向の位置を調節してプローブカードの各プローブを所定の各接続パッドに接触させ、所定の各接続パッド間の電気特性を計測する計測操作を実行する制御部とを有し、制御部は、プローブカードとウェハとの、ウェハの表面に沿う方向の位置を変化させた状態での複数の計測操作を、設定されたパターンに従って実行し、制御部は、各計測操作時に、各プローブの、各接続パッド上への接触位置が、前回までの計測操作の間にプローブの接触回数が既に所定回数に達している位置のいずれからもずれた位置になるように、プローブカードとウェハとの相対位置を調節して計測操作を実行することを特徴とする。
本発明によれば、ウェハショットパターンを、複数の計測操作時に同一の接続パッドにプローブが接触するように設定しても、プローブが、同一の接続パッドに所定回を越えて接触する場合、プローブの、接続パッドへの接触位置が、所定回数を越える計測操作で同一にならないように自動的に調節される。それによって、プローブを、所定回数を越えて同一の接続パッドに接触させる場合であっても、接続パッドへの、プローブの接触によるダメージを抑制することができる。したがって、接続パッドのダメージを抑制しながら、ウェハショットパターンの自由度を高めることができ、ウェハショットパターンを適切に設定して検査の効率化を図ることが可能となる。
以下、図面を参照して本発明の実施の形態について説明する。
図1に示すように、本実施形態のウェハプローバは、検査するウェハ20を載置するウェハステージ1と、ウェハステージ1の上方の所定の位置に支持されたプローブカード10を有している。また、ウェハプローバは、所定のプログラムに基いて、各部を動作制御する制御部(コンピュータ)5を有している。
ウェハステージ1はアンプ2よって精密に位置調節可能である。ウェハステージ1の位置は、位置エンコーダ3によって検出される。また、ウェハ20上には、所定の位置にアライメントマーク25が予め形成されており、アライメントマーク25の位置が、カメラ4および画像認識部7を介して検出される。これらの検出信号はコントローラ6に入力され、コントローラ6は、これらの入力信号に基いてアンプ2を動作させ、ウェハステージ1上に支持されたウェハ20の位置を所定の位置に調節することができる。
ウェハ20上には、図2に模式的に示すように、複数のチップ21が形成されている。各チップ21には、搭載基板などへの電気的な接続に用いることができる接続パッド22(図3参照)が所定のパターンで形成されている。
プローブカード5は、ウェハ10よりは小さいが、ウェハ10上に形成された複数のチップ21上を覆うことができる平面サイズを有している。プローブカード5の、ウェハステージ1に対面する面には、各チップ21の所定の各接続パッド22に対応する平面パターンでプローブ11(図3参照)が形成されている。すなわち、プローブカード5に対する、ウェハステージ1上に支持されたウェハ20の、その表面に平行な方向の位置を所定の位置に調整した状態で、プローブカード5とウェハステージ1とを近付けた時に、各プローブ11が、例えば、図3(b)の符号23で示す、各接続パッド22の中央の所定の位置に接触するようになっている。
プローブカード10とウェハ20との、ウェハ20の表面に沿う方向の相対位置は、前述のウェハステージ1によって精密に調整することができる。また、ウェハステージ1の動作によって、プローブカード10とウェハ20とを、プローブカード10のプローブ11とウェハ20上の接続パッド22とが接触する位置と、両者が離れる位置とに調節可能とすることができる。あるいは、プローブカード10を、適切なアクチュエータによって、ウェハステージ5の、ウェハ10の支持面に対して、近付けたり離したりできるように支持してもよい。
また、図示していないが、ウェハプローバは、各プローブ11間の電気特性を計測するテスタ部を有している。詳細には説明しないが、制御部5は、このテスタ部を動作させてプローブカード5の、予め設定された所定のプローブ11間の、したがって各チップ21の所定の接続パッド22間の電気特性を計測する機能を有し、また、その計測結果から、各チップ21に不良が無いかどうかを判定する機能を有することができる。さらに、制御部5は、各計測の開始時にアンプ2などを動作させて、予め設定された、プローブカードの、各計測時の配置のパターン、すなわちウェハショットパターンにしたがって、ウェハステージ1上に支持されたウェハ20とプローブカード10との相対位置を調整し、計測を行い、これを順次繰り返して、ウェハ20上の所定のチップ21の全てについて計測を行う機能を有し、また同時に不良判定を行う機能を有することができる。
次に、本実施形態のウェハプローバによるウェハ検査の一例について説明する。
ウェハプローバは、前述のように、ウェハステージ1を、予め設定されたウェハショットパターンにしたがって順次移動させて複数回のショットの計測を順次行う。図2には、この際の、各ショットの計測時に、プローブカード10がウェハ20に対して占める位置を矩形の枠線で示している。
各ショットの計測は、例えば、図2の左上の枠線で示す位置から隣接する位置へと順に行われる。この時、図2の上方に位置する6つの枠線で示す、プローブカード10の、各計測時にウェハ20上で占める各領域は、互いに重ならないように設定されている。
一方、図2の下方に位置する2つの枠線で示す、プローブカード10の、各計測時にウェハ20上で占める各領域は、符号26によって示す領域において、それより上方に位置する枠線で示す領域と重なっている。すなわち、符号26で示す領域内に位置するチップ21に対しては、その接続パッド22にプローブ11が2回接触することになる。
この際、本実施形態のウェハプローバは、図2の下方に位置する2つの枠線で示す位置での計測時には、各プローブ11が、各接続パッド22上において、前回までの計測時に接触した位置とは少しずれた位置に接触するように、ウェハ20に対するプローブカード10の位置を適切に調節する。すなわち、例えば、図2の上方の6つの枠線で示す位置での計測時には、各プローブ11は、図3(b)に符号23で示す、接続パッド22の中央部に接触させられ、一方、図2の下方の2つの枠線で示す位置での計測時には、プローブ11は、図3(b)に符号24で示す、接続パッド22の中央から図3(b)での上方に少しずれた位置に接触させられる。
このように、同一の接続パッド22にプローブ11を接触させる場合、プローブ11の、接続パッド22に対する接触位置をずらすことによって、接続パッド22にプローブ11が接触することによって生じる、接続パッド22の傷が広がったり、さらには接続パッド22の大きな部分が剥がれてしまったりするのを抑制することができる。したがって、本実施形態によれば、チップ21の接続パッド22を損なうことなく、ウェハショットパターンを、プローブカード10が、ウェハ50に対して占める領域が複数のショットの計測時に重なるように設定することが可能になり、ウェハショットパターンの自由度を高めることができる。それによって、ウェハプローバの操作者は、ウェハショットパターンを、ウェハ20およびプローブカード10の大きさなどに応じて適切に設定し、検査の効率化を図ることができる。例えば、図2に示す例では、同様のウェハ50に対して検査を行うのに、図5に示す従来例では9ショットの計測が必要であるのに対して、8ショットの計測で済んでおり、検査の効率化が図られている。
なお、上記では、検査工程において、符号26によって示す領域の接続パッド22に、プローブ11が2回接触する例を示したが、プローブカード10の配置パターンを、プローブ11が同一の接続パッド22に3回以上接触するように設定できるようにしてもよい。この場合、プローブ11の、同一の接続パッド22への3回以上の各接触の位置が全て異なるように接触位置をずらすことができる。
次に、上記のように、プローブ11を、複数回のショットの計測時に同一の接続パッド22に接触させる場合に、プローブ11の、接続パッド22への接触位置を、各ショット間でずらす制御をする制御部5の、より具体的な構成について説明する。
図1に示す本実施形態の構成では、制御部5は、ショット情報記憶部8およびコンタクト位置記憶部9を有している。コントローラ6は、各ショットの特性計測を行った時に、特性計測を行ったチップ21、すなわち、特性計測を行う時に、プローブカード5のプローブ11を接触させたチップ21が、ウェハ20上のどのチップ21であるかをショット情報記憶部8に記憶する。同時に、コントローラ6は、各プローブ11を各接続パッド22のどの位置に接触させたかをコンタクト位置記憶部9に、ショット情報記憶部8の情報と関連付けて記憶する。この際、接触位置は、例えば、接続パッド22の中央の位置を基準位置として、基準位置からのオフセット方向とオフセット距離という形で記憶することができる。
そして、コントローラ6は、各ショットの計測後、ウェハショットパターンにしたがって、次のショットの計測位置にウェハステージ1を移動させる。この際、ショット情報記憶部8の情報を読み出して、次の計測位置において計測を行うチップ21が、ショット情報記憶部8に記憶された、前回までのショットの計測時に計測が行われたチップ21を含んでいるかどうかを判定する。その結果、前回までのショットの計測時に計測が行われたチップ21が、次に計測を行うチップ21に含まれている場合には、次に、コンタクト位置記憶部9から、前回までのショットの計測時に、各プローブ11を接触させた、各接続パッド22上での位置の情報を読み出し、その位置に重ならないように、オフセット方向およびオフセット距離を選定する。
この選定は、例えば、前に1回もプローブ11を接触させていない場合には、オフセットが0となるようにしておき、次回の計測を行うチップ21に、プローブ11を1回接触させたチップ21のみが含まれている場合には、オフセット方向を上方向に設定し、2回接触させたチップ21が含まれる場合には、オフセット方向を下方向に設定し、3回接触させたチップ21が含まれる場合には、オフセット方向を右方向に設定するといった具合に、予め設定しておくことができる。あるいは、オフセット方向およびオフセット距離の、複数の所定の候補のうち、接続パッド22の同一位置にプローブ11が接触しない候補の中からランダムにどれかを選定するようにしてもよい。
そして、コントローラ6は、選定されたオフセット方向およびオフセット距離を考慮して、ウェハステージ1の移動位置を算出し、ウェハステージ1の移動処理を行う。すなわち、ウェハショットマップに応じて決まる標準の位置から、選定されたオフセット方向およびオフセット距離だけずれた位置が次のショットの計測におけるプローブカード10の位置となる。
この構成によれば、ウェハプローバの操作者は、比較的簡易なウェハショットマップの設定、すなわち各ショットの計測時の標準位置を決める大まかな設定(例えば、各計測ショットにおいてプローブ11を接触させるチップ21をどの領域のチップ21にするかの設定)をすることで、プローブ11の複数回の接触によって接続パッド22が損なわれるのを回避しながら、検査を実行することができる。すなわち、操作者がショットマップを自由に設定すれば、コントローラ6によって、各接続パッド22の同一個所へのプローブ11の接触が自動的に回避される。したがって、操作者は、各チップ21の接続パッド22にプローブ11が複数回接触するかどうかを考慮してウェハショットマップを選定したり、複数回接触する場合に接続パッド22の同一個所にプローブ10が接触するのをどのように回避するかを設定したりする必要がない。
次に、図4に制御部5の、他の構成例を示す。
図4に示す例では、制御部5は、カメラ4から画像認識部7を介して入力される画像信号から、プローブ11との接触によって接続パッド22上に形成されたプローブ針痕の位置を算出するコンタクト位置演算部30を有している。各ショットの計測時、コンタクト位置演算部30は、次のショットにおいてプローブカード10のプローブ11が接触する各接続パッド22上にプローブ針痕が形成されているかどうかの判定、およびプローブ針痕の、各接続パッド22上での形成位置の算出を行う。
コントローラ6は、コンタクト位置演算部30からの入力に基いて、次のショットにおいてプローブカード10のプローブ11が接触する接続パッド22にプローブ針痕がある場合には、各接続パッド22に対して、それらのプローブ針痕がある位置からずれた位置にプローブ11が接触するように標準位置からずらしてウェハステージ1を移動させ、計測処理を行う。この際の、位置をずらす処理は、図1の構成の場合と同様に、例えば、予め設定されたオフセット方向およびオフセット距離の候補に基いて実行することができる。
図5に制御部5の、さらに他の構成例を示す。
図5に示す構成では、制御部5は、ウェハ20上の各チップ21について、そのチップ21にプローブ11を接触させた回数を記憶するチップ情報記憶部40を有している。この構成では、コントローラ6は、各ショットの計測時、次のショットにおいてプローブカード10のプローブ11を接触させる各チップ21について、そのチップ21へのプローブ11の接触回数を読み込む。そして、コントローラ6は、次のショットにおいてプローブカード10のプローブ11を接触させるチップ21のうち、接触回数の最も多いものの接触回数に基いて、接続パッド22上の、次のショットにおいてプローブ11を接触させる位置を選定する。すなわち、例えば、前回までの接触回数が0回の時には接続パッド22の中央、1回の時には、中央から所定のオフセット距離だけ上方にずれた位置というように、計測前の接触回数毎に異なる接触位置を予め設定しておくことができる。
計測ショット後には、その計測時にプローブ11を接触させた各チップ22について、チップ情報記憶部40に記憶された接触回数の情報を、プローブ11を接触させたチップ21のうち、前回までの計測における接触回数の最も多かったものの接触回数に1を加えた値に書き換える。このようにすることによって、同一の接続パッド22の、同一の位置にプローブ11が複数回接触するのを回避することができる。
以上説明した実施形態およびその変形例は、本発明を例示するものであり、本発明の範囲内で種々の変更が可能である。例えば、上記では、接続パッド11の同一の位置にプローブ11が接触するのを回避する構成を示したが、例えば同一位置への2回までの接触は許容し、3回以上の接触を避ける構成としてもよい。あるいは、接続パッド22上に形成されたプローブ針痕の画像に基いて、プローブ針痕が所定以上に大きくなった場合に、プローブ11の、その接続パッド22の位置への接触を回避する構成としてもよい。
本発明の一実施形態のウェハプローバの概略構成を示すブロック図である。 図1のウェハプローバによって検査を行うウェハの平面図であり、プローブカードの、各計測時の配置のパターンを合わせて示している。 (a)は、図1のウェハプローバによって、ウェハに形成された接続パッドにプローブを接触させている状態を示す側面図、(b)はプローブの接触位置を示す平面図である。 図1の変形例のウェハプローバの概略構成を示すブロック図である。 図1の、他の変形例のウェハプローバの概略構成を示すブロック図である。 ウェハプローバによって検査を行うウェハの平面図であり、従来例のウェハプローバによるプローブカード、各計測時の配置のパターンを合わせて示している。
符号の説明
1 ウェハステージ
2 アンプ
3 位置エンコーダ
4 カメラ
5 制御部
6 コントローラ
7 画像認識部
8 ショット情報記憶部
9 コンタクト位置記憶部
10 プローブカード
11 プローブ
20,50 ウェハ
21,51 チップ
22 接続パッド
25 アライメントマーク
30 コンタクト位置演算部
40 チップ情報記憶部

Claims (6)

  1. ウェハ上に形成された複数の半導体チップの接続パッドに同時に接触させることができる所定のパターンで配置された複数のプローブを備えるプローブカードと、
    前記プローブカードと前記ウェハとの相対位置を、前記各プローブが前記各接続パッドに接触する位置と、前記接続パッドから離れる位置との間で変化させる手段と、
    前記プローブカードと前記ウェハとの相対位置を、前記ウェハの表面に沿う方向に変化させる手段と、
    前記プローブカードと前記ウェハとの相対位置を変化させる前記両手段の動作を制御し、前記プローブカードの前記各プローブを前記各接続パッドから離し、前記プローブカードと前記ウェハの、前記ウェハの表面に沿う方向の位置を調節して前記プローブカードの前記各プローブを所定の前記各接続パッドに接触させ、所定の前記各接続パッド間の電気特性を計測する計測操作を実行する制御部とを有し、
    前記制御部は、前記プローブカードと前記ウェハとの、前記ウェハの表面に沿う方向の位置を変化させた状態での複数の前記計測操作を、設定されたパターンに従って実行し、
    前記制御部は、前記各計測操作時に、前記各プローブの、前記各接続パッド上への接触位置が、前回までの前記計測操作の間に前記プローブの接触回数が既に所定回数に達している位置のいずれからもずれた位置になるように、前記プローブカードと前記ウェハとの相対位置を調節して前記計測操作を実行するウェハプローバ。
  2. 前記制御部は、前記プローブが、同一の前記接続パッドの同一個所に2回以上接触しないように、前記プローブカードと前記ウェハとの相対位置を調節する、請求項1に記載のウェハプローバ。
  3. 前記制御部は、前記各計測操作時に前記プローブが接触する前記接続パッドの情報を記憶部に記憶し、前記各計測操作の開始時に、前記記憶部から読み出した情報に基いて、前記プローブが当該計測操作時に接触する前記各接続パッドについて、前記各プローブが、前記各接続パッド上の、前回までの前記計測操作の間に前記プローブの接触回数が既に前記所定回数に達している位置のいずれからもずれた位置に接触するように、前記プローブカードと前記ウェハとの相対位置を調節する、請求項1または2に記載のウェハプローバ。
  4. ウェハ上に形成された複数の半導体チップの接続パッドに同時に接触させることができる所定のパターンで配置された複数のプローブを備えるプローブカードと、
    前記プローブカードと前記ウェハとの相対位置を、前記各プローブが前記各接続パッドに接触する位置と、前記接続パッドから離れる位置との間で変化させる手段と、
    前記プローブカードと前記ウェハとの相対位置を、前記ウェハの表面に沿う方向に変化させる手段と、
    前記プローブカードと前記ウェハとの相対位置を変化させる前記両手段の動作を制御し、前記プローブカードの前記各プローブを前記各接続パッドから離し、前記プローブカードと前記ウェハの、前記ウェハの表面に沿う方向の位置を調節して前記プローブカードの前記各プローブを所定の前記各接続パッドに接触させ、所定の前記各接続パッド間の電気特性を計測する計測操作を実行する制御部と、
    前記プローブが前記接続パッドに接触することによって前記接続パッド上に形成されるプローブ針痕の位置を、前記ウェハの撮像画像に基いて判定する手段とを有し、
    前記制御部は、前記プローブカードと前記ウェハとの、前記ウェハの表面に沿う方向の位置を変化させた状態での複数の前記計測操作を、設定されたパターンに従って実行し、
    前記制御部は、前記各計測操作の開始時に、前記プローブ針痕の位置を判定する手段を動作させて、前記各プローブが当該計測操作時に接触する前記各接続パッドについての、前記プローブ針痕の位置の情報を獲得し、該情報に基いて、前記各プローブが、当該計測操作時に接触する前記各接続パッドについて、前記プローブ針痕が形成された位置のいずれからもずれた位置に接触するように、前記プローブカードと前記ウェハとの相対位置を調節するウェハプローバ。
  5. プローブカードに形成された複数のプローブを、ウェハ上に形成された複数の半導体チップの各接続パッドに同時に接触させて、所定の前記各接続パッド間の電気特性を計測する計測操作を、前記プローブカードと前記ウェハとの相対位置を、設定されたパターンにしたがって自動的に変化させて複数回実行するウェハ検査方法であって、
    前記各計測操作時に、前記各プローブの、前記各接続パッド上への接触位置が、前回までの前記計測操作の間に前記プローブの接触回数が既に所定回数に達している位置のいずれからもずれた位置になるように、前記プローブカードと前記ウェハとの相対位置を調節して前記計測操作を実行するウェハ検査方法。
  6. 請求項5に記載のウェハ検査方法をコンピュータに実行させるためのプログラム。
JP2005051442A 2005-02-25 2005-02-25 ウェハプローバおよびウェハ検査方法 Pending JP2006237378A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2005051442A JP2006237378A (ja) 2005-02-25 2005-02-25 ウェハプローバおよびウェハ検査方法
US11/360,418 US7183783B2 (en) 2005-02-25 2006-02-24 Method and apparatus for pad aligned multiprobe wafer testing
US11/623,999 US7319337B2 (en) 2005-02-25 2007-01-17 Method and apparatus for pad aligned multiprobe wafer testing

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005051442A JP2006237378A (ja) 2005-02-25 2005-02-25 ウェハプローバおよびウェハ検査方法

Publications (1)

Publication Number Publication Date
JP2006237378A true JP2006237378A (ja) 2006-09-07

Family

ID=36931454

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005051442A Pending JP2006237378A (ja) 2005-02-25 2005-02-25 ウェハプローバおよびウェハ検査方法

Country Status (2)

Country Link
US (2) US7183783B2 (ja)
JP (1) JP2006237378A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011029456A (ja) * 2009-07-27 2011-02-10 Micronics Japan Co Ltd 半導体検査用ウエハプローバ及び検査方法
KR20180036195A (ko) * 2016-09-30 2018-04-09 세메스 주식회사 웨이퍼 맵의 형성 방법

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6232789B1 (en) * 1997-05-28 2001-05-15 Cascade Microtech, Inc. Probe holder for low current measurements
DE10143173A1 (de) * 2000-12-04 2002-06-06 Cascade Microtech Inc Wafersonde
AU2003233659A1 (en) * 2002-05-23 2003-12-12 Cascade Microtech, Inc. Probe for testing a device under test
US7057404B2 (en) * 2003-05-23 2006-06-06 Sharp Laboratories Of America, Inc. Shielded probe for testing a device under test
KR100960496B1 (ko) * 2003-10-31 2010-06-01 엘지디스플레이 주식회사 액정표시소자의 러빙방법
DE112004002554T5 (de) * 2003-12-24 2006-11-23 Cascade Microtech, Inc., Beaverton Active wafer probe
JP2008512680A (ja) * 2004-09-13 2008-04-24 カスケード マイクロテック インコーポレイテッド 両面プロービング構造体
US7449899B2 (en) * 2005-06-08 2008-11-11 Cascade Microtech, Inc. Probe for high frequency signals
US7764072B2 (en) * 2006-06-12 2010-07-27 Cascade Microtech, Inc. Differential signal probing system
US7443186B2 (en) * 2006-06-12 2008-10-28 Cascade Microtech, Inc. On-wafer test structures for differential signals
US7723999B2 (en) * 2006-06-12 2010-05-25 Cascade Microtech, Inc. Calibration structures for differential signal probing
US7403028B2 (en) * 2006-06-12 2008-07-22 Cascade Microtech, Inc. Test structure and probe for differential signals
JP4828356B2 (ja) * 2006-08-29 2011-11-30 ヤマハ発動機株式会社 電子部品取出装置、表面実装機、および電子部品取り出し方法
US7876114B2 (en) * 2007-08-08 2011-01-25 Cascade Microtech, Inc. Differential waveguide probe
DE202008013982U1 (de) * 2008-10-20 2009-01-08 Rosenberger Hochfrequenztechnik Gmbh & Co. Kg Messsystem zum Bestimmen von Streuparametern
JP5324534B2 (ja) * 2010-07-29 2013-10-23 株式会社日立ハイテクノロジーズ 検査方法及び装置
US9000798B2 (en) 2012-06-13 2015-04-07 Taiwan Semiconductor Manufacturing Company, Ltd. Method of test probe alignment control
WO2014132856A1 (ja) * 2013-02-27 2014-09-04 株式会社東京精密 プローブ装置のアライメント支援装置及びアライメント支援方法
JP6415281B2 (ja) * 2014-12-05 2018-10-31 東京エレクトロン株式会社 プローブ装置及びプローブ方法
US11532524B2 (en) 2020-07-27 2022-12-20 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit test method and structure thereof

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0673361B2 (ja) 1983-11-30 1994-09-14 富士通株式会社 半導体ウェーハ上の集積回路の試験方法
JPH06151532A (ja) * 1992-11-13 1994-05-31 Tokyo Electron Yamanashi Kk プローブ装置
JP3293995B2 (ja) * 1994-03-10 2002-06-17 株式会社東芝 プロ−ビング装置およびプロ−ビング方法
US6970005B2 (en) * 2000-08-24 2005-11-29 Texas Instruments Incorporated Multiple-chip probe and universal tester contact assemblage
US7218128B2 (en) * 2005-02-14 2007-05-15 International Business Machines Corporation Method and apparatus for locating and testing a chip

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011029456A (ja) * 2009-07-27 2011-02-10 Micronics Japan Co Ltd 半導体検査用ウエハプローバ及び検査方法
KR101144593B1 (ko) 2009-07-27 2012-05-14 가부시키가이샤 니혼 마이크로닉스 반도체 검사용 웨이퍼 프로버 및 검사방법
KR20180036195A (ko) * 2016-09-30 2018-04-09 세메스 주식회사 웨이퍼 맵의 형성 방법
KR102620433B1 (ko) 2016-09-30 2024-01-03 세메스 주식회사 웨이퍼 맵의 형성 방법

Also Published As

Publication number Publication date
US7319337B2 (en) 2008-01-15
US7183783B2 (en) 2007-02-27
US20070176612A1 (en) 2007-08-02
US20060192576A1 (en) 2006-08-31

Similar Documents

Publication Publication Date Title
JP2006237378A (ja) ウェハプローバおよびウェハ検査方法
JP2008053624A (ja) アライメント装置
KR20200090211A (ko) 프로브 니들의 니들 팁 위치 조정 방법 및 검사 장치
JP2009002871A (ja) プローブカードの登録方法及びこのプログラムを記録したプログラム記録媒体
JP5529605B2 (ja) ウエハチャックの傾き補正方法及びプローブ装置
JP2007121183A (ja) 回路基板検査装置
US8542029B1 (en) Methods and apparatus for testing of integrated circuits
JP2007103860A (ja) プローブ接触痕検出方法、及び、プローバ
JP5008877B2 (ja) Icテスト方法
JP5438572B2 (ja) プローブカード検査装置、検査方法及び検査システム
KR20100109399A (ko) 콘택트 파라미터의 설정 방법 및 콘택트 파라미터의 설정용 프로그램을 기록한 컴퓨터 판독 가능한 기록 매체
JP2008108930A (ja) 半導体装置の検査方法およびプローブカード
JP2006319125A (ja) ウェハ検査方法及びその装置
JPH04207047A (ja) プローブ検査装置
JP2007109816A (ja) 集積回路検査装置
JP2006318965A (ja) 半導体デバイスの検査方法および半導体デバイス検査装置
JP6277347B2 (ja) 可撓性回路基板を対象とする検査装置及び検査方法
JP2004342676A (ja) 半導体ウエハ検査方法および半導体ウエハ検査装置
JP2007109872A (ja) 半導体ウエハの検査に用いるプローブカードの針立て領域の設定方法。
JP2007096190A (ja) プローブカードの針先研磨方法、及びプローブ装置
JP2005017221A (ja) 基板検査方法及びその装置
JP4695106B2 (ja) チャックトップの高さを求める方法及びこの方法を記録したプログラム記録媒体
JP2005123293A (ja) プローブ検査方法
JP4987497B2 (ja) 回路基板検査装置
KR100615086B1 (ko) 반도체 웨이퍼 칩 검사장치 및 이를 이용한 검사방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071205

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080131

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080305