KR102620433B1 - 웨이퍼 맵의 형성 방법 - Google Patents

웨이퍼 맵의 형성 방법 Download PDF

Info

Publication number
KR102620433B1
KR102620433B1 KR1020160126475A KR20160126475A KR102620433B1 KR 102620433 B1 KR102620433 B1 KR 102620433B1 KR 1020160126475 A KR1020160126475 A KR 1020160126475A KR 20160126475 A KR20160126475 A KR 20160126475A KR 102620433 B1 KR102620433 B1 KR 102620433B1
Authority
KR
South Korea
Prior art keywords
dies
inspection
wafer
wafer map
reference die
Prior art date
Application number
KR1020160126475A
Other languages
English (en)
Other versions
KR20180036195A (ko
Inventor
정병욱
Original Assignee
세메스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세메스 주식회사 filed Critical 세메스 주식회사
Priority to KR1020160126475A priority Critical patent/KR102620433B1/ko
Publication of KR20180036195A publication Critical patent/KR20180036195A/ko
Application granted granted Critical
Publication of KR102620433B1 publication Critical patent/KR102620433B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0491—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets for testing integrated circuits on wafers, e.g. wafer-level test cartridge
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2891—Features relating to contacting the IC under test, e.g. probe heads; chucks related to sensing or controlling of force, position, temperature
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2893—Handling, conveying or loading, e.g. belts, boats, vacuum fingers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

웨이퍼 맵 형성 방법이 개시된다. 웨이퍼 상의 다이들은 복수의 검사 그룹들로 구분되고, 상기 검사 그룹들은 동일한 형태로 배열된 검사 패드들을 갖되, 각각의 검사 그룹을 이루는 다이들은 서로 다른 형태로 배열된 검사 패드들을 갖는다. 상기 웨이퍼 맵은, 상기 다이들이 표시된 웨이퍼 맵을 준비하는 단계와, 상기 웨이퍼 맵 상에서 상기 검사 그룹들 중 어느 하나의 첫 번째 다이를 프로브 카드에 대한 콘택 기준 다이로 1차 표시하는 단계와, 상기 웨이퍼 맵 상에서 상기 1차 표시된 콘택 기준 다이로부터 행 방향 및 열 방향으로 상기 검사 그룹들의 행 방향 개수 및 열 방향 개수만큼 이격된 다이들을 2차 콘택 기준 다이들로 표시하는 단계를 통해 완성된다.

Description

웨이퍼 맵의 형성 방법{Method of forming a wafer map}
본 발명의 실시예들은 웨이퍼 맵의 형성 방법에 관한 것이다. 보다 상세하게는, 프로브 카드를 이용하여 웨이퍼 상에 형성된 복수의 다이들을 검사하는데 사용되는 웨이퍼 맵의 형성 방법에 관한 것이다.
집적 회로 소자들과 같은 반도체 소자들은 일반적으로 실리콘 웨이퍼와 같은 기판 상에 일련의 처리 공정들을 반복적으로 수행함으로써 형성될 수 있다. 예를 들면, 기판 상에 막을 형성하는 증착 공정, 상기 막을 전기적 특성들을 갖는 패턴들로 형성하기 위한 사진 식각 공정, 상기 패턴들에 불순물들을 주입 또는 확산시키기 위한 이온 주입 공정 또는 확산 공정, 상기 패턴들이 형성된 기판으로부터 불순물들을 제거하기 위한 세정 및 린스 공정 등을 반복적으로 수행함으로써 복수의 다이들이 상기 웨이퍼 상에 형성될 수 있다. 상기와 같은 다이들은 다이싱 공정을 통해 개별화될 수 있으며, 다이 본딩 공정과 패키징 공정을 통해 반도체 소자들로서 제조될 수 있다.
상기와 같이 다이들이 형성된 후 상기 웨이퍼 상의 다이들의 전기적인 특성들을 검사하기 위한 전기적인 검사 공정이 수행될 수 있다. 상기 검사 공정은 다수의 탐침들을 갖는 프로브 카드를 포함하는 프로브 스테이션과 전기적인 신호를 제공하기 위하여 상기 프로브 카드와 연결된 테스터에 의해 수행될 수 있다.
상기 프로브 스테이션은 검사 챔버와, 상기 검사 챔버로 웨이퍼를 전달하기 위한 웨이퍼 전달 모듈과, 상기 검사 챔버 내에 배치되어 상기 웨이퍼를 지지하는 척과, 상기 웨이퍼 상에 형성된 다이들의 검사 패드들에 접촉하도록 구성된 다수의 탐침들을 갖는 프로브 카드 등을 포함할 수 있다.
상기 웨이퍼 전달 모듈은 복수의 웨이퍼들이 수납된 카세트를 지지하는 로드 포트와, 상기 카세트와 상기 검사 챔버 사이에서 상기 웨이퍼들을 전달하기 위한 웨이퍼 이송 로봇, 상기 로드 포트와 상기 검사 챔버 사이에 배치되며 상기 웨이퍼 이송 로봇이 배치되는 이송 챔버 등을 포함할 수 있다.
상기 카세트에 수납된 웨이퍼들에 대한 검사 공정을 수행하기 전에 상기 웨이퍼들의 아이디를 확인하는 단계가 수행될 수 있다. 상기 웨이퍼들의 아이디 확인은 광학 문자 판독 장치(OCR: Optical Character Reader)를 이용하여 수행될 수 있다. 일 예로서, 대한민국 등록특허공보 제10-0328634호에는 웨이퍼 프로브 시스템에서 사전 정렬을 위해 사용되는 OCR 카메라가 개시되어 있다.
상기와 같이 웨이퍼에 대한 확인 단계가 완료되면 상기 확인된 웨이퍼에 대한 기초 정보가 공정 관리 서버로부터 제공될 수 있으며, 상기 프로브 스테이션에서의 검사 공정은 상기 기초 정보를 이용하여 수행될 수 있다. 예를 들면, 상기 기초 정보에는 상기 웨이퍼 상에 형성된 다이들의 위치 정보가 포함될 수 있으며, 상기 프로브 카드와 상기 다이들 사이의 콘택(접속)은 상기 위치 정보에 기초하여 수행될 수 있다.
일반적으로, 복수의 다이들이 상기 프로브 카드와 동시에 콘택될 수 있으며, 이때 상기 복수의 다이들 중 첫 번째 다이가 콘택 기준 다이로 설정될 수 있다. 한편, 상기 다이들의 검사 패드들이 모두 동일한 형태로 배열되어 있는 경우 상기 콘택 기준 다이를 설정하는데 아무런 제한이 없으나, 최근 상기 다이들의 검사 패드들이 다른 형태로 배열되는 경우가 있으며, 이 경우 콘택 기준 다이가 잘못 설정되는 경우 상기 프로브 카드의 탐침들에 의해 상기 다이들이 손상되는 문제점이 발생될 수 있다.
본 발명의 실시예들은 웨이퍼 상의 다이들이 서로 다른 형태로 배열된 검사 패드들을 갖는 경우 상기 다이들의 손상 및 검사 오류를 방지하기 위한 웨이퍼 맵을 형성하는 방법을 제공하는데 그 목적이 있다.
본 발명의 실시예들에 따르면, 프로브 카드를 이용하여 웨이퍼 상에 복수의 행과 열의 형태를 갖도록 형성된 복수의 다이들을 검사하기 위해 사용되는 웨이퍼 맵의 형성 방법에 있어서, 상기 다이들은 복수의 검사 그룹들로 구분되고, 상기 검사 그룹들은 동일한 형태로 배열된 검사 패드들을 갖되, 각각의 검사 그룹을 이루는 다이들은 서로 다른 형태로 배열된 검사 패드들을 가질 수 있다. 상기 웨이퍼 맵은, 상기 다이들이 표시된 웨이퍼 맵을 준비하는 단계와, 상기 웨이퍼 맵 상에서 상기 검사 그룹들 중 어느 하나의 첫 번째 다이를 상기 프로브 카드에 대한 1차 콘택 기준 다이로 표시하는 단계와, 상기 웨이퍼 맵 상에서 상기 1차 콘택 기준 다이로부터 행 방향 및 열 방향으로 상기 검사 그룹들의 행 방향 다이 개수 및 열 방향 다이 개수만큼 이격된 다이들을 2차 콘택 기준 다이들로 표시하는 단계를 통해 완성될 수 있다.
본 발명의 실시예들에 따르면, 상기 웨이퍼 상의 다이들에 대하여 미리 제공되는 위치 정보를 이용하여 상기 1차 콘택 기준 다이를 표시할 수 있다.
본 발명의 실시예들에 따르면, 상기 1차 표시된 콘택 기준 다이를 포함하는 검사 그룹에는 상기 웨이퍼 상의 전체 다이들에 대한 기준 다이가 포함되며, 상기 기준 다이를 선택한 후, 상기 기준 다이와 상기 1차 콘택 기준 다이에 대하여 미리 제공되는 위치 정보를 이용하여 상기 기준 다이로부터 기 설정된 다이 개수만큼 이격된 위치에서 상기 1차 콘택 기준 다이를 표시할 수 있다.
상술한 바와 같은 본 발명의 실시예들에 따르면, 웨이퍼 상의 다이들은 복수의 행과 열을 갖는 복수의 검사 패드들로 구분되고, 상기 검사 그룹들은 동일한 형태로 배열된 검사 패드들을 갖되, 각각의 검사 그룹을 이루는 다이들은 서로 다른 형태로 배열된 검사 패드들을 가질 수 있다. 상기와 같은 구성의 웨이퍼에 대한 웨이퍼 맵은, 상기 다이들이 표시된 웨이퍼 맵을 준비하는 단계와, 상기 웨이퍼 맵 상에서 상기 검사 그룹들 중 어느 하나의 첫 번째 다이를 상기 프로브 카드에 대한 1차 콘택 기준 다이로 표시하는 단계와, 상기 웨이퍼 맵 상에서 상기 1차 콘택 기준 다이로부터 행 방향 및 열 방향으로 상기 검사 그룹들의 행 방향 개수 및 열 방향 개수만큼 이격된 다이들을 2차 콘택 기준 다이들로 표시하는 단계를 포함할 수 있다.
상기와 같이 웨이퍼 맵 상에 콘택 기준 다이들을 표시함으로써 프로브 카드와 상기 다이들의 콘택 위치 정렬이 매우 간단해질 수 있으며, 아울러 콘택 오류에 따른 다이들의 손상 및 검사 오류가 충분히 방지될 수 있다.
도 1은 본 발명의 일 실시예에 따른 웨이퍼 맵의 형성 방법을 설명하기 위한 순서도이다.
도 2는 도 1의 웨이퍼 맵의 형성 방법의 적용 대상이 되는 웨이퍼를 설명하기 위한 개략도이다.
도 3 및 도 4는 도 2에 도시된 다이들을 설명하기 위한 개략적인 확대도들이다.
도 5는 4*4의 행렬 형태를 갖는 검사 그룹들에서 콘택 기준 다이들을 웨이퍼 맵에 표시하는 방법을 설명하기 위한 개략도이다.
이하, 본 발명의 실시예들은 첨부 도면들을 참조하여 상세하게 설명된다. 그러나, 본 발명은 하기에서 설명되는 실시예들에 한정된 바와 같이 구성되어야만 하는 것은 아니며 이와 다른 여러 가지 형태로 구체화될 수 있을 것이다. 하기의 실시예들은 본 발명이 온전히 완성될 수 있도록 하기 위하여 제공된다기보다는 본 발명의 기술 분야에서 숙련된 당업자들에게 본 발명의 범위를 충분히 전달하기 위하여 제공된다.
본 발명의 실시예들에서 하나의 요소가 다른 하나의 요소 상에 배치되는 또는 연결되는 것으로 설명되는 경우 상기 요소는 상기 다른 하나의 요소 상에 직접 배치되거나 연결될 수도 있으며, 다른 요소들이 이들 사이에 개재될 수도 있다. 이와 다르게, 하나의 요소가 다른 하나의 요소 상에 직접 배치되거나 연결되는 것으로 설명되는 경우 그들 사이에는 또 다른 요소가 있을 수 없다. 다양한 요소들, 조성들, 영역들, 층들 및/또는 부분들과 같은 다양한 항목들을 설명하기 위하여 제1, 제2, 제3 등의 용어들이 사용될 수 있으나, 상기 항목들은 이들 용어들에 의하여 한정되지는 않을 것이다.
본 발명의 실시예들에서 사용된 전문 용어는 단지 특정 실시예들을 설명하기 위한 목적으로 사용되는 것이며, 본 발명을 한정하기 위한 것은 아니다. 또한, 달리 한정되지 않는 이상, 기술 및 과학 용어들을 포함하는 모든 용어들은 본 발명의 기술 분야에서 통상적인 지식을 갖는 당업자에게 이해될 수 있는 동일한 의미를 갖는다. 통상적인 사전들에서 한정되는 것들과 같은 상기 용어들은 관련 기술과 본 발명의 설명의 문맥에서 그들의 의미와 일치하는 의미를 갖는 것으로 해석될 것이며, 명확히 한정되지 않는 한 이상적으로 또는 과도하게 외형적인 직감으로 해석되지는 않을 것이다.
본 발명의 실시예들은 본 발명의 이상적인 실시예들의 개략적인 도해들을 참조하여 설명된다. 이에 따라, 상기 도해들의 형상들로부터의 변화들, 예를 들면, 제조 방법들 및/또는 허용 오차들의 변화는 충분히 예상될 수 있는 것들이다. 따라서, 본 발명의 실시예들은 도해로서 설명된 영역들의 특정 형상들에 한정된 바대로 설명되어지는 것은 아니라 형상들에서의 편차를 포함하는 것이며, 도면들에 설명된 요소들은 전적으로 개략적인 것이며 이들의 형상은 요소들의 정확한 형상을 설명하기 위한 것이 아니며 또한 본 발명의 범위를 한정하고자 하는 것도 아니다.
도 1은 본 발명의 일 실시예에 따른 웨이퍼 맵의 형성 방법을 설명하기 위한 순서도이고, 도 2는 도 1의 웨이퍼 맵의 형성 방법의 적용 대상이 되는 웨이퍼를 설명하기 위한 개략도이며, 도 3 및 도 4는 도 2에 도시된 다이들을 설명하기 위한 개략적인 확대도들이다.
도 1 내지 도 4를 참조하면, 본 발명의 일 실시예에 따른 웨이퍼 맵(100)의 형성 방법은 복수의 다이들(20)이 형성된 웨이퍼(10)에 대한 검사 공정을 수행하기 위해 사용될 수 있다. 예를 들면, 복수의 행과 열의 형태로 배열된 다이들(20)에 대하여 프로브 카드(미도시)를 이용한 검사 공정을 수행하기 위한 사전 작업으로서 상기 프로브 카드와 상기 다이들(20)의 콘택 위치를 설정하고 확인하기 위한 웨이퍼 맵(100)을 형성하기 위해 사용될 수 있다.
본 발명의 일 실시예에 따르면, 상기 웨이퍼(10) 상에 형성된 복수의 다이들(20)은 복수의 그룹들(24, 26)로 구분될 수 있다. 특히, 상기 그룹들(24, 26)은 상기 다이들(20)의 검사 패드들(22)의 배열 형태에 따라 구분될 수 있다. 구체적으로, 상기 그룹들(24, 26)은 서로 동일한 형태로 배열된 검사 패드들(22)을 가질 수 있으며, 특히 각각의 그룹(24, 26)을 이루는 다이들(20)은 서로 다른 형태로 배열된 검사 패드들(22)을 가질 수 있다. 예를 들면, 도 3 및 도 4에 도시된 바와 같이 각각의 그룹(24, 26)은 2*2 또는 3*3의 행렬 형태로 배열될 수 있으며, 상기 각각의 그룹(24, 26)을 이루는 다이들은 서로 다른 형태로 배열된 검사 패드들(22)을 가질 수 있다.
본 발명의 일 실시예에 따르면, 상기 그룹들(24, 26)은 상기 프로브 카드를 이용하는 검사 공정을 위해 검사 그룹들로서 구분될 수 있으며, 상기 검사 그룹들의 첫 번째 다이(20)가 상기 프로브 카드와의 콘택을 위한 콘택 기준 다이(40)로서 설정될 수 있다. 즉, 상기 프로브 카드의 탐침들과 상기 다이들(20) 사이의 전기적인 접속을 위해 상기 프로브 카드의 탐침들을 상기 다이들(20)의 검사 패드들(22)과 콘택시키는 경우 상기 콘택 기준 다이(40)에 의해 콘택 위치가 결정될 수 있다.
도 5는 4*4의 행렬 형태를 갖는 검사 그룹들에서 콘택 기준 다이들을 웨이퍼 맵에 표시하는 방법의 일 예를 설명하기 위한 개략도이다.
도 1 및 도 5를 참조하면, 본 발명의 일 실시예에 따르면, S100 단계에서, 상기 콘택 기준 다이들(40)을 표시하기 위한 웨이퍼 맵(100)을 준비한다. 이어서, S110 단계에서, 상기 웨이퍼 맵(100) 상에서 상기 검사 그룹들 중 어느 하나의 첫 번째 다이(20)를 상기 프로브 카드에 대한 1차 콘택 기준 다이(40)로 표시하고, S120 단계에서, 상기 1차 표시된 콘택 기준 다이(40)로부터 행 방향 및 열 방향으로 상기 검사 그룹들의 행 방향 다이 개수 및 열 방향 다이 개수만큼 이격된 다이들(20)을 2차 콘택 기준 다이들(40)로 상기 웨이퍼 맵(100) 상에 표시함으로써 상기 웨이퍼 맵(100)을 완성할 수 있다.
상기와 같은 방법에 의해 상기 검사 그룹들의 첫 번째 다이들(20)이 모두 콘택 기준 다이들(40)로서 상기 웨이퍼 맵(100) 상에 표시될 수 있으며, 상기 웨이퍼 맵(100)을 이용하는 검사 공정에서 콘택 오류에 의한 다이 손상 및 검사 오류가 충분히 방지될 수 있다.
한편, 상기 S110 단계에서, 상기 1차 콘택 기준 다이(40)는 상기 웨이퍼(10) 상의 전체 다이들(20)에 대하여 미리 제공되는 위치 정보를 이용하여 작업자에 의해 표시될 수 있다. 즉, 작업자가 상기 검사 그룹들 중 어느 하나를 임의 선택하고 상기 선택된 검사 그룹에서 첫 번째 다이(20)를 콘택 기준 다이(40)로서 1차 설정할 수 있으며, 이어서 상기 검사 그룹들의 크기 즉 행 방향 다이 개수와 열 방향 다이 개수에 따라 순차적으로 이격된 다이들(20)을 콘택 기준 다이들(40)로서 2차 설정할 수 있다.
다른 예로서, 상기 위치 정보에는 상기 웨이퍼(10) 상의 전체 다이들(20)에 대한 기준 다이(30; 도 2 및 도 5에서 붉은 색 사각형으로 표시됨)의 위치가 포함될 수 있으며, 도 5에 도시된 바와 같이, 작업자는 상기 기준 다이(30)를 먼저 선택할 수 있다. 이어서, 상기 기준 다이(30)가 포함된 검사 그룹의 첫 번째 다이(20)가 상기 콘택 기준 다이(40)로서 1차 설정될 수 있다. 구체적으로, 상기 기준 다이(30)와 상기 1차 콘택 기준 다이(40)에 대하여 미리 제공되는 위치 정보를 이용하여 상기 기준 다이(30)로부터 기 설정된 다이 개수만큼 이격된 위치에서 상기 제1 콘택 기준 다이(40; 도 5에서 행 방향 좌측으로 2번째 다이) 즉 상기 검사 그룹에서 첫 번째 다이(20)를 상기 웨이퍼 맵(100) 상에 표시할 수 있다.
상술한 바와 같은 본 발명의 실시예들에 따르면, 웨이퍼(10) 상의 다이들(20)은 복수의 검사 그룹들로 구분되고, 상기 검사 그룹들은 동일한 형태로 배열된 검사 패드들(22)을 갖되, 각각의 검사 그룹을 이루는 다이들(20)은 서로 다른 형태로 배열된 검사 패드들(22)을 가질 수 있다. 상기와 같은 구성의 웨이퍼(10)에 대한 웨이퍼 맵(100)은, 상기 다이들(20)이 표시된 웨이퍼 맵(100)을 준비하는 단계와, 상기 웨이퍼 맵(100) 상에서 상기 검사 그룹들 중 어느 하나의 첫 번째 다이(20)를 상기 프로브 카드에 대한 1차 콘택 기준 다이(40)로 표시하는 단계와, 상기 웨이퍼 맵(100) 상에서 상기 1차 표시된 콘택 기준 다이(40)로부터 행 방향 및 열 방향으로 상기 검사 그룹들의 행 방향 개수 및 열 방향 개수만큼 이격된 다이들(20)을 2차 콘택 기준 다이들(40)로 표시하는 단계를 포함할 수 있다.
상기와 같이 웨이퍼 맵(100) 상에 콘택 기준 다이들(40)을 표시함으로써 프로브 카드와 상기 다이들(20)의 콘택 위치 정렬이 매우 간단해질 수 있으며, 아울러 콘택 오류에 따른 다이들의 손상 및 검사 오류가 충분히 방지될 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
10 : 웨이퍼 20 : 다이
22 : 검사 패드 30 : 기준 다이
40 : 콘택 기준 다이 100 : 웨이퍼 맵

Claims (8)

  1. 프로브 카드를 이용하여 웨이퍼 상에 복수의 행과 열의 형태를 갖도록 형성된 복수의 다이들을 검사하기 위해 사용되는 웨이퍼 맵의 형성 방법에 있어서,
    상기 다이들이 표시된 웨이퍼 맵을 준비하는 단계;
    상기 다이들을 복수의 검사 그룹들로 구분하는 단계; 및
    상기 검사 그룹들 각각을 구성하는 다이들 중 어느 하나를 상기 검사 그룹들의 콘택 기준 다이로 각각 표시하는 단계를 포함하되,
    상기 검사 그룹들 중 어느 하나의 첫 번째 다이를 1차 콘택 기준 다이로 표시하고, 상기 1차 콘택 기준 다이로부터 상기 검사 그룹들의 행 방향 다이 개수 및 열 방향 다이 개수만큼 이격된 다이들을 2차 콘택 기준 다이들로 표시하는 것을 특징으로 하는 웨이퍼 맵의 형성 방법.
  2. 삭제
  3. 제1항에 있어서, 상기 검사 그룹들은 동일한 형태로 배열된 검사 패드들을 갖고, 상기 검사 그룹들 각각을 이루는 다이들은 서로 다른 형태로 배열된 검사 패드들을 갖는 것을 특징으로 하는 웨이퍼 맵의 형성 방법.
  4. 제3항에 있어서, 상기 검사 그룹들 각각을 구성하는 다이들은 2*2, 3*3, 또는 4*4의 행렬 형태로 배열되는 것을 특징으로 하는 웨이퍼 맵의 형성 방법.
  5. 삭제
  6. 프로브 카드를 이용하여 웨이퍼 상에 복수의 행과 열의 형태를 갖도록 형성된 복수의 다이들을 검사하기 위해 사용되는 웨이퍼 맵의 형성 방법에 있어서,
    상기 다이들은 복수의 검사 그룹들로 구분되고, 상기 검사 그룹들은 동일한 형태로 배열된 검사 패드들을 갖되, 각각의 검사 그룹을 이루는 다이들은 서로 다른 형태로 배열된 검사 패드들을 가지며,
    상기 다이들이 표시된 웨이퍼 맵을 준비하는 단계와,
    상기 웨이퍼 맵 상에서 상기 검사 그룹들 중 어느 하나의 첫 번째 다이를 상기 프로브 카드에 대한 1차 콘택 기준 다이로 표시하는 단계와,
    상기 웨이퍼 맵 상에서 상기 1차 콘택 기준 다이로부터 행 방향 및 열 방향으로 상기 검사 그룹들의 행 방향 다이 개수 및 열 방향 다이 개수만큼 이격된 다이들을 2차 콘택 기준 다이들로 표시하는 단계를 포함하는 것을 특징으로 하는 웨이퍼 맵의 형성 방법.
  7. 제6항에 있어서, 상기 웨이퍼 상의 다이들에 대하여 미리 제공되는 위치 정보를 이용하여 상기 1차 콘택 기준 다이를 표시하는 것을 특징으로 하는 웨이퍼 맵의 형성 방법.
  8. 제6항에 있어서, 상기 1차 표시된 콘택 기준 다이를 포함하는 검사 그룹에는 상기 웨이퍼 상의 전체 다이들에 대한 기준 다이가 포함되며,
    상기 기준 다이를 선택한 후, 상기 기준 다이와 상기 1차 콘택 기준 다이에 대하여 미리 제공되는 위치 정보를 이용하여 상기 기준 다이로부터 기 설정된 다이 개수만큼 이격된 위치에서 상기 1차 콘택 기준 다이를 표시하는 것을 특징으로 하는 웨이퍼 맵의 형성 방법.
KR1020160126475A 2016-09-30 2016-09-30 웨이퍼 맵의 형성 방법 KR102620433B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160126475A KR102620433B1 (ko) 2016-09-30 2016-09-30 웨이퍼 맵의 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160126475A KR102620433B1 (ko) 2016-09-30 2016-09-30 웨이퍼 맵의 형성 방법

Publications (2)

Publication Number Publication Date
KR20180036195A KR20180036195A (ko) 2018-04-09
KR102620433B1 true KR102620433B1 (ko) 2024-01-03

Family

ID=61978281

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160126475A KR102620433B1 (ko) 2016-09-30 2016-09-30 웨이퍼 맵의 형성 방법

Country Status (1)

Country Link
KR (1) KR102620433B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113359007B (zh) * 2021-05-31 2023-03-24 绍兴中芯集成电路制造股份有限公司 晶圆测试图的显示方法及系统

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006080105A (ja) 2004-09-07 2006-03-23 Yamaha Motor Co Ltd 電子部品供給方法、同装置および表面実装機
JP2006237378A (ja) 2005-02-25 2006-09-07 Elpida Memory Inc ウェハプローバおよびウェハ検査方法
JP2007522658A (ja) 2004-02-06 2007-08-09 テスト アドバンテージ， インコーポレイテッド データ解析の方法および装置
US20070231936A1 (en) * 2004-06-09 2007-10-04 Makoto Kanda Fabrication Method of Semiconductor Integrated Circuit Device
KR100914053B1 (ko) 2002-05-17 2009-08-28 지에스아이 루모닉스 코포레이션 반도체 웨이퍼와 같은 워크피이스를 마킹하는 방법 및 장치와 이에 이용하는 레이저마커
JP2009543326A (ja) * 2006-07-05 2009-12-03 オプティマルテスト エルティーディー． 基準ダイスを用いた半導体検査方法及びシステム

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1070143A (ja) * 1996-06-20 1998-03-10 Texas Instr Inc <Ti> 半導体ダイ位置合わせ方法及び装置
US8400176B2 (en) * 2009-08-18 2013-03-19 Formfactor, Inc. Wafer level contactor
KR101746292B1 (ko) * 2015-10-29 2017-06-12 세메스 주식회사 프로브 카드 정렬 방법

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100914053B1 (ko) 2002-05-17 2009-08-28 지에스아이 루모닉스 코포레이션 반도체 웨이퍼와 같은 워크피이스를 마킹하는 방법 및 장치와 이에 이용하는 레이저마커
JP2007522658A (ja) 2004-02-06 2007-08-09 テスト アドバンテージ， インコーポレイテッド データ解析の方法および装置
US20070231936A1 (en) * 2004-06-09 2007-10-04 Makoto Kanda Fabrication Method of Semiconductor Integrated Circuit Device
JP4372785B2 (ja) 2004-06-09 2009-11-25 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法
JP2006080105A (ja) 2004-09-07 2006-03-23 Yamaha Motor Co Ltd 電子部品供給方法、同装置および表面実装機
JP2006237378A (ja) 2005-02-25 2006-09-07 Elpida Memory Inc ウェハプローバおよびウェハ検査方法
JP2009543326A (ja) * 2006-07-05 2009-12-03 オプティマルテスト エルティーディー． 基準ダイスを用いた半導体検査方法及びシステム

Also Published As

Publication number Publication date
KR20180036195A (ko) 2018-04-09

Similar Documents

Publication Publication Date Title
KR101683576B1 (ko) 시각 시스템을 구비한 웨이퍼 핸들러
TWI420584B (zh) 半導體晶圓和切割晶圓的方法
US10388609B2 (en) Die attach pick error detection
KR20200120704A (ko) 콘택트 정밀도 보증 방법, 콘택트 정밀도 보증 기구, 및 검사 장치
CN108122801B (zh) 晶圆标记方法及晶圆标记系统
KR102189285B1 (ko) 다이들의 위치 정보를 획득하는 방법
KR102620433B1 (ko) 웨이퍼 맵의 형성 방법
CN112242325A (zh) 裸芯拾取方法
KR20170000127A (ko) 프로브 스테이션에서 웨이퍼를 정렬하는 방법
US10242951B1 (en) Optical electronic-chip identification writer using dummy C4 bumps
US8349708B2 (en) Integrated circuits on a wafer and methods for manufacturing integrated circuits
Marinissen et al. Solutions to multiple probing challenges for test access to multi-die stacked integrated circuits
US20100155967A1 (en) Integrated circuits on a wafer and method of producing integrated circuits
KR100798724B1 (ko) 웨이퍼 테스트 방법 및 이를 위한 프로브 카드
TWI616658B (zh) 晶片測試方法
KR101561786B1 (ko) 웨이퍼 이미지 정렬 방법 및 웨이퍼 검사 방법
US8143076B2 (en) Manufacture of defect cards for semiconductor dies
JP2009251455A (ja) アライメントマーク及びアライメント方法
KR102336909B1 (ko) 웨이퍼 검사 방법
KR101496059B1 (ko) 다이들의 위치 정보를 획득하는 방법
US20030141605A1 (en) Method of forming identifying mark on semiconductor wafer
KR101157151B1 (ko) 반도체 패키지 공정용 웨이퍼 매핑방법
KR102538843B1 (ko) 반도체 소자 테스트 방법
KR20160139255A (ko) 웨이퍼 검사 방법
KR102221107B1 (ko) 웨이퍼 제조 설비 시스템

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant