TWI616658B

TWI616658B - 晶片測試方法

Info

Publication number: TWI616658B
Application number: TW106111356A
Authority: TW
Inventors: 張富翔; 呂元戎
Original assignee: 力成科技股份有限公司
Priority date: 2017-04-05
Filing date: 2017-04-05
Publication date: 2018-03-01
Also published as: TW201837478A

Abstract

一種晶片測試方法，包括下列步驟。切割晶圓，以形成沿著第一方向與第二方向陣列排列且相互分離的多個晶片。提供一探針卡，其包括多個測試單元。在多個測試單元中，至少一個測試單元在第一方向以及第二方向上不與其餘的測試單元對齊。依據多個測試單元的排列將多個晶片重新排列成測試排列。測試排列包括多個彼此相鄰的排列單元，各個排列單元分別與探針卡的多個測試單元的佈局對應。藉由探針卡的多個測試單元逐一對各個排列單元中的多個晶片進行測試。

Description

晶片測試方法

本發明是有關於一種晶片測試方法，且特別是有關於一種先切割晶圓再測試晶片的方法。

目前半導體元件的測試方法包括以探針卡對晶圓上的多個晶片進行電性測試。接著，再將晶圓切割為多個彼此分離的晶片。具體而言，探針卡包括多個測試單元，且每個測試單元與晶圓上的一個晶片對應。各個測試單元包括多個探針，以在進行電性測試時接觸對應的晶片。

一般而言，探針卡的多個測試單元的佈局固定。以探針卡測試晶圓的外圍部分時，部分的測試單元會有無法接觸到晶片的情形。在此情形下，探針卡會重複地嘗試下針。因此，增加探針卡進行電性測試所需的時間，且降低探針卡的測試效率。

本發明提供一種晶片測試方法，可縮短測試的時間。

本發明的晶片測試方法包括下列步驟。切割晶圓，以形成沿著第一方向與第二方向陣列排列且相互分離的多個晶片。提供一探針卡，其包括多個測試單元。在多個測試單元中，至少一個測試單元在第一方向以及第二方向上不與其餘的測試單元對齊。依據多個測試單元的排列將多個晶片重新排列或將多個晶片中的部分晶片排列成測試排列。測試排列包括多個彼此相鄰的排列單元，各個排列單元分別與探針卡的多個測試單元的佈局對應。藉由探針卡的多個測試單元逐一對各個排列單元中的多個晶片進行測試。

基於上述，本實施例的晶片測試方法依照探針卡的多個測試單元的排列以將多個晶片重新排列或將多個晶片中的部分晶片排列（局部重新排列）成測試排列。測試排列的各個排列單元分別與探針卡的多個測試單元的佈局對應。因此，在進行電性測試時，探針卡的多個測試單元每次可與一個排列單元中的所有晶片接觸。如此一來，可減少探針卡的測試單元因未接觸到晶片而重複地嘗試下針所消耗的時間，亦即可縮短電性測試的時間。此外，藉由依照探針卡的多個測試單元的排列以將多個晶片重新排列，本發明的晶片測試方法可適用於具有各種測試單元佈局的探針卡。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

圖1A至圖1B是依照本發明的一實施例的晶片測試流程的上視示意圖。本實施例的晶片測試方法包括下列步驟。

請參照圖1A，切割晶圓，以形成多個晶片100。在一些實施例中，晶圓可為半導體晶圓。半導體晶圓的材料可包括矽、矽鍺、三五族半導體或其他半導體材料。此外，半導體晶圓亦可為絕緣層上覆矽（silicon on insulator，SOI）晶圓。此外，半導體晶圓還可包括形成於其上/其中的主動元件、被動元件、連線結構、保護層以及導電凸塊等構件。以簡潔起見，圖1A省略繪示上述的構件。在一些實施例中，可以刀具或雷射切割晶圓。此外，可透過黏著層（未繪示）將晶圓附著在載台102上以進行切割。然而，本發明並不以切割晶圓的方法為限。

切割晶圓所形成的多個晶片100沿著第一方向D1與第二方向D2陣列排列，且彼此互相分離。第一方向D1可與第二方向D2交錯。在一些實施例中，第一方向D1可與第二方向D2相互垂直。在第一方向D1上，相鄰的晶片100之間具有第一排列間距（pitch）P1。在第二方向D2上，相鄰的晶片100之間具有第二排列間距P2。第一排列間距P1可與第二排列間距P2相同或相異，本發明並不以此為限。

請參照圖1B，提供探針卡104，以在後續的步驟中對多個晶片100進行電性測試。探針卡104包括多個測試單元。在本實施例中，多個測試單元包括3個測試單元106。在第一方向D1與第二方向D2上，3個測試單元106彼此不對齊。在第一方向D1上，相鄰的測試單元106之間的偏移量F1可與晶片100之間的第一排列間距P1（如圖1A所示）相同。在第二方向D2上，相鄰的測試單元之間的偏移量F2可與晶片100之間的第二排列間距P2（如圖1A所示）相同。在其他實施例中，多個測試單元的數量可多於或少於3個。此外，多個測試單元中的至少一者可在第一方向D1以及第二方向D2上不與其餘的測試單元對齊。

接著，依據探針卡104的多個測試單元106的排列將多個晶片100中的部分晶片排列（局部重新排列）成測試排列A1。在一些實施例中，可將多個晶片100從載台102轉移到載板108上，且局部重新排列多個晶片100以形成測試排列A1。舉例而言，可藉由機械手臂轉移並局部重新排列多個晶片100，且可預先將測試排列A1的圖案輸入至機械手臂的控制器。此外，在將多個晶片100局部重新排列於載板108上之前，可在載板108上形成黏著層（未繪示），以提高多個晶片100與載板108之間的附著力。

測試排列A1包括多個彼此相鄰的排列單元U1。各個排列單元U1分別與探針卡104的多個測試單元106的佈局對應。在本實施例中，各個排列單元U1中晶片100的數量與探針卡104中測試單元106的數量相同。此外，各個排列單元U1中的多個晶片100對應於探針卡104中的多個測試單元106排列。

各個排列單元U1中相鄰的晶片100在第一方向D1上具有第三排列間距P3，且在第二方向D2上具有第四排列間距P4。在本實施例中，探針卡104中相鄰的測試單元106之間的偏移量F1與圖1A所示的第一排列間距P1相同，且偏移量F2與圖1A所示的第二排列間距P2相同。在此情況下，第三排列間距P3及第四排列間距P4分別與第一排列間距P1及第二排列間距P2相同。因此，在本實施例中僅需局部地將切割晶圓所形成的多個晶片100重新排列，即可形成測試排列A1。在其他實施例中，可將所有的晶片100重新排列成所需的測試排列A1，且第三排列間距P3及第四排列間距P4可與第一排列間距P1及第二排列間距P2相同。在另一實施例中，可將所有的晶片100重新排列成所需的測試排列A1，且第三排列間距P3及第四排列間距P4可與第一排列間距P1及第二排列間距P2不同。

接著，以探針卡104逐一對測試排列A1的各個排列單元U1進行電性測試。在進行電性測試的過程中，探針卡104沿著第一方向D1及/或第二方向D2移動以逐一對各個排列單元U1中的多個晶片100進行測試。換言之，探針卡104多次接觸測試排列A1，且每次接觸測試排列A1中的一個排列單元U1。探針卡104可藉由各個測試單元106中的多個探針接觸測試排列A1中的多個晶片100。各個排列單元U1中的多個晶片100的排列間距分別與探針卡104的多個測試單元106的排列間距相同。因此，在進行電性測試的過程中，探針卡104的多個測試單元106每次分別與一個排列單元U1中的所有晶片100接觸。如此一來，可減少探針卡104的測試單元106未接觸到晶片而重複地嘗試下針所需的時間。換言之，可縮短探針卡104進行電性測試的時間。

在一些實施例中，可在切割晶圓之後對多個晶片100進行切割後檢測（post-slicing inspection），以判斷多個晶片100是否具有切割造成的缺陷。接著，可依照上述的方法將判斷為不具有缺陷的晶片100轉移並局部重新排列，之後以探針卡104對此些晶片100進行電性測試。如此一來，可避免對具有切割造成的缺陷的晶片進行電性測試，故可進一步縮短電性測試的時間。此外，更可提高電性測試步驟的良率。

圖2A至圖2B是依照本發明的一實施例的晶片測試流程的上視示意圖。本實施例的晶片測試方法與圖1A至圖1B所示的方法類似，以下僅針對差異處進行說明，而相同或相似處則不再贅述。

請參照圖2A與圖2B，探針卡204包括4個測試單元，亦即測試單元206a、測試單元206b、測試單元206c以及測試單元206d。在第一方向D1上，測試單元206a與測試單元206b之間的偏移量F3可相異於第一排列間距P1。相似地，測試單元206c與測試單元206d之間的偏移量F3亦可相異於第一排列間距P1。在第二方向D2上，測試單元206a與測試單元206b之間的偏移量F4可相異於第二排列間距P2。相似地，測試單元206c與測試單元206d之間的偏移量F4亦可相異於第二排列間距P2。在本實施例中，至少一測試單元在第一方向D1上自其餘的測試單元的偏移量F3可為第一排列間距P1的非正整數倍。相似地，至少一測試單元在第二方向D2上自其餘的測試單元的偏移量F4可為第二排列間距P2的非正整數倍。舉例而言，偏移量F3可為第一排列間距P1的1.5倍。偏移量F4可為第二排列間距的1.5倍。在其他實施例中，至少一測試單元在第一方向D1及/或第二方向D2上自其餘的測試單元的偏移量可分別為第一排列間距P1的正整數倍或第二排列間距P2的正整數倍。

如此一來，在將切割晶圓所形成的多個晶片100重新排列的步驟中，是依照探針卡204的多個測試單元的排列將多個晶片100全面地重新排列成測試排列A2。多個晶片100經重新排列後，可改變在第一方向D1及/或第二方向D2上相鄰的晶片之間的排列間距。測試排列A2包括多個彼此相鄰的排列單元U2。各個排列單元U2中相鄰的晶片100在第一方向D1上具有第五排列間距P5，且在第二方向D2上具有第六排列間距P6。在第一方向D1上，排列單元U2的第五排列間距P5與偏移量F3相同，但可相異於第一排列間距P1。此外，在第二方向D2上，第六排列間距P6可與偏移量F4相同，但可相異於第二排列間距P2。因此，本實施例的晶片測試方法更可適用於具有各種測試單元之間的偏移量的探針卡。

綜上所述，本實施例的晶片測試方法依照探針卡的多個測試單元的排列以將多個晶片重新排列或局部重新排列成測試排列。測試排列的各個排列單元分別與探針卡的多個測試單元的佈局對應。因此，在以探針卡進行電性測試的過程中，探針卡的多個測試單元每次可與一個排列單元中的所有晶片接觸。如此一來，可減少探針卡的測試單元因未接觸到晶片而重複地嘗試下針所需的時間。換言之，可縮短電性測試的時間。此外，藉由依照探針卡的多個測試單元的排列以將多個晶片重新排列或局部重新排列，本發明的晶片測試方法可適用於具有各種測試單元佈局的探針卡。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

100‧‧‧晶片

102‧‧‧載台

104、204‧‧‧探針卡

106、206a～206d‧‧‧測試單元

108‧‧‧載板

A1、A2‧‧‧測試排列

D1‧‧‧第一方向

D2‧‧‧第二方向

F1~F4‧‧‧偏移量

P1‧‧‧第一排列間距

P2‧‧‧第二排列間距

P3‧‧‧第三排列間距

P4‧‧‧第四排列間距

P5‧‧‧第五排列間距

P6‧‧‧第六排列間距

U1、U2‧‧‧排列單元

圖1A至圖1B是依照本發明的一實施例的晶片測試流程的上視示意圖。圖2A至圖2B是依照本發明的一實施例的晶片測試流程的上視示意圖。

Claims

一種晶片測試方法，包括：切割晶圓，以形成沿著第一方向與第二方向陣列排列且相互分離的多個晶片；提供一探針卡，所述探針卡包括多個測試單元，在所述多個測試單元中，至少一個測試單元在所述第一方向以及所述第二方向上不與其餘的測試單元對齊；依據所述多個測試單元的排列將所述多個晶片重新排列成測試排列，所述測試排列包括多個彼此相鄰的排列單元，各個所述排列單元分別與所述探針卡的所述多個測試單元的佈局對應；以及藉由所述探針卡的所述多個測試單元逐一對各個所述排列單元中的所述多個晶片進行測試。
如申請專利範圍第1項所述的晶片測試方法，其中所述探針卡沿著所述第一方向及/或所述第二方向移動以逐一對各個所述排列單元中的所述多個晶片進行測試。
如申請專利範圍第1項所述的晶片測試方法，其中所述第一方向與所述第二方向垂直。
如申請專利範圍第1項所述的晶片測試方法，其中依照所述多個測試單元的排列將所述多個晶片重新排列於載板上，以形成所述測試排列。
如申請專利範圍第4項所述的晶片測試方法，其中在將所述多個晶片重新排列於所述載板上之前，在所述載板上形成黏著層。
如申請專利範圍第1項所述的晶片測試方法，其中所述多個晶片經重新排列後，所述多個晶片在所述第一方向及/或所述第二方向上的排列間距會改變。
一種晶片測試方法，包括：切割晶圓，以形成沿著第一方向與第二方向陣列排列且相互分離的多個晶片；提供一探針卡，所述探針卡包括多個測試單元，在所述多個測試單元中，至少一個測試單元在所述第一方向以及所述第二方向上不與其餘的測試單元對齊；依據所述多個測試單元的排列將所述多個晶片中的部分晶片以排列成測試排列，所述測試排列包括多個彼此相鄰的排列單元，各個所述排列單元分別與所述探針卡的所述多個測試單元的佈局對應；以及藉由所述探針卡的所述多個測試單元逐一對各個所述排列單元中的所述多個晶片進行測試。
如申請專利範圍第7項所述的晶片測試方法，其中所述多個晶片中的所述部分晶片經排列成所述測試排列之後，在所述多個晶片在所述第一方向及所述第二方向上的排列間距維持固定。