CN102157401B - 高密度系统级芯片封装方法 - Google Patents

高密度系统级芯片封装方法 Download PDF

Info

Publication number
CN102157401B
CN102157401B CN2011100326765A CN201110032676A CN102157401B CN 102157401 B CN102157401 B CN 102157401B CN 2011100326765 A CN2011100326765 A CN 2011100326765A CN 201110032676 A CN201110032676 A CN 201110032676A CN 102157401 B CN102157401 B CN 102157401B
Authority
CN
China
Prior art keywords
chip
support plate
encapsulation method
passive device
density systems
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2011100326765A
Other languages
English (en)
Other versions
CN102157401A (zh
Inventor
陶玉娟
石磊
施建根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tongfu Microelectronics Co Ltd
Original Assignee
Nantong Fujitsu Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nantong Fujitsu Microelectronics Co Ltd filed Critical Nantong Fujitsu Microelectronics Co Ltd
Priority to CN2011100326765A priority Critical patent/CN102157401B/zh
Publication of CN102157401A publication Critical patent/CN102157401A/zh
Priority to US13/981,116 priority patent/US9324583B2/en
Priority to PCT/CN2012/070628 priority patent/WO2012100720A1/zh
Application granted granted Critical
Publication of CN102157401B publication Critical patent/CN102157401B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/24195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本发明涉及高密度系统级芯片封装方法，包括步骤：在载板上形成胶合层，所述胶合层的形状和位置与被封装器件的功能面的形状和在载板上的贴合位置相适应；将芯片和无源器件的功能面贴于所述胶合层上；将载板贴有芯片和无源器件的一面形成封料层，进行封装固化；去除所述载板和胶合层。与现有技术相比，本发明请求保护的高密度系统级芯片封装方法，将芯片和无源器件进行整合后再一并封装，可以形成包含整体系统功能而非单一的芯片功能的最终封装产品。另外，在载板上所形成的胶合层的形状和位置与被封装器件的功能面的形状和在载板上的贴合位置相适应，因此既方便贴装芯片时的定位，又可以避免后续工艺中难以剥除或大面积的清洗。

Description

高密度系统级芯片封装方法
技术领域
本发明涉及半导体技术，尤其涉及一种高密度系统级芯片封装方法。
背景技术
晶圆级封装(Wafer Level Packaging，WLP)技术是对整片晶圆进行封装测试后再切割得到单个成品芯片的技术，封装后的芯片尺寸与裸片完全一致。晶圆级芯片尺寸封装技术彻底颠覆了传统封装如陶瓷无引线芯片载具(Ceramic Leadless Chip Carrier)以及有机无引线芯片载具(Organic LeadlessChip Carrier)等模式，顺应了市场对微电子产品日益轻、小、短、薄化和低价化要求。经晶圆级芯片尺寸封装技术封装后的芯片尺寸达到了高度微型化，芯片成本随着芯片尺寸的减小和晶圆尺寸的增大而显著降低。晶圆级芯片尺寸封装技术是可以将IC设计、晶圆制造、封装测试、基板制造整合为一体的技术，是当前封装领域的热点和未来发展的趋势。
扇出晶圆封装是晶圆级封装的一种。例如，中国发明专利申请第200910031885.0号公开一种晶圆级扇出芯片封装方法，包括以下工艺步骤：在载体圆片表面依次覆盖剥离膜和薄膜介质层I，在薄膜介质层I上形成光刻图形开口I；在图形开口I及其表面实现与基板端连接之金属电极和再布线金属走线；在与基板端连接之金属电极表面、再布线金属走线表面以及薄膜介质层I的表面覆盖薄膜介质层II，并在薄膜介质层II上形成光刻图形开口II；在光刻图形开口II实现与芯片端连接之金属电极；将芯片倒装至与芯片端连接之金属电极后进行注塑封料层并固化，形成带有塑封料层的封装体；将载体圆片和剥离膜与带有塑封料层的封装体分离，形成塑封圆片；植球回流，形成焊球凸点；单片切割，形成最终的扇出芯片结构。
按照上述方法所封装制造的最终产品仅具有单一的芯片功能。如需实现完整的系统功能，需要在最终产品之外加上包含有各种电容、电感或电阻等的外围电路。
发明内容
本发明解决的技术问题是：如何实现高密度系统级芯片封装。
为解决上述技术问题，本发明提供高密度系统级芯片封装方法，包括步骤：在载板上形成胶合层，所述胶合层的形状和位置与被封装器件的功能面的形状和在载板上的贴合位置相适应；将芯片和无源器件的功能面贴于所述胶合层上；将载板贴有芯片和无源器件的一面形成封料层，进行封装固化；去除所述载板和胶合层。
可选地，所述封料层还填充于所述芯片与芯片之间、芯片与无源器件之间和/或无源器件和无源器件之间的空间。
可选地，所述无源器件包括电容、电阻和电感。
可选地，所述封料层的材料为环氧树脂。
可选地，所述封料层通过转注、压缩或印刷的方法形成在所述芯片和无源器件上。
可选地，所述胶合层为UV胶。
可选地，所述载板上还设有对准部。
可选地，所述对准部的形状和大小由多个限位部所圈定。
可选地，所述限位部的形状包括十字形、双线十字形、*型、L型、双线L型或点型。
可选地，所述胶合层由多个相互分离的胶合块所组成。
可选地，至少两块所述胶合块的形状不相同。
可选地，所述胶合块的形状包括正方形、长方形或圆形。
可选地，所述胶合块在所述载板上成矩阵排列。
可选地，所述胶合块在所述载板排列的间距相同。
可选地，所述胶合块的间距根据所述被封装器件的布置规划而预留。
可选地，所述去除所述载板和胶合层的步骤具体包括：去除所述胶合层；将载板与芯片和无源器件的功能面进行分离；清洗所述芯片和无源器件的功能面。
可选地，所述芯片包括多个不同的芯片。
可选地，所述载板为玻璃载板。
可选地，还包括步骤：在芯片和无源器件裸露的功能面形成金属再布线层；在金属再布线层上形成保护膜层；在保护膜层上形成暴露金属再布线层的开口；在所述开口内形成与所述金属再布线层连接的球下金属层；在球下金属层上形成金属焊球。
与现有技术相比，本发明请求保护的高密度系统级芯片封装方法，将芯片和无源器件进行整合后再一并封装，可以形成包含整体系统功能而非单一的芯片功能的最终封装产品，相比现有的系统级封装，高集成度的圆片级封装更是降低了系统内电阻、电感等干扰因素，也更能顺应半导体封装轻薄短小的趋势要求。另外，在载板上所形成的胶合层的形状和位置与被封装器件的功能面的形状和在载板上的贴合位置相适应，因此既方便贴装芯片时的定位，又可以避免后续工艺中难以剥除或大面积的清洗。
附图说明
图1为本发明一个实施例中高密度系统级芯片封装方法流程图；
图2为本发明另一个实施例中高密度系统级芯片封装方法流程图；
图3和图9至图15为图2所示流程中封装结构示意图；
图4图1为本本发明一个实施例中载板101的俯视结构示意图；
图5至图8为本发明的实施例中由多个限位部122组成的对准部121的结构示意图。
具体实施方式
在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施的限制。
其次，本发明利用示意图进行详细描述，在详述本发明实施例时，为便于说明，所述示意图只是实例，其在此不应限制本发明保护的范围。
下面结合附图对本发明的具体实施方式做详细的说明。
如图1所示，在本发明的一个实施例中，提供高密度系统级芯片封装方法，包括步骤：
S101，在载板上形成胶合层，所述胶合层的形状和位置与被封装器件的功能面的形状和在载板上的贴合位置相适应；
S102，将芯片和无源器件的功能面贴于胶合层上；
S103，将载板贴有芯片和无源器件的一面形成封料层，进行封装固化；
S104，去除载板和胶合层。
如图2所示，在本发明的另一个实施例中，提供高密度系统级芯片封装方法，包括步骤：
S201，在载板上形成胶合层，所述胶合层的形状和位置与被封装器件的功能面的形状和在载板上的贴合位置相适应；
S202，将芯片和无源器件的功能面贴于胶合层上；
S203，将载板贴有芯片和无源器件的一面形成封料层，进行封装固化；
S204，去除胶合层；
S205，将载板与芯片和无源器件的功能面进行分离；
S206，清洗芯片和无源器件的功能面；
S207，在芯片和无源器件裸露的功能面进行金属再布线；
S208，在金属再布线所在表面形成保护膜，并在保护膜上形成露出金属面的开口；
S209，在保护膜开口内的金属面上形成球下金属层；
S210，在球下金属层表面形成金属焊球。
在本实施例中，首先执行步骤S201，在载板101上形成胶合层102，形成如图3所示的结构。
在这一步骤中，载板101是用来承载后续芯片103和无源器件104的基础。
在本实施例中，载板101采用玻璃材质，可以提供较好的硬度和平整度，降低封装器件的失效比例。另外，由于载板101在后续步骤中会被剥离，且玻璃材质的载板101易剥离、抗腐蚀能力强，不会因为与胶合层102的接触而发生物理和化学性能的改变，因此可以进行重复利用。当然，本领域技术人员了解，载板101采用例如硅化合物也能实现本发明的目的。
在载板101上形成的胶合层102是用于将芯片103和无源器件104固定在载板101上。胶合层102可选用的材质有多种，在本发明一个优选的实施例中，胶合层102采用UV胶。UV胶是一种能对特殊波长的紫外光照射产生反应的胶合材料。UV胶根据紫外光照射后粘性的变化可分为两种，一种是UV固化胶，即材料中的光引发剂或光敏剂在紫外线的照射下吸收紫外光后产生活性自由基或阳离子，引发单体聚合、交联和接支化学反应，使紫外光固化胶在数秒钟内由液态转化为固态，从而将与其接触的物体表面粘合；另一种是UV胶是在未经过紫外线照射时粘性很高，而经过紫外光照射后材料内的交联化学键被打断导致粘性大幅下降或消失。这里的胶合层102所采用的UV胶即是后者。
在载板101上形成胶合层102的方法可以例如是通过旋涂或印刷等方法将胶合层102涂覆在载板101上。这样的方法在半导体制造领域中已为本领域技术人员所熟知，在此不再赘述。
由于在进行晶圆扇出封装时，需要将不同的芯片和无源器件等被封装器件通过胶合层102胶合在载板101上。因此，在没有其他辅助措施的情况下，被封装器件无法在载板101上准确地排列。如果被封装器件不能准确地排布在载板101上，最终所制造出封装产品有可能会出现缺陷甚至失效等后果，从而降低封装良率。
因此，如图4所示，在本发明的具体实施方式中，胶合层102的形状和位置与被封装器件的功能面的形状和在载板上的贴合位置相适应。在晶圆封装的后续胶和被封装器件的过程中，被封装器件可以直接按照胶合层102上的位置进行贴合。也就是说，胶合层102可以为被封装器件提供对准定位。
在本发明的一个优选的实施例中，在一块载板101上的胶合层102也是由多个相互分离的胶合块所组成。相互分离的胶合块可以是由掩膜印刷(maskprinting)、模板印刷(stencil printing)或者直写(pen-writing)的方法形成在载板101上。这些方法的具体步骤已为本领域技术人员所熟知，在此不再赘述。
胶合块的形状可以包括正方形、长方形或圆形等，以适应不同的被封装器件的不同功能面的形状的需要。当然，胶合块也可以是不规则图形，例如是根据需求所设计出来的不规则图案等。
如前所述，由于在进行晶圆扇出封装时，需要将不同的芯片和无源器件等被封装器件通过胶合层102胶合在载板101上。而不同的芯片和不同的无源器件的功能面，其形状和大小是不同的。因此，可以根据需要形成不同形状的胶合块。在一块载板101上所形成的胶合块中，至少两块胶合块的形状是不相同的。这一设计是根据扇出晶圆封装的特性来确定的，但是本发明并不限于此，有可能芯片功能不同，但尺寸一样，因此胶合块的形状也可相同。
胶合块在载板101上可以成矩阵排列。但是，在本发明的一个优选的实施例中，在系统级扇出晶圆封装时，胶合块是根据芯片和无源器件等被封装器件的分布来设置的，芯片和无源器件根据设计配比形成一个系统单元，系统单元间成矩阵排列。在另一个优选的实施例中，这种矩阵排列的间距根据被封装器件的胶合块之间的间距是相同的，用以适应后续的塑封步骤的需要。
另外，本发明在载板101上还设有对准部121。对准部121用于对被封装器件的方向进行定位。使得被封装器件可以按照需要朝向特定的方向而不会发生贴合方向的颠倒等情况。因此在晶圆封装的后续胶合被封装器件的过程中，被封装器件可以直接按照对准部121确定贴合方向。
对准部121的形状可以根据实际需要，按照符合被封装器件功能面的形状来定制，例如可以包括正方形、长方形或圆形。对准部121可以是通过蚀刻或激光刻写的方式在载板101上。蚀刻或激光刻写的具体方法已为本领域技术人员所熟知，在此不再赘述。
在上述实施例中，胶合层102是相互分离的多个胶合块。但是本发明并不限于此，对准部121自身的形状也可以是根据需要所形成并不分离的一个整体，因而其所限定的胶合层102的形状也可以是一个整体形状而非分离的多个胶合块。
对准部121的形状和大小可以由多个限位部122所框定。限位部122可以是十字形，如图5所示，限位部122还可以是双线十字形；如图6所示，限位部122还可以是*形；如图7所示，限位部122还可以是L形；如图8所示，限位部122还可以是双线L形。类似的，在这些实施例中，限位部122仍然可以是通过蚀刻或激光刻写的方式在载板101上。
在载板101上形成胶合层102后，即可执行步骤S202，将芯片103和无源器件104的功能面贴于胶合层102上，形成如图9所示的结构。
在本发明的具体实施方式中，芯片103和无源器件104的功能面，是指芯片103的金属电极和无源器件104的焊盘所在表面。
在本发明的一个优选的实施例中，贴合于胶合层102之上的多个芯片103可以是多个不同的芯片，这些芯片各自成为一个系统级封装产品的一部分，各自完成实现系统级功能中的一个或多个单独的功能。
无源器件104是与芯片103共同实现封装产品的系统级功能的外部电路器件，包括电容、电阻和电感等。将无源器件104与不同功能的芯片103组合在一起封装，可以实现所需的系统级功能。
在本发明的一个优选的实施例中，芯片103与无源器件104的组合是根据系统功能来设计的。因此，在一个芯片103的周围，可能有相同或不同的另外的芯片103，或者相同或不同的电容、电阻或电感等无源器件104；类似的，在一个无源器件104的周围，可能有相同或不同的其他的无源器件104，或者一个或多个相同或不同芯片103。
然后执行步骤S203，将贴有芯片和无源器件的载板面进行塑封料层封装并固化，形成带有封料层105的封装体，即形成如图10所示的结构。在后续工艺过程中，封装体即可保护芯片103和无源器件104的功能面以外的其他表面，又可作为后续工艺的承载体。
在本发明的一个实施例中，形成封料层105的材料是环氧树脂。这种材料的密封性能好，塑型容易，是形成封料层105的较佳材料。形成封料层105的方法可以例如是转注、压缩或印刷的方法。这些方法的具体步骤已为本领域技术人员所熟知，在此不再赘述。
如前所述，在一个芯片103的周围，可能有另外的芯片103，或者无源器件104；在一个无源器件104的周围，也可能有相同或不同的其他的无源器件104，或者一个或多个相同或不同芯片103。因此，在芯片103或者无源器件104的周围会有空隙。为了对芯片103和无源器件104形成更好的保护，封料层105还填充于芯片103与芯片103之间、芯片103与无源器件104之间和/或无源器件104和无源器件104之间的空间。
由于芯片103与无源器件104的厚度并不尽相同，有可能芯片103更厚，也有可能无源器件104更厚。因此，封料层105的厚度应该大于各个芯片103与无源器件104中最厚的一个的厚度，用以对芯片103和无源器件104提供最佳的保护。
S204，去除胶合层102。由于胶合层102是有机材料，可以溶解于特定的有机溶剂。因此，可以采用有机溶剂清洗的方法，使得胶合层102溶解于有机溶剂中。
然后执行步骤S205，将载板101与芯片103和无源器件104的功能面进行分离。也就是说，在执行步骤S204之后，胶合层102已经溶剂掉了，或者处于可剥离的熔融状态下，可以轻松将载板101从芯片103和无源器件104的功能面上剥离下来，从而裸露出芯片103和无源器件104的功能面。
再执行步骤S206，清洗芯片103和无源器件104的功能面，将功能面上残留的胶合层102，再打磨之后形成如图11所示的结构，此时芯片103和无源器件104不再透过载板固定在一起而是通过封装体固定在一起了，同时芯片的金属电极和无源器件的焊盘也裸露出来。
如图12至图15所示，接着再执行步骤S207至步骤S210，包括：在芯片和无源器件裸露的功能面进行金属再布线106，使芯片的金属电极和无源器件的焊盘透过再布的金属线实现功能性系统互联和走线；在金属再布线所在表面形成保护膜107，并在保护膜上形成设计所需的开口以露出金属再布线106；在保护膜开口内的金属再布线106上形成球下金属层108；在球下金属层108表面形成金属焊球109。步骤S207至步骤S210与现有扇出晶圆封装的方法相同，在此不再赘述。
经过上述步骤，已基本完成系统级封装。
虽然本发明已以较佳实施例披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (19)

1.高密度系统级芯片封装方法，其特征在于，包括步骤：
在载板上形成胶合层，所述胶合层的形状和位置与被封装器件的功能面的形状和在载板上的贴合位置相适应，使后续过程中所述被封器件直接按照胶合层的位置进行贴合；
将芯片和无源器件的功能面贴于所述胶合层上；
将载板贴有芯片和无源器件的一面形成封料层，进行封装固化；
去除所述载板和胶合层。
2.如权利要求1所述的高密度系统级芯片封装方法，其特征在于：当多个芯片的功能面贴于胶合层上时，所述封料层还填充于所述芯片与芯片之间的空间；当芯片与无源器件的功能面贴合于胶合层上时，所述封料层还填充于芯片与无源器件之间的空间；当多个无源器件的功能面贴于胶合层上时，所述封料层还填充于无源器件和无源器件之间的空间。
3.如权利要求1所述的高密度系统级芯片封装方法，其特征在于：所述无源器件包括电容、电阻和电感。
4.如权利要求1所述的高密度系统级芯片封装方法，其特征在于：所述封料层的材料为环氧树脂。
5.如权利要求1所述的高密度系统级芯片封装方法，其特征在于：所述封料层通过转注、压缩或印刷的方法形成在所述芯片和无源器件上。
6.如权利要求1所述的高密度系统级芯片封装方法，其特征在于：所述胶合层为UV胶。
7.如权利要求1所述的高密度系统级芯片封装方法，其特征在于：所述载板上还设有对准部。
8.如权利要求7所述的高密度系统级芯片封装方法，其特征在于：所述对准部的形状和大小由多个限位部所圈定。
9.如权利要求8所述的高密度系统级芯片封装方法，其特征在于：所述限位部的形状为十字形、双线十字形、*型、L型、双线L型或点型。
10.如权利要求1所述的高密度系统级芯片封装方法，其特征在于：所述胶合层由多个相互分离的胶合块所组成。
11.如权利要求10所述的高密度系统级芯片封装方法，其特征在于：至少两块所述胶合块的形状不相同。
12.如权利要求10所述的高密度系统级芯片封装方法，其特征在于：所述胶合块的形状为正方形、长方形或圆形。
13.如权利要求10所述的高密度系统级芯片封装方法，其特征在于：所述胶合块在所述载板上成矩阵排列。
14.如权利要求13所述的高密度系统级芯片封装方法，其特征在于：所述胶合块在所述载板排列的间距相同。
15.如权利要求10所述的高密度系统级芯片封装方法，其特征在于：所述胶合块的间距根据所述被封装器件的布置规划而预留。
16.如权利要求1所述的高密度系统级芯片封装方法，其特征在于，所述去除所述载板和胶合层的步骤具体包括：
去除所述胶合层；
将载板与芯片和无源器件的功能面进行分离；
清洗所述芯片和无源器件的功能面。
17.如权利要求1所述的高密度系统级芯片封装方法，其特征在于：所述芯片包括多个不同的芯片。
18.如权利要求1所述的高密度系统级芯片封装方法，其特征在于：所述载板为玻璃载板。
19.如权利要求1所述的高密度系统级芯片封装方法，其特征在于，还包括步骤：
在芯片和无源器件裸露的功能面形成金属再布线层；
在金属再布线层上形成保护膜层；
在保护膜层上形成暴露金属再布线层的开口；
在所述开口内形成与所述金属再布线层连接的球下金属层；
在球下金属层上形成金属焊球。
CN2011100326765A 2011-01-30 2011-01-30 高密度系统级芯片封装方法 Active CN102157401B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN2011100326765A CN102157401B (zh) 2011-01-30 2011-01-30 高密度系统级芯片封装方法
US13/981,116 US9324583B2 (en) 2011-01-30 2012-01-20 Packaging method
PCT/CN2012/070628 WO2012100720A1 (zh) 2011-01-30 2012-01-20 封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2011100326765A CN102157401B (zh) 2011-01-30 2011-01-30 高密度系统级芯片封装方法

Publications (2)

Publication Number Publication Date
CN102157401A CN102157401A (zh) 2011-08-17
CN102157401B true CN102157401B (zh) 2013-05-15

Family

ID=44438801

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011100326765A Active CN102157401B (zh) 2011-01-30 2011-01-30 高密度系统级芯片封装方法

Country Status (1)

Country Link
CN (1) CN102157401B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI616658B (zh) * 2017-04-05 2018-03-01 力成科技股份有限公司 晶片測試方法
CN109686671A (zh) * 2018-12-21 2019-04-26 中芯集成电路（宁波）有限公司 半导体器件制作方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012100720A1 (zh) * 2011-01-30 2012-08-02 南通富士通微电子股份有限公司 封装方法
WO2012100721A1 (zh) 2011-01-30 2012-08-02 南通富士通微电子股份有限公司 封装结构
TWI496191B (zh) * 2013-01-03 2015-08-11 矽品精密工業股份有限公司 半導體封裝件之製法
US11081371B2 (en) 2016-08-29 2021-08-03 Via Alliance Semiconductor Co., Ltd. Chip package process
CN107481941B (zh) * 2017-07-28 2019-12-24 华进半导体封装先导技术研发中心有限公司 一种控制扇出式系统级封装翘曲的方法
CN107481977B (zh) * 2017-08-21 2020-02-07 华进半导体封装先导技术研发中心有限公司 一种晶圆级扇出型封装结构及封装方法
CN109461666B (zh) * 2018-11-05 2020-11-13 中芯集成电路（宁波）有限公司 一种芯片封装方法
CN112397400B (zh) * 2019-08-16 2022-07-01 矽磐微电子(重庆)有限公司 半导体封装方法
CN113078071A (zh) * 2021-04-08 2021-07-06 广东工业大学 一种降低芯片位置偏移的板级封装方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1949468A (zh) * 2006-09-01 2007-04-18 中国航天时代电子公司第七七一研究所 一种三维多芯片模块互连及封装方法
US7230334B2 (en) * 2004-11-12 2007-06-12 International Business Machines Corporation Semiconductor integrated circuit chip packages having integrated microchannel cooling modules

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6914324B2 (en) * 2001-10-26 2005-07-05 Staktek Group L.P. Memory expansion and chip scale stacking system and method

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7230334B2 (en) * 2004-11-12 2007-06-12 International Business Machines Corporation Semiconductor integrated circuit chip packages having integrated microchannel cooling modules
CN1949468A (zh) * 2006-09-01 2007-04-18 中国航天时代电子公司第七七一研究所 一种三维多芯片模块互连及封装方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI616658B (zh) * 2017-04-05 2018-03-01 力成科技股份有限公司 晶片測試方法
CN109686671A (zh) * 2018-12-21 2019-04-26 中芯集成电路（宁波）有限公司 半导体器件制作方法

Also Published As

Publication number Publication date
CN102157401A (zh) 2011-08-17

Similar Documents

Publication Publication Date Title
CN102157401B (zh) 高密度系统级芯片封装方法
CN102157400B (zh) 高集成度晶圆扇出封装方法
CN102163603B (zh) 系统级扇出晶圆封装结构
CN102169879B (zh) 高集成度晶圆扇出封装结构
CN105304509B (zh) 半导体封装和封装半导体装置的方法
US9716080B1 (en) Thin fan-out multi-chip stacked package structure and manufacturing method thereof
TWI587472B (zh) 覆晶晶圓級封裝及其方法
CN104716103B (zh) 具有间隙的底部填充图案
CN107818974A (zh) 具有伪连接件的半导体封装件及其形成方法
CN105070671B (zh) 一种芯片封装方法
TWI414027B (zh) 晶片尺寸封裝件及其製法
CN102176418B (zh) 扇出系统级封装方法
CN106169452A (zh) 半导体封装组件及其制造方法
CN105355569A (zh) 封装方法
JP2004095836A (ja) 半導体装置およびその製造方法
CN105374731A (zh) 封装方法
CN102157456B (zh) 三维系统级封装方法
CN105225974A (zh) 封装方法
TWI421956B (zh) 晶片尺寸封裝件及其製法
CN102176452B (zh) 高密度系统级芯片封装结构
CN102122646B (zh) 晶圆封装装置的形成方法
CN102169840A (zh) 系统级扇出晶圆封装方法
CN204497228U (zh) 芯片封装结构
CN102122624B (zh) 晶圆封装方法
WO2012100720A1 (zh) 封装方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee
CP03 Change of name, title or address

Address after: Jiangsu province Nantong City Chongchuan road 226006 No. 288

Patentee after: Tongfu Microelectronics Co., Ltd.

Address before: 226006 Jiangsu Province, Nantong City Chongchuan District Chongchuan Road No. 288

Patentee before: Fujitsu Microelectronics Co., Ltd., Nantong