CN102163603B - 系统级扇出晶圆封装结构 - Google Patents

系统级扇出晶圆封装结构 Download PDF

Info

Publication number
CN102163603B
CN102163603B CN2011100324026A CN201110032402A CN102163603B CN 102163603 B CN102163603 B CN 102163603B CN 2011100324026 A CN2011100324026 A CN 2011100324026A CN 201110032402 A CN201110032402 A CN 201110032402A CN 102163603 B CN102163603 B CN 102163603B
Authority
CN
China
Prior art keywords
chip
passive device
layer
metal
out wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2011100324026A
Other languages
English (en)
Other versions
CN102163603A (zh
Inventor
陶玉娟
石磊
高国华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tongfu Microelectronics Co Ltd
Original Assignee
Nantong Fujitsu Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nantong Fujitsu Microelectronics Co Ltd filed Critical Nantong Fujitsu Microelectronics Co Ltd
Priority to CN2011100324026A priority Critical patent/CN102163603B/zh
Publication of CN102163603A publication Critical patent/CN102163603A/zh
Priority to PCT/CN2012/070629 priority patent/WO2012100721A1/zh
Priority to US13/981,123 priority patent/US9497862B2/en
Application granted granted Critical
Publication of CN102163603B publication Critical patent/CN102163603B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/24195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component

Abstract

本发明涉及一种系统级扇出晶圆封装结构，包括：封料层，以及封装固化于所述封料层中的芯片、无源器件；所述封料层表面露出芯片以及无源器件的功能面；形成于封料层表面与所述芯片以及无源器件功能面电连接的金属再布线层；形成于所述封料层表面的保护膜层，所述保护膜层具有露出所述金属再布线层的开口；形成于所述开口内与所述金属再布线层连接的球下金属层；形成于所述球下金属层上的金属锡球。本发明中芯片和无源器件是集成整合后再一并封装的，因此是包含整体系统功能而非单一的芯片功能的封装产品，具有高集成度，更是降低了系统内电阻、电感等干扰因素，也更能顺应半导体封装轻薄短小的趋势要求。

Description

系统级扇出晶圆封装结构
技术领域
本发明涉及半导体技术，尤其涉及一种系统级扇出晶圆的封装结构。
背景技术
晶圆级封装(Wafer Level Packaging，WLP)技术是对整片晶圆进行封装测试后再切割得到单个成品芯片的技术，封装后的芯片尺寸与裸片完全一致。晶圆级芯片尺寸封装技术彻底颠覆了传统封装如陶瓷无引线芯片载具(Ceramic Leadless Chip Carrier)以及有机无引线芯片载具(Organic LeadlessChip Carrier)等模式，顺应了市场对微电子产品日益轻、小、短、薄化和低价化要求。经晶圆级芯片尺寸封装技术封装后的芯片尺寸达到了高度微型化，芯片成本随着芯片尺寸的减小和晶圆尺寸的增大而显著降低。晶圆级芯片尺寸封装技术是可以将IC设计、晶圆制造、封装测试、基板制造整合为一体的技术，是当前封装领域的热点和未来发展的趋势。
扇出晶圆封装是晶圆级封装的一种。例如，中国发明专利申请第200910031885.0号公开一种晶圆级扇出芯片封装方法，包括以下工艺步骤：在载体圆片表面依次覆盖剥离膜和薄膜介质层I，在薄膜介质层I上形成光刻图形开口I；在图形开口I及其表面实现与基板端连接之金属电极和再布线金属走线；在与基板端连接之金属电极表面、再布线金属走线表面以及薄膜介质层I的表面覆盖薄膜介质层II，并在薄膜介质层II上形成光刻图形开口II；在光刻图形开口II实现与芯片端连接之金属电极；将芯片倒装至与芯片端连接之金属电极后进行注塑封料层并固化，形成带有塑封料层的封装体；将载体圆片和剥离膜与带有塑封料层的封装体分离，形成塑封圆片；植球回流，形成焊球凸点；单片切割，形成最终的扇出芯片结构。
按照上述方法所封装制造的最终产品仅具有单一的芯片功能。如需实现完整的系统功能，需要在最终产品之外加上包含有各种电容、电感或电阻等的外围电路。
发明内容
本发明解决的技术问题是：提供一种系统级的扇出晶圆封装结构。
一种系统级扇出晶圆封装结构，其特征在于，包括：载板及其表面的胶合层；功能面贴于所述胶合层上的芯片和无源器件；还包括形成于载板贴有芯片和无源器件的一面用于封装固化的封料层。
可选的，所述封料层还填充于所述芯片与芯片之间、芯片与无源器件之间和/或无源器件和无源器件之间的空间。
可选的，封料层105的厚度应该大于各个芯片103与无源器件104中最厚的一个的厚度。
可选的，所述无源器件包括电容、电阻和电感。
可选的，所述封料层的材料为环氧树脂。
可选的，所述胶合层为UV胶。
可选的，所述芯片包括多个不同的芯片。
可选的，所述载板为玻璃载板。
本发明还提供了一种系统级扇出晶圆封装结构，包括：封料层，以及封装固化于所述封料层中的芯片、无源器件；所述封料层表面露出芯片以及无源器件的功能面；形成于封料层表面与所述芯片以及无源器件功能面电连接的金属再布线层；形成于所述封料层表面的保护膜层，所述保护膜层具有露出所述金属再布线层的开口；形成于所述开口内与所述金属再布线层连接的球下金属层；形成于所述球下金属层上的金属锡球。
与现有技术相比，本发明请求保护的系统级扇出晶圆封装结构中，芯片和无源器件是集成整合后再一并封装的，因此是包含整体系统功能而非单一的芯片功能的封装产品，相比现有的系统级封装结构，由于具有高集成度，更是降低了系统内电阻、电感等干扰因素，也更能顺应半导体封装轻薄短小的趋势要求。
附图说明
图1为本发明所述系统级扇出晶圆封装结构的剖面示意图；
图2为本发明实施例的系统级扇出晶圆封装结构的封装方法流程图；
图3至图10为图2所示流程中封装结构示意图。
具体实施方式
在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施的限制。
其次，本发明利用示意图进行详细描述，在详述本发明实施例时，为便于说明，所述示意图只是实例，其在此不应限制本发明保护的范围。
图1为本发明所述系统级扇出晶圆封装结构的剖面示意图；所述封装结构包括：封料层105、封装固化于所述封料层105中的芯片103、无源器件104；所述封料层105的表面露出芯片103以及无源器件104的功能面；形成于封料层105表面与所述芯片103以及无源器件104功能面电连接的金属再布线层106；形成于所述封料层105表面的保护膜层107，所述保护膜层107具有露出所述金属再布线层106的开口；形成于所述开口内与所述金属再布线层106连接的球下金属层108；形成于所述球下金属层108上的金属锡球109。
上述封装结构中，芯片103和无源器件104是集成整合后再一并封装的，因此是包含整体系统功能而非单一的芯片功能的封装产品。为进一步说明本发明封装结构之优点，以下结合一个具体的封装方法实施例对本发明封装结构作进一步介绍。
下面结合附图对本发明的具体实施方式做详细的说明。
如图2所示，在本发明的一个实施例中，提供系统级扇出晶圆封装方法，包括步骤：
S201，在载板上形成胶合层；
S202，将芯片和无源器件的功能面贴于胶合层上；
S203，将载板贴有芯片和无源器件的一面形成封料层，进行封装固化；
S204，去除胶合层；
S205，将载板与芯片和无源器件的功能面进行分离；
S206，清洗芯片和无源器件的功能面；
S207，在芯片和无源器件裸露的功能面进行金属再布线；
S208，在金属再布线所在表面形成保护膜，并在保护膜上形成露出金属面的开口；
S209，在保护膜开口内的金属面上形成球下金属层；
S210，在球下金属层表面形成金属锡球。
在本实施例中，首先执行步骤S201，在载板101上形成胶合层102，形成如图3所示的结构。
在这一步骤中，载板101是用来承载后续芯片103和无源器件104的基础。
在本实施例中，载板101采用玻璃材质，可以提供较好的硬度和平整度，降低封装器件的失效比例。另外，由于载板101在后续步骤中会被剥离，且玻璃材质的载板101易剥离、抗腐蚀能力强，不会因为与胶合层102的接触而发生物理和化学性能的改变，因此可以进行重复利用。当然，本领域技术人员了解，载板101采用例如硅化合物也能实现本发明的目的。
在载板101上形成的胶合层102是用于将芯片103和无源器件104固定在载板101上。胶合层102可选用的材质有多种，在本发明一个优选的实施例中，胶合层102采用UV胶。UV胶是一种能对特殊波长的紫外光照射产生反应的胶合材料。UV胶根据紫外光照射后粘性的变化可分为两种，一种是UV固化胶，即材料中的光引发剂或光敏剂在紫外线的照射下吸收紫外光后产生活性自由基或阳离子，引发单体聚合、交联和接支化学反应，使紫外光固化胶在数秒钟内由液态转化为固态，从而将与其接触的物体表面粘合；另一种是UV胶是在未经过紫外线照射时粘性很高，而经过紫外光照射后材料内的交联化学键被打断导致粘性大幅下降或消失。这里的胶合层102所采用的UV胶即是后者。
在载板101上形成胶合层102的方法可以例如是通过旋涂或印刷等方法将胶合层102涂覆在载板101上。这样的方法在半导体制造领域中已为本领域技术人员所熟知，在此不再赘述。
在载板101上形成胶合层102后，即可执行步骤S202，将芯片103和无源器件104的功能面贴于胶合层102上，形成如图4所示的结构。
在本发明的具体实施方式中，芯片103和无源器件104的功能面，是指芯片103的金属电极和无源器件104的焊盘所在表面。
在本发明的一个优选的实施例中，贴合于胶合层102之上的多个芯片103可以是多个不同的芯片，这些芯片各自成为一个系统级封装产品的一部分，各自完成实现系统级功能中的一个或多个单独的功能。
无源器件104是与芯片103共同实现封装产品的系统级功能的外部电路器件，包括电容、电阻和电感等。将无源器件104与不同功能的芯片103组合在一起封装，可以实现所需的系统级功能。
在本发明的一个优选的实施例中，芯片103与无源器件104的组合是根据系统功能来设计的。因此，在一个芯片103的周围，可能有相同或不同的另外的芯片103，或者相同或不同的电容、电阻或电感等无源器件104；类似的，在一个无源器件104的周围，可能有相同或不同的其他的无源器件104，或者一个或多个相同或不同芯片103。
然后执行步骤S203，将贴有芯片和无源器件的载板面进行塑封料层封装并固化，形成带有封料层105的封装体，即形成如图5所示的结构。在后续工艺过程中，封装体即可保护芯片103和无源器件104的功能面以外的其他表面，又可作为后续工艺的承载体。
在本发明的一个实施例中，形成封料层105的材料是环氧树脂。这种材料的密封性能好，塑型容易，是形成封料层105的较佳材料。形成封料层105的方法可以例如是灌注或印刷的方法。这些方法的具体步骤已为本领域技术人员所熟知，在此不再赘述。
如前所述，在一个芯片103的周围，可能有另外的芯片103，或者无源器件104；在一个无源器件104的周围，也可能有相同或不同的其他的无源器件104，或者一个或多个相同或不同芯片103。因此，在芯片103或者无源器件104的周围会有空隙。为了对芯片103和无源器件104形成更好的保护，封料层105还填充于芯片103与芯片103之间、芯片103与无源器件104之间和/或无源器件104和无源器件104之间的空间。
由于芯片103与无源器件104的厚度并不尽相同，有可能芯片103更厚，也有可能无源器件104更厚。因此，封料层105的厚度应该大于各个芯片103与无源器件104中最厚的一个的厚度，用以对芯片103和无源器件104提供最佳的保护。
去除胶合层102。由于胶合层102是有机材料，可以溶解于特定的有机溶剂。因此，可以采用有机溶剂清洗的方法，使得胶合层102溶解于有机溶剂中。
然后执行步骤S205，将载板101与芯片103和无源器件104的功能面进行分离。也就是说，在执行步骤S204之后，胶合层102已经溶解掉了，或者处于可剥离的熔融状态下，可以轻松将载板101从芯片103和无源器件104的功能面上剥离下来，从而裸露出芯片103和无源器件104的功能面。
再执行步骤S206，清洗芯片103和无源器件104的功能面，将功能面上残留的胶合层102，形成如图6所示的结构，此时芯片103和无源器件104不再透过载板固定在一起而是通过封装体固定在一起了，同时芯片的金属电极和无源器件的焊盘也裸露出来。
如图7至图10所示，接着再执行步骤S207至步骤S210，包括：在芯片103和无源器件104裸露的功能面进行金属再布线106，使芯片103的金属电极和无源器件104的焊盘透过再布的金属线实现功能性系统互联和走线；在金属再布线106所在表面形成保护膜107，并在保护膜107上形成设计所需的开口以露出金属再布线106；在保护膜开口内的金属再布线106上形成球下金属层108；在球下金属层108表面形成金属锡球109。步骤S207至步骤S210与现有扇出晶圆封装的方法相同，在此不再赘述。
经过上述步骤，已基本完成系统级封装。由上述封装方法可知，本发明通过将芯片与无源器件的功能面一并贴于中间介质载板，再使用封料层进行封装固化，从而实现了将芯片与无源器件的集成整合封装。
虽然本发明已以较佳实施例披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (8)

1.一种系统级扇出晶圆封装结构，其特征在于，包括：载板及其表面的胶合层；功能面贴于所述胶合层上的芯片和无源器件；还包括形成于载板贴有芯片和无源器件的一面用于封装固化的封料层，所述芯片的功能面和所述无源器件的功能面位于同一表面，所述封料层的厚度大于各个芯片与无源器件中最厚的一个的厚度。
2.如权利要求1所述的系统级扇出晶圆封装结构，其特征在于：所述封料层还填充于所述芯片与芯片之间、芯片与无源器件之间和/或无源器件和无源器件之间的空间。
3.如权利要求1所述的系统级扇出晶圆封装结构，其特征在于：所述无源器件包括电容、电阻和电感。
4.如权利要求1所述的系统级扇出晶圆封装结构，其特征在于：所述封料层的材料为环氧树脂。
5.如权利要求1所述的系统级扇出晶圆封装结构，其特征在于：所述胶合层为UV胶。
6.如权利要求1所述的系统级扇出晶圆封装结构，其特征在于：所述芯片包括多个不同的芯片。
7.如权利要求1所述的系统级扇出晶圆封装结构，其特征在于：所述载板为玻璃载板。
8.一种系统级扇出晶圆封装结构，其特征在于，包括：封料层以及封装固化于所述封料层中的芯片、无源器件；所述封料层表面露出芯片以及无源器件的功能面，所述芯片的功能面和所述无源器件的功能面位于同一表面，所述封料层的厚度大于各个芯片与无源器件中最厚的一个的厚度；形成于封料层表面与所述芯片以及无源器件功能面电连接的金属再布线层；形成于所述封料层表面的保护膜层，所述保护膜层具有露出所述金属再布线层的开口；形成于所述开口内与所述金属再布线层连接的球下金属层；形成于所述球下金属层上的金属锡球。
CN2011100324026A 2011-01-30 2011-01-30 系统级扇出晶圆封装结构 Active CN102163603B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN2011100324026A CN102163603B (zh) 2011-01-30 2011-01-30 系统级扇出晶圆封装结构
PCT/CN2012/070629 WO2012100721A1 (zh) 2011-01-30 2012-01-20 封装结构
US13/981,123 US9497862B2 (en) 2011-01-30 2012-01-20 Packaging structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2011100324026A CN102163603B (zh) 2011-01-30 2011-01-30 系统级扇出晶圆封装结构

Publications (2)

Publication Number Publication Date
CN102163603A CN102163603A (zh) 2011-08-24
CN102163603B true CN102163603B (zh) 2013-11-06

Family

ID=44464735

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011100324026A Active CN102163603B (zh) 2011-01-30 2011-01-30 系统级扇出晶圆封装结构

Country Status (1)

Country Link
CN (1) CN102163603B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9497862B2 (en) 2011-01-30 2016-11-15 Nantong Fujitsu Microelectronics Co., Ltd. Packaging structure
TWI496191B (zh) * 2013-01-03 2015-08-11 矽品精密工業股份有限公司 半導體封裝件之製法
CN103915355B (zh) 2013-12-05 2017-01-25 通富微电子股份有限公司 封装结构的形成方法
CN103972217B (zh) * 2014-04-26 2016-08-24 华进半导体封装先导技术研发中心有限公司 集成无源电容扇出型晶圆级封装结构及制作方法
CN104009014B (zh) * 2014-04-26 2017-04-12 华进半导体封装先导技术研发中心有限公司 集成无源器件晶圆级封装三维堆叠结构及制作方法
CN103972218B (zh) * 2014-04-26 2016-08-24 华进半导体封装先导技术研发中心有限公司 集成无源器件扇出型晶圆级封装结构及制作方法
CN104465623B (zh) * 2014-12-17 2017-07-25 颀中科技（苏州）有限公司 覆晶封装结构
CN105161433A (zh) * 2015-09-28 2015-12-16 中芯长电半导体（江阴）有限公司 扇出型晶圆级封装方法
JP6406235B2 (ja) * 2015-12-16 2018-10-17 オムロン株式会社 電子装置及びその製造方法
CN110534483B (zh) * 2019-07-25 2022-04-12 南通通富微电子有限公司 封装结构
CN113990830B (zh) * 2021-12-29 2022-04-12 深圳市思坦科技有限公司 封装结构及用于制造封装结构的方法
CN117690803A (zh) * 2022-08-23 2024-03-12 矽磐微电子(重庆)有限公司 内嵌无源器件的板级芯片封装方法及封装结构

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1707792A (zh) * 2004-06-08 2005-12-14 三洋电机株式会社 加工精度良好的半导体模块及其制造方法和半导体装置
CN101174601A (zh) * 2006-11-03 2008-05-07 台湾积体电路制造股份有限公司 半导体装置及其制造方法
CN101425469A (zh) * 2007-10-30 2009-05-06 育霈科技股份有限公司 使用大尺寸面板的半导体构装方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001257291A (ja) * 2000-03-13 2001-09-21 Sanyo Electric Co Ltd 回路装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1707792A (zh) * 2004-06-08 2005-12-14 三洋电机株式会社 加工精度良好的半导体模块及其制造方法和半导体装置
CN101174601A (zh) * 2006-11-03 2008-05-07 台湾积体电路制造股份有限公司 半导体装置及其制造方法
CN101425469A (zh) * 2007-10-30 2009-05-06 育霈科技股份有限公司 使用大尺寸面板的半导体构装方法

Also Published As

Publication number Publication date
CN102163603A (zh) 2011-08-24

Similar Documents

Publication Publication Date Title
CN102157400B (zh) 高集成度晶圆扇出封装方法
CN102163603B (zh) 系统级扇出晶圆封装结构
CN102157401B (zh) 高密度系统级芯片封装方法
CN102169879B (zh) 高集成度晶圆扇出封装结构
US10163853B2 (en) Formation method of chip package
US9716080B1 (en) Thin fan-out multi-chip stacked package structure and manufacturing method thereof
TWI602262B (zh) 形成穿過互連結構和ｗｌｃｓｐ的封膠的導電通孔之半導體裝置及方法
CN104716103B (zh) 具有间隙的底部填充图案
US8729714B1 (en) Flip-chip wafer level package and methods thereof
CN102176418B (zh) 扇出系统级封装方法
CN107818974A (zh) 具有伪连接件的半导体封装件及其形成方法
TWI414027B (zh) 晶片尺寸封裝件及其製法
CN106997855A (zh) 集成电路封装件及其形成方法
TW201523806A (zh) 封裝結構及其形成方法
CN102157456B (zh) 三维系统级封装方法
CN102157393A (zh) 扇出高密度封装方法
TW202008531A (zh) 封裝結構
CN103035578B (zh) 形成具有较大载体的重构晶片的半导体器件和方法
CN102176452B (zh) 高密度系统级芯片封装结构
CN102122646B (zh) 晶圆封装装置的形成方法
CN102169840A (zh) 系统级扇出晶圆封装方法
CN102122624B (zh) 晶圆封装方法
WO2012100720A1 (zh) 封装方法
WO2012100721A1 (zh) 封装结构
CN210467768U (zh) 晶圆级芯片封装结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee
CP01 Change in the name or title of a patent holder

Address after: Jiangsu province Nantong City Chongchuan road 226006 No. 288

Patentee after: Tongfu Microelectronics Co., Ltd.

Address before: Jiangsu province Nantong City Chongchuan road 226006 No. 288

Patentee before: Fujitsu Microelectronics Co., Ltd., Nantong