CN102176452B - 高密度系统级芯片封装结构 - Google Patents

高密度系统级芯片封装结构 Download PDF

Info

Publication number
CN102176452B
CN102176452B CN2011100323907A CN201110032390A CN102176452B CN 102176452 B CN102176452 B CN 102176452B CN 2011100323907 A CN2011100323907 A CN 2011100323907A CN 201110032390 A CN201110032390 A CN 201110032390A CN 102176452 B CN102176452 B CN 102176452B
Authority
CN
China
Prior art keywords
chip
passive device
package structure
metal
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2011100323907A
Other languages
English (en)
Other versions
CN102176452A (zh
Inventor
陶玉娟
石磊
李红雷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tongfu Microelectronics Co Ltd
Original Assignee
Nantong Fujitsu Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nantong Fujitsu Microelectronics Co Ltd filed Critical Nantong Fujitsu Microelectronics Co Ltd
Priority to CN2011100323907A priority Critical patent/CN102176452B/zh
Publication of CN102176452A publication Critical patent/CN102176452A/zh
Priority to PCT/CN2012/070629 priority patent/WO2012100721A1/zh
Priority to US13/981,123 priority patent/US9497862B2/en
Application granted granted Critical
Publication of CN102176452B publication Critical patent/CN102176452B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/24195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Abstract

本发明提供一种高密度系统级芯片封装结构，包括：芯片和无源器件，所述芯片和无源器件具有功能面；固化的封料层，位于所述芯片和无源器件的远离所述功能面的一侧，所述固化的封料层将所述芯片和无源器件进行封装。本发明提高了封装的集成度，降低了系统内电阻、电感等干扰因素，也更能顺应半导体封装轻薄短小的趋势要求。

Description

高密度系统级芯片封装结构
技术领域
本发明涉及半导体技术，尤其涉及一种高密度系统级芯片封装结构。
背景技术
晶圆级封装(Wafer Level Packaging，WLP)技术是对整片晶圆进行封装测试后再切割得到单个成品芯片的技术，封装后的芯片尺寸与裸片完全一致。晶圆级芯片尺寸封装技术彻底颠覆了传统封装如陶瓷无引线芯片载具(Ceramic Leadless Chip Carrier)以及有机无引线芯片载具(Organic LeadlessChip Carrier)等模式，顺应了市场对微电子产品日益轻、小、短、薄化和低价化要求。经晶圆级芯片尺寸封装技术封装后的芯片尺寸达到了高度微型化，芯片成本随着芯片尺寸的减小和晶圆尺寸的增大而显著降低。晶圆级芯片尺寸封装技术是可以将IC设计、晶圆制造、封装测试、基板制造整合为一体的技术，是当前封装领域的热点和未来发展的趋势。
扇出晶圆封装是晶圆级封装的一种。例如，中国发明专利申请第200910031885.0号公开一种晶圆级扇出芯片封装方法，包括以下工艺步骤：在载体圆片表面依次覆盖剥离膜和薄膜介质层I，在薄膜介质层I上形成光刻图形开口I；在图形开口I及其表面实现与基板端连接之金属电极和再布线金属走线；在与基板端连接之金属电极表面、再布线金属走线表面以及薄膜介质层I的表面覆盖薄膜介质层II，并在薄膜介质层II上形成光刻图形开口II；在光刻图形开口II实现与芯片端连接之金属电极；将芯片倒装至与芯片端连接之金属电极后进行注塑封料层并固化，形成带有塑封料层的封装体；将载体圆片和剥离膜与带有塑封料层的封装体分离，形成塑封圆片；植球回流，形成焊球凸点；单片切割，形成最终的扇出芯片结构。
按照上述方法所封装制造的最终产品仅具有单一的芯片功能。如需实现完整的系统功能，需要在最终产品之外加上包含有各种电容、电感或电阻等的外围电路。
发明内容
本发明解决的技术问题是：提供一种高密度系统级芯片封装结构，所述封装结构包含了整体系统功能而非单一的芯片功能。
为解决上述问题，本发明提供一种高密度系统级芯片封装结构，包括：
芯片和无源器件，所述芯片和无源器件具有功能面；
固化的封料层，位于所述芯片和无源器件的远离所述功能面的一侧，所述固化的封料层将所述芯片和无源器件进行封装。
可选地，所述封料层还填充于所述芯片与芯片之间、芯片与无源器件之间和/或无源器件和无源器件之间的空间。
可选地，所述无源器件包括电容、电阻和电感。
可选地，所述封料层的材料为环氧树脂。
可选地，所述封料层通过转注、压缩或印刷的方法形成在所述芯片和无源器件上。
可选地，所述芯片包括多个不同的芯片。
可选地，还包括：
金属再布线层，位于所述芯片和无源器件的功能面上，所述金属再布线层内形成有金属再布线；
保护膜层，位于所述金属再布线层上；
开口，位于所述保护膜层上，所述开口暴露出所述金属再布线；
球下金属层，位于所述开口内，所述球下金属层与所述金属再布线连接；
金属焊球，位于所述球下金属层上。
与现有技术相比，本发明具有以下优点：
本发明请求保护的高密度系统级芯片封装结构，将芯片和无源器件整合封装为一体，从而可以形成包含整体系统功能而非单一的芯片功能的最终封装产品，相比现有的系统级封装，高密度系统级芯片封装结构更是降低了系统内电阻、电感等干扰因素，也更能顺应半导体封装轻薄短小的趋势要求。另外，在载板上所形成的胶合层的形状和位置与芯片和无源器件的功能面的形状和在载板上的贴合位置相适应，因此既方便贴装芯片时的定位，又可以避免后续工艺中难以剥除或大面积的清洗。
附图说明
图1是本发明一个实施例的高密度系统级芯片封装结构示意图；
图2～图6是本发明第一实施例至第五实施例的限定部的结构示意图；
图7是本发明又一实施例的高密度系统级芯片封装结构示意图。
具体实施方式
在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施的限制。
其次，本发明利用示意图进行详细描述，在详述本发明实施例时，为便于说明，所述示意图只是实例，其在此不应限制本发明保护的范围。
本发明提供一种高密度系统级芯片封装结构，包括：
芯片和无源器件，所述芯片和无源器件具有功能面；
固化的封料层，位于所述芯片和无源器件的远离所述功能面的一侧，所述固化的封料层将所述芯片和无源器件进行封装。
下面结合具体实施例和附图对本发明的技术方案进行详细的说明。
请参考图1所示的本发明一个实施例的高密度系统级芯片封装结构示意图。所述高密度系统级芯片封装结构包括：
载板101，所述载板101上具有贴合位置；
芯片103和无源器件104，所述芯片103和无源器件104具有功能面，所述功能面的位置与所述贴合位置对应；
胶合层102，位于所述载板101与所述芯片103和无源器件104的功能面之间，所述胶合层102的形状和位置与芯片103和无源器件104的功能面的形状和在载板101上的贴合位置相适应，所述胶合层102将所述芯片103和无源器件104贴合；
固化的塑料层105，位于所述载板贴有芯片103和无源器件104的一面，所述固化的塑料层105将所述芯片103和无源器件104进行封装。
具体地，本发明所述的载板101是用来承载后续芯片103和无源器件104的基础。
在本实施例中，载板101采用玻璃材质，可以提供较好的硬度和平整度，降低封装器件的失效比例。另外，由于载板101在高密度系统级芯片封装结构形成后最终将会被剥离，且玻璃材质的载板101易剥离、抗腐蚀能力强，不会因为与胶合层102的接触而发生物理和化学性能的改变，因此可以进行重复利用。当然，本领域技术人员了解，载板101采用例如硅化合物也能实现本发明的目的。
贴合于胶合层102之上的多个芯片103可以是多个不同的芯片，这些芯片各自成为一个系统级封装产品的一部分，各自完成实现系统级功能中的一个或多个单独的功能。
无源器件104是与芯片103共同实现封装产品的系统级功能的外部电路器件，包括电容、电阻和电感等。将无源器件104与不同功能的芯片103组合在一起封装，可以实现所需的系统级功能。
在本发明的一个优选的实施例中，芯片103与无源器件104的组合是根据系统功能来设计的。因此，在一个芯片103的周围，可能有相同或不同的另外的芯片103，或者相同或不同的电容、电阻或电感等无源器件104；类似的，在一个无源器件104的周围，可能有相同或不同的其他的无源器件104，或者一个或多个相同或不同芯片103。
所述芯片103和无源器件104的功能面与所述胶合层的贴合位置对应，本发明所述的芯片103和无源器件104的功能面，是指芯片103的金属电极和无源器件104的焊盘所在表面。
所述胶合层102是用于将芯片103和无源器件104的功能面固定在载板101上。胶合层102可选用的材质有多种，在本发明一个优选的实施例中，胶合层102采用UV胶。UV胶是一种能对特殊波长的紫外光照射产生反应的胶合材料。UV胶根据紫外光照射后粘性的变化可分为两种，一种是UV固化胶，即材料中的光引发剂或光敏剂在紫外线的照射下吸收紫外光后产生活性自由基或阳离子，引发单体聚合、交联和接支化学反应，使紫外光固化胶在数秒钟内由液态转化为固态，从而将与其接触的物体表面粘合；另一种是UV胶是在未经过紫外线照射时粘性很高，而经过紫外光照射后材料内的交联化学键被打断导致粘性大幅下降或消失。这里的胶合层102所采用的UV胶即是后者。
在载板101上形成胶合层102的方法可以例如是通过旋涂或印刷等方法将胶合层102涂覆在载板101上。这样的方法在半导体制造领域中已为本领域技术人员所熟知，在此不再赘述。
由于在进行晶圆扇出封装时，需要将不同的芯片和无源器件等芯片和无源器件通过胶合层102胶合在载板101上。因此，在没有其他辅助措施的情况下，芯片和无源器件无法在载板101上准确地排列。如果芯片和无源器件不能准确地排布在载板101上，最终所制造出封装产品有可能会出现缺陷甚至失效等后果，从而降低封装良率。
在本发明的具体实施方式中，胶合层102的形状和位置与芯片和无源器件的功能面的形状和在载板上的贴合位置相适应。在晶圆封装的后续胶和芯片和无源器件的过程中，芯片和无源器件可以直接按照胶合层102上的位置进行贴合。也就是说，胶合层102可以为芯片和无源器件提供对准定位。
在本发明的一个优选的实施例中，在一块载板101上的胶合层102也是由多个相互分离的胶合块所组成。相互分离的胶合块可以是由掩膜印刷(maskprinting)、模板印刷(stencil printing)或者直写(pen-writing)的方法形成在载板101上。这些方法的具体步骤已为本领域技术人员所熟知，在此不再赘述。
胶合块的形状可以包括正方形、长方形或圆形等，以适应不同的芯片和无源器件的不同功能面的形状的需要。当然，胶合块也可以是不规则图形，例如是根据需求所设计出来的不规则图案等。
如前所述，由于在进行晶圆扇出封装时，需要将不同的芯片和无源器件等芯片和无源器件通过胶合层102胶合在载板101上。而不同的芯片和不同的无源器件的功能面，其形状和大小是不同的。因此，可以根据需要形成不同形状的胶合块。在一块载板101上所形成的胶合块中，至少两块胶合块的形状是不相同的。这一设计是根据扇出晶圆封装的特性来确定的，但是本发明并不限于此，有可能芯片功能不同，但尺寸一样，因此胶合块的形状也可相同。
胶合块在载板101上可以成矩阵排列。但是，在本发明的一个优选的实施例中，在系统级扇出晶圆封装时，胶合块是根据芯片和无源器件等芯片和无源器件的分布来设置的，芯片和无源器件根据设计配比形成一个系统单元，系统单元间成矩阵排列。在另一个优选的实施例中，这种矩阵排列的间距根据芯片和无源器件的胶合块之间的间距是相同的，用以适应后续的塑封步骤的需要。
另外，本发明在载板101上还设有对准部。对准部用于对芯片和无源器件的方向进行定位。使得芯片和无源器件可以按照需要朝向特定的方向而不会发生贴合方向的颠倒等情况。因此在晶圆封装的后续胶合芯片和无源器件的过程中，芯片和无源器件可以直接按照对准部确定贴合方向。
对准部的形状可以根据实际需要，按照符合芯片和无源器件功能面的形状来定制，例如可以包括正方形、长方形或圆形。对准部可以是通过蚀刻或激光刻写的方式在载板101上。蚀刻或激光刻写的具体方法已为本领域技术人员所熟知，在此不再赘述。
胶合块的形状可以包括正方形、长方形或圆形等，以适应不同的被封装器件的不同功能面的形状的需要。当然，胶合块也可以是不规则图形，例如是根据需求所设计出来的不规则图案等。
在上述实施例中，胶合层102是相互分离的多个胶合块。但是本发明并不限于此，对准部自身的形状也可以是根据需要所形成并不分离的一个整体，因而其所限定的胶合层102的形状也可以是一个整体形状而非分离的多个胶合块。
对准部的形状和大小可以由多个限位部所框定。如图2所示，所述限位部可以是十字形；如图3所示，所述限位部还可以是双线十字形；如图4所示，限位部还可以是*形；如图5所示，限位部还可以是L形；如图6所示，限位部还可以是双线L形。类似的，在这些实施例中，限位部仍然可以是通过蚀刻或激光刻写的方式在载板101上。
所述固化的塑料层105与贴有芯片103和无源器件104的载板面形成封装体。所述封装体用于保护芯片103和无源器件104的功能面以外的其他表面，又可作为后续工艺的承载体。
在本发明的一个实施例中，所述封料层105的材料是环氧树脂。这种材料的密封性能好，塑型容易，是形成封料层105的较佳材料。所述封料层105可以利用例如是转注、压缩或印刷的方法制作。这些方法的具体步骤已为本领域技术人员所熟知，在此不再赘述。
如前所述，在一个芯片103的周围，可能有另外的芯片103，或者无源器件104；在一个无源器件104的周围，也可能有相同或不同的其他的无源器件104，或者一个或多个相同或不同芯片103。因此，在芯片103或者无源器件104的周围会有空隙。为了对芯片103和无源器件104形成更好的保护，封料层105还填充于芯片103与芯片103之间、芯片103与无源器件104之间和/或无源器件104和无源器件104之间的空间。
由于芯片103与无源器件104的厚度并不尽相同，有可能芯片103更厚，也有可能无源器件104更厚。因此，封料层105的厚度应该大于各个芯片103与无源器件104中最厚的一个的厚度，用以对芯片103和无源器件104提供最佳的保护。
下面请参考图7所示的本发明又一实施例的高密度系统级芯片封装结构。
在所述塑料层105将所述贴有芯片103和无源器件104的载板面形成封装体后，需要去除所述胶合层。由于胶合层是有机材料，可以溶解于特定的有机溶剂。因此，可以采用有机溶剂清洗的方法，使得胶合层溶解于有机溶剂中。
通常，在将所述胶合层去除后，还需要将载板101与芯片103和无源器件104的功能面进行分离。也就是说，在所述胶合层由固化状态被溶剂掉，或者处于可剥离的熔融状态下，可以轻松将载板101从芯片103和无源器件104的功能面上剥离下来，从而裸露出芯片103和无源器件104的功能面。
所述裸露处的芯片103和无源器件14功能面被暴露后，通过清洗芯片103和无源器件104的功能面，将功能面上残留的胶合层去除，通过打磨之后所述功能面，可以将残留的胶合层去除。所述芯片103和无源器件104不再透过载板固定在一起而是通过封装体固定在一起了，同时芯片的金属电极和无源器件的焊盘也裸露出来，从而形成如图7所示的高密度系统级芯片封装结构。
除了没有胶合层和载板外，本实施例与上一实施例的区别还在于，所述高密度系统级芯片封装结构还包括：
金属再布线层106，位于所述芯片103和无源器件104的裸露的功能面上，所述金属再布线层106内形成有金属再布线，所述金属再布线层106用于使芯片103的金属电极和无源器件104的焊盘透过再布金属线实现功能性系统互连和走线；
保护膜层107，位于所述金属再布线层106上，所述保护膜层107用于保护金属再布线层106内的金属再布线；
开口，位于所述保护膜层上，所述开口暴露出所述金属再布线层106内的金属再布线；
球下金属层108，位于所述开口内，所述球下金属层108与所述金属再布线层的金属再布线连接；
金属焊球109，位于所述球下金属层108上。
需要说明的是，图1所示的为形成本发明的高密度系统级芯片封装结构的中间产品，图7为本发明的高密度系统级芯片封装结构的优选实施例，本发明所述的高密度系统级芯片封装结构还可以采用其他的方法形成，在此不应限制本发明的保护范围。
综上，本发明请求保护的高密度系统级芯片封装结构，将芯片和无源器件整合封装为一体，从而可以形成包含整体系统功能而非单一的芯片功能的最终封装产品，相比现有的系统级封装，高密度系统级芯片封装结构更是降低了系统内电阻、电感等干扰因素，也更能顺应半导体封装轻薄短小的趋势要求。另外，在载板上所形成的胶合层的形状和位置与芯片和无源器件的功能面的形状和在载板上的贴合位置相适应，因此既方便贴装芯片时的定位，又可以避免后续工艺中难以剥除或大面积的清洗。
虽然本发明已以较佳实施例披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (7)

1.一种高密度系统级芯片封装结构，其特征在于，包括：
载板，所述载板上具有贴合位置；
芯片和无源器件，所述芯片和无源器件具有功能面，所述功能面的位置与所述贴合位置对应；
胶合层，位于所述载板与所述芯片和无源器件的功能面之间，所述胶合层的形状和位置与芯片和无源器件的功能面的形状和在载板上的贴合位置相适应，所述胶合层将所述芯片和无源器件贴合；
固化的封料层，位于所述芯片和无源器件的远离所述功能面的一侧，所述固化的封料层将所述芯片和无源器件进行封装。
2.如权利要求1所述的高密度系统级芯片封装结构，其特征在于：所述封料层还填充于所述芯片与芯片之间、芯片与无源器件之间和/或无源器件和无源器件之间的空间。
3.如权利要求1所述的高密度系统级芯片封装结构，其特征在于：所述无源器件包括电容、电阻和电感。
4.如权利要求1所述的高密度系统级芯片封装结构，其特征在于：所述封料层的材料为环氧树脂。
5.如权利要求1所述的高密度系统级芯片封装结构，其特征在于：所述封料层通过转注、压缩或印刷的方法形成在所述芯片和无源器件上。
6.如权利要求1所述的高密度系统级芯片封装结构，其特征在于：所述芯片包括多个不同的芯片。
7.如权利要求1所述的高密度系统级芯片封装结构，其特征在于，还包括：
金属再布线层，位于所述芯片和无源器件的功能面上，所述金属再布线层内形成有金属再布线；
保护膜层，位于所述金属再布线层上；
开口，位于所述保护膜层上，所述开口暴露出所述金属再布线；
球下金属层，位于所述开口内，所述球下金属层与所述金属再布线连接；
金属焊球，位于所述球下金属层上。
CN2011100323907A 2011-01-30 2011-01-30 高密度系统级芯片封装结构 Active CN102176452B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN2011100323907A CN102176452B (zh) 2011-01-30 2011-01-30 高密度系统级芯片封装结构
PCT/CN2012/070629 WO2012100721A1 (zh) 2011-01-30 2012-01-20 封装结构
US13/981,123 US9497862B2 (en) 2011-01-30 2012-01-20 Packaging structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2011100323907A CN102176452B (zh) 2011-01-30 2011-01-30 高密度系统级芯片封装结构

Publications (2)

Publication Number Publication Date
CN102176452A CN102176452A (zh) 2011-09-07
CN102176452B true CN102176452B (zh) 2013-06-19

Family

ID=44519597

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011100323907A Active CN102176452B (zh) 2011-01-30 2011-01-30 高密度系统级芯片封装结构

Country Status (1)

Country Link
CN (1) CN102176452B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9497862B2 (en) 2011-01-30 2016-11-15 Nantong Fujitsu Microelectronics Co., Ltd. Packaging structure
TWI492358B (zh) * 2012-09-26 2015-07-11 矽品精密工業股份有限公司 半導體封裝件及其製法
DE102014117594A1 (de) * 2014-12-01 2016-06-02 Infineon Technologies Ag Halbleiter-Package und Verfahren zu seiner Herstellung
CN111668109A (zh) * 2019-03-08 2020-09-15 矽磐微电子(重庆)有限公司 一种半导体芯片的封装方法及其封装过程中的两种结构

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1707792A (zh) * 2004-06-08 2005-12-14 三洋电机株式会社 加工精度良好的半导体模块及其制造方法和半导体装置
JP2005347514A (ja) * 2004-06-03 2005-12-15 Towa Corp マルチチップモールド方法
CN101174601A (zh) * 2006-11-03 2008-05-07 台湾积体电路制造股份有限公司 半导体装置及其制造方法
CN101425469A (zh) * 2007-10-30 2009-05-06 育霈科技股份有限公司 使用大尺寸面板的半导体构装方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005347514A (ja) * 2004-06-03 2005-12-15 Towa Corp マルチチップモールド方法
CN1707792A (zh) * 2004-06-08 2005-12-14 三洋电机株式会社 加工精度良好的半导体模块及其制造方法和半导体装置
CN101174601A (zh) * 2006-11-03 2008-05-07 台湾积体电路制造股份有限公司 半导体装置及其制造方法
CN101425469A (zh) * 2007-10-30 2009-05-06 育霈科技股份有限公司 使用大尺寸面板的半导体构装方法

Also Published As

Publication number Publication date
CN102176452A (zh) 2011-09-07

Similar Documents

Publication Publication Date Title
CN102163603B (zh) 系统级扇出晶圆封装结构
CN102157400B (zh) 高集成度晶圆扇出封装方法
CN102157401B (zh) 高密度系统级芯片封装方法
CN102169879B (zh) 高集成度晶圆扇出封装结构
CN103515305B (zh) 3d ic堆叠器件及制造方法
TWI587472B (zh) 覆晶晶圓級封裝及其方法
CN105070671B (zh) 一种芯片封装方法
CN106169452A (zh) 半导体封装组件及其制造方法
CN106169459A (zh) 半导体封装组件及其形成方法
CN104716103B (zh) 具有间隙的底部填充图案
CN105355569A (zh) 封装方法
CN104835808A (zh) 芯片封装方法及芯片封装结构
CN102176418B (zh) 扇出系统级封装方法
CN105374731A (zh) 封装方法
CN105870024A (zh) 系统级封装方法
CN105225974A (zh) 封装方法
CN102157456B (zh) 三维系统级封装方法
CN102176452B (zh) 高密度系统级芯片封装结构
US20070126097A1 (en) Chip package structure
CN102122646B (zh) 晶圆封装装置的形成方法
CN204497228U (zh) 芯片封装结构
CN110504174A (zh) 封装结构的形成方法
CN102122624B (zh) 晶圆封装方法
CN102169840A (zh) 系统级扇出晶圆封装方法
CN105895541B (zh) 封装结构的形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee
CP03 Change of name, title or address

Address after: Jiangsu province Nantong City Chongchuan road 226006 No. 288

Patentee after: Tongfu Microelectronics Co., Ltd.

Address before: 226006 Jiangsu Province, Nantong City Chongchuan District Chongchuan Road No. 288

Patentee before: Fujitsu Microelectronics Co., Ltd., Nantong