CN111668109A - 一种半导体芯片的封装方法及其封装过程中的两种结构 - Google Patents

一种半导体芯片的封装方法及其封装过程中的两种结构 Download PDF

Info

Publication number
CN111668109A
CN111668109A CN201910176965.9A CN201910176965A CN111668109A CN 111668109 A CN111668109 A CN 111668109A CN 201910176965 A CN201910176965 A CN 201910176965A CN 111668109 A CN111668109 A CN 111668109A
Authority
CN
China
Prior art keywords
semiconductor chip
layer
protective layer
packaging
front surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910176965.9A
Other languages
English (en)
Inventor
周辉星
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SIPLP Microelectronics Chongqing Ltd
Original Assignee
SIPLP Microelectronics Chongqing Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SIPLP Microelectronics Chongqing Ltd filed Critical SIPLP Microelectronics Chongqing Ltd
Priority to CN201910176965.9A priority Critical patent/CN111668109A/zh
Publication of CN111668109A publication Critical patent/CN111668109A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

本申请揭露了一种半导体芯片的封装方法及其封装过程中的两种结构。该封装方法包括在已制作好半导体芯片的晶圆正面形成第一预设厚度的保护层；将形成有保护层的晶圆进行半导体芯片划分；将划分好的半导体芯片具有保护层的一面贴装在第一载板上；在第一载板上以及第一载板上半导体芯片的背面形成第一包封层；去除第一载板，露出半导体芯片的正面上的保护层；去除第二预设厚度的半导体芯片的保护层，形成目标厚度的半导体芯片保护层。本申请的另一方面提供了对应于该方法的封装过程中两种结构。采用此方法或封装过程中两种结构可以有效去除保护层在前序工艺中造成的表面缺陷或残渣，也可以形成比较平整的保护层表面。

Description

一种半导体芯片的封装方法及其封装过程中的两种结构
技术领域
本申请涉及半导体封装领域，尤其涉及半导体扇出板级封装工艺流程和结构。
背景技术
半导体制造的一个目标是生产更小的半导体器件。更小的半导体器件通常消耗更少的功率，具有更高的性能，并且可以被更高效地生产。另外，更小的半导体器件具有更小的占位面积，这为实现更小的终端产品提供了可能性。更小的半导体芯片可以通过前端工艺改进来实现，从而使半导体芯片具有更小的、更高密度的有源和无源部件。后端工艺可以通过电互连和封装材料的改进而获得具有更小占位面积的半导体封装器件。
更有效地生产封装的半导体器件的后端的一种处理方法为扇出板级封装。板级封装的载板可以是各种尺寸不同的晶圆衬底，也可以是更大面积的矩形或者方形的载板。此处所涉及的封装一般是指对半导体芯片的裸片进行封装。请参阅图1所示晶圆1，该晶圆1上通常是呈阵列形式制作好半导体芯片，晶圆上有半导体芯片的一面称之为正面，反之则称之为晶圆的背面。为让半导体芯片封装趋于薄型化，利于后面对应的封装制程，在将晶圆1划分成半导体芯片前，需将晶圆1的背面进行打薄。划分完成的半导体芯片即将会进入后续的面板级封装制程。
扇出型面板级封装制程中，首先会将半导体芯片正面朝下的贴装在一载板上。如前面介绍的方形或者矩形载板上。然后再统一在载板的表面和半导体芯片的背面形成包封层，进行统一的塑封。半导体芯片背面塑封完成之后，可卸除载板。然后对卸除载板后露出的半导体芯片的正面进行再布线封装制程，包括对半导体芯片的焊垫的引出和新的电连接点制作。
然而半导体芯片在后续面板级封装制程中，其半导体芯片的正面，即半导体芯片的电路面容易受到污染或者损害，最终会影响封装完成的半导体芯片的功能和性能的稳定性。
发明内容
本申请提供一种半导体芯片的封装方法及其封装过程中两种结构。
本申请第一方面提供了一种半导体芯片的封装方法。该封装方法涉及在将制作好的半导体芯片从晶圆上划分出来之前，在晶圆的正面形成第一预设厚度的保护层。该方法包括：在已制作好半导体芯片的晶圆正面形成第一预设厚度的保护层；将形成有保护层的晶圆进行半导体芯片划分；将划分好的半导体芯片具有保护层的一面贴装在第一载板上；在第一载板上以及第一载板上半导体芯片的背面形成第一包封层；去除第一载板露出半导体芯片的正面上的保护层；去除第二预设厚度的半导体芯片的保护层，形成目标厚度的半导体芯片保护层。该方法提供的封装方法中通过两次形成最终目标厚度的半导体芯片的保护层，可以不仅有效保护半导体芯片在后续封装工艺中不受污染或者损害同时，还可以保证最终的半导体芯片的保护层表面平整，缺陷少，利于直接在该目标厚度的保护层上形成再布线结构，不需要再在保护层上面制作钝化层来帮助形成再布线结构，节省工艺步骤。
在本申请第一方面提供的一些实施例中，形成第一预设厚度的保护层步骤在晶圆背面研磨减薄步骤之前。在前面所提及的封装方法中，可知该第一预设厚度的保护层相对目标保护层的厚度要厚。在晶圆背面进行研磨之前形成第一预设厚度的保护层，不但可以保护晶圆背面在研磨过程中，晶圆正面不会被伤害，对于背面减薄后的晶圆也可以提供更有利的支撑，防止晶圆由于减薄而产生翘曲或者形变。
在本申请第一方面提供的另一些实施例中，由于半导体芯片正面的焊垫需要作电性引出进行后续封装，所以需要在保护层上形成开孔。保护层上的开孔可以在第一预设厚度的保护层上形成开孔，也可以在目标厚度的保护层上形成。如果工艺条件和制作成本允许，保护层的开孔可在目标厚度的保护层上形成，这样可以避免在制作再布线结构之前，开孔位置中存在之前制程中难以去除的杂质或者缺陷影响后续制作的再布线结构质量。
在本申请第一方面提供的其他一些实施例中，第一载板的通常表面形成粘附层。该粘附层所起的作用之一是使半导体芯片具有保护层的一面可以较牢的贴装于该第一载板上。
在本申请第一方面提供的又一些实施例中，由于面板级封装是同时对第一载板上多个半导体芯片进行封装，那么需要比较准确的将各个芯片准确无误的放置于第一载板预设的位置上。为达到准确的贴装半导体芯片，通常在半导体芯片的正面具有一第一对位标记，在第一载板上具有一第二对位标记，以便将各个半导体芯片准确地贴装在第一载板上的预设位置。当然在半导体芯片正面形成的保护层是不可以影响该贴装过程中半导体芯片与第一载板之间的对准。那么可以在半导体芯片正面的第一对位标记位置对应的保护层开设有孔洞，以露出该第一对位标记。或者保护层选用合适的材料，使得该保护层在将半导体芯片的正面以第一对位标记与第一载板上的第二对位标记进行对准贴装时呈现透明的效果。
在本申请第一方面提供的又一些其他实施例中，为对半导体芯片的正面形成再布线结构，需要卸除第一载板。然而在卸除第一载板之前为给卸除后的半导体芯片以及在半导体芯片背面形成的第一包封层提供支撑，以便进行后续的封装工艺，需要提供一支撑板。将该支撑板贴装于第一包封层表面。该第一包封层的表面为远离第一载板的一面。
在本申请第一方面提供的再一些实施例中，是采用研磨方法去除第二预设厚度的半导体芯片的保护层。采用研磨方法去除的第二预设厚度的半导体芯片的保护层不宜太厚，否则容易加重封装过程中研磨机台的负担。根据研磨机台的研磨精度和效率，以及保护层在前序工艺中产生的缺陷涉及的表面深度去确定其厚度。在一实施例中，可采用研磨机台研磨去除的第二预设厚度的保护层约为10um即可。
在本申请第一方面提供的再一些其他实施例中，由于在形成第一包封层时，第一载板和半导体芯片至少会经历一次热胀冷缩的过程，导致半导体芯片相对载板会产生位移，该种载板上若干半导体芯片不均匀的位移分布会给后续半导体芯片正面的再布线工艺带来较为严重的危害。为此，还需要在形成第一包封层之前，至少在贴装好半导体芯片后露出的第一载板表面形成密封层。该密封层可以牢牢地固定该半导体芯片的位置，例如在半导体芯片之间露出的第一载板表面填充密封胶，完全占据半导体芯片可能产生的位移空间，这将可有效解决半导体芯片在制作第一包封层产生的位移问题，同时也能保证半导体芯片在后续制程中半导体芯片与芯片的位置相对比较稳定了。
本申请的第二方面提供了一种半导体芯片的封装过程中的两种结构。该两种结构包括：第一结构，该第一结构包括：第一载板，若干置于该第一载板上的半导体芯片和覆盖在该第一载板和该半导体芯片背面的第一包封层；该第一载板和半导体正面之间具有一第一预设厚度的保护层和该保护层与该第一载板之间的粘附层；第二结构，该第二结构包括若干半导体芯片，第一支撑板和包裹着若干半导体芯片背面的第一包封层；第一包封层远离半导体芯片正面的表面与第一支撑板贴合，第一包封层的另一表面曝露出所述半导体芯片的正面；该半导体芯片正面具有目标厚度的保护层。目标厚度的保护层小于所述第一预设厚度的保护层。
在本申请第二方面提供的一些实施例中，该第一结构中还包括：粘附层和密封层。粘附层位于第一载板粘贴有半导体芯片的一面。密封层位于半导体芯片背面与第一包封层之间和/或粘附层与第一包封层之间。该第二结构中还包括：密封层。该密封层位于半导体芯片背面与第一包封层之间和/或者第一包封层朝向半导体芯片正面的一面。
在本申请第二方面提供的另一些实施例中，半导体芯片正面的目标厚度的保护层比所述第一预设厚度的保护层薄约10um。
本申请揭露的半导体芯片的封装方法及其封装过程中的两种结构，通过在对半导体芯片背面形成第一包封层之前在半导体芯片正面形成一层较厚的第一预设厚度的保护层，在完成第一包封层制作后，卸除与半导体芯片正面贴合的第一载板后再去除第二预设厚度的保护层，形成目标厚度的保护层。这样可以有效去除半导体芯片正面的保护层在前序工艺中导致的表面缺陷，也可以形成比较平整的保护层表面。在后续在制作半导体芯片正面的再布线结构时，可以直接在该平整的目标厚度的保护层上制作再布线结构，无需再制作钝化层来帮助制作再布线结构，节省封装工序。
附图说明
图1所示为已知晶圆分割成待封装的半导体芯片示意图；
图2所示为本申请揭露的半导体芯片封装方法一大致流程实施例示意图；
图3所示为晶圆正面制作第一预设厚度保护层示意图；
图4所示为制作好半导体芯片背面包封层后卸除第一载板示意图；；
图5所示为卸除第一载板后，半导体芯片正面保护层表面可能存在的状况示意图；
图6所示为针对图5所示状况进行研磨工序后，半导体芯片正面示意图；
图7所示为形成密封层的一半导体芯片封装结构实施例示意图；
图8所示为形成密封层的一半导体芯片封装结构另一实施例示意图；
图9所示为形成有密封层的一半导体芯片封装结构实施例形成目标厚度保护层示意图；
图10(a)和图10(b)所示为半导体芯片封装过程两种结构一实施例示意图；
图11(a)和图11(b)所示为半导体芯片封装过程两种结构另一实施例示意图。
具体实施方式
这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本申请相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本申请的一些方面相一致的方法或者结构的例子。
在本申请使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本申请。除非另作定义，本申请使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本申请说明书以及权利要求书中使用的“第一”“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“一个”或者“一”等类似词语也不表示数量限制，而是表示存在至少一个。“多个”或者“若干”表示两个及两个以上。“包括”或者“包含”等类似词语意指出现在“包括”或者“包含”前面的元件或者物件涵盖出现在“包括”或者“包含”后面列举的元件或者物件及其等同，并不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而且可以包括电性的连接，不管是直接的还是间接的。在本申请说明书和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。还应当理解，本文中使用的术语“和/或”是指并包含一个或多个相关联的列出项目的任何或所有可能组合。
本申请提供一种半导体芯片的封装方法及其封装过程中两种结构。
本申请第一方面提供了一种半导体芯片的封装方法。请参阅图3，该方法涉及在已制作好半导体芯片的晶圆1正面11形成第一预设厚度FH的保护层2。晶圆1的正面11形成有已制作好的半导体芯片。请参阅图2，该封装方法大体包括以下步骤：(1)在已制作好半导体芯片的晶圆正面形成第一预设厚度的保护层；(2)将形成有保护层的晶圆进行半导体芯片划分；(3)将划分好的半导体芯片具有保护层的一面贴装在第一载板上；(4)在第一载板上以及第一载板上半导体芯片的背面形成第一包封层；(5)去除第一载板，露出半导体芯片的正面上的保护层；(6)去除第二预设厚度的半导体芯片的保护层，形成目标厚度的半导体芯片保护层。该方法提供的封装方法中通过两次形成最终目标厚度的半导体芯片的保护层，可以不仅有效保护半导体芯片在后续封装工艺中不受污染或者损害同时，还可以保证最终的半导体芯片的保护层表面平整，缺陷少，利于直接在该目标厚度的保护层上形成再布线结构，不需要再在保护层上面制作钝化层来帮助形成再布线结构，节省工艺步骤。
在本申请第一方面提供的一些实施例中，形成第一预设厚度的保护层步骤在晶圆背面研磨减薄步骤之前。为使得半导体芯片厚度趋于薄型化，进而降低封装的厚度，在晶圆1划分成半导体芯片之前，通常均需要对晶圆1的背面12进行减薄。比较常见的是采用研磨方法研磨晶圆的背面，将其进行减薄。在前面所提及的封装方法中，可知该第一预设厚度FH的保护层2相对目标保护层的厚度要厚。在晶圆背面进行研磨之前形成第一预设厚度FH的保护层2，不但可以保护晶圆背面在研磨过程中，晶圆正面不会被伤害，对于背面减薄后的晶圆也可以提供更有利的支撑，防止晶圆由于减薄而产生翘曲或者形变。
该保护层可以采用绝缘材料，如聚酰亚胺、环氧树脂、ABF(Ajinomoto buildupfilm)以及PBO(polybenzoxazole)等。保护层的材料选择绝缘，能够适应化学清洗、研磨等的材料。保护层可以通过层压(lamination)、涂覆(coating)、印刷(Printing)等方式形成在半导体晶圆上。
在另一实施例中，将形成有第一预设厚度的保护层2的晶圆1划分成多个半导体芯片之前，在该保护层2与多个待封装半导体芯片正面的焊垫相对应的位置处形成开孔20。该开孔20使得半导体芯片正面的焊垫或者从焊垫引出的线路从开孔20曝露出来。如果保护层材料是激光反应材料，可以采用激光图形化的方式一次形成一个开孔20的方式开孔；如果保护层材料是光敏材料，则可以采用光刻图形化方式，一次形成多个开孔20。开孔20的形状可以是圆柱形，也可以是其他的立体形状，例如椭圆柱，多变形柱等。
在本申请第一方面提供的另一些实施例中，保护层2的开孔20可以在目标厚度的保护层2上形成。保护层的开孔可在目标厚度的保护层上形成，这样可以避免在制作再布线结构之前，开孔位置中存在之前制程中难以去除的杂质或者缺陷影响后续制作的再布线结构质量。这个相对之前所提实施例中在晶圆上就形成保护层开孔的不便之处就是开孔的位置的对准相对会复杂一些了。但是如果保护层上开孔数目不是太多，保护层开孔的尺寸较大，则此实施例中在目标厚度的保护层上开孔也可。技术人员可以根据以上因素去选择在保护层2上何时进行开孔20。
在本申请第一方面提供的其他一些实施例中，请参阅图4，该第一载板3的表面形成粘附层30。该粘附层30所起的作用之一是使半导体芯片10具有保护层2的一面可以较牢的贴装于该第一载板3上。该粘附层30可采用易剥离的材料，以便将第一载板3和背面封装好的半导体芯片10剥离开来。例如，可采用通过加热能够使其失去粘性的热分离材料。在其他实施例中，粘附层3可采用两层结构，热分离材料层和芯片附着层。热分离材料层粘贴在第一载板3上，在加热时会失去粘性，进而能够从载板3上剥离下来，而芯片附着层采用具有粘性的材料层，可以用于粘贴待封装的半导体芯片10。而半导体芯片10从载板3上剥离开来之后，可以通过化学清洗的方式去除其上的芯片附着层。在一实施例中，可以通过层压、印刷等方式，在第一载板3上形成粘附层30。
本申请第一方面提供的又一些实施例中，结合图4进行说明，同时对第一载板3上多个半导体芯片10进行封装，那么需要比较准确的将各个半导体芯片10准确无误的放置于第一载板3预设的位置上。为达到准确的贴装半导体芯片10，通常在半导体芯片10的正面具有一第一对位标记(图中并未示意图)，在第一载板3上具有一第二对位标记，以便将各个半导体芯片10准确地贴装在第一载板上3的预设位置。当然在半导体芯片10正面形成的保护层2是不可以影响该贴装过程中半导体芯片10与第一载板3之间的对准。那么可以在半导体芯片正面的第一对位标记位置对应的保护层2开设有孔洞，以露出该第一对位标记。或者保护层2选用合适的材料，使得该保护层2在将半导体芯片10的正面以第一对位标记与第一载板3上的第二对位标记进行对准贴装时呈现透明的效果。
在本申请第一方面提供的又一些其他实施例中，在此结合图4进行说明，为在半导体芯片10的正面形成再布线结构，需要卸除第一载板3。然而在卸除第一载板3之前为给卸除后的半导体芯片10以及在半导体芯片10背面形成的第一包封层4提供支撑，以便进行后续的封装工艺，需要提供一支撑板7。将该支撑板7贴装于第一包封层4表面。该第一包封层4的表面为远离第一载板3的一面。请参阅图5所示的实施例，该实施例只是局部放大的示意出卸除第一载板后半导体芯片10正面的保护层2上会残留无法清洗干净的杂质31。在此实施例中保护层2上已形成开孔20，在此仅以这种形态的保护层2进行举例说明，并不因此做限定。
在本申请第一方面提供的再一些实施例中，结合图6进行说明。在此实施例中，为了方便看清楚细节，在此图中仅示意出了单个半导体芯片10进行说明。如图所示在将第一载板3从半导体芯片10正面脱离时，在一些第一载板3的表面制作有粘附层30的情况下，尽管可以采用常规的一些清洗方法，仍难以去除如图5所示残留在半导体芯片10表面的杂质或残渣31。如图6所示，采用研磨方法去除第二预设厚度的半导体芯片10的保护层2，形成目标厚度TH的保护层2。这样可以在将第一预设厚度FH的保护层2减薄至目标厚度TH的同时，去除第一预设厚度FH的保护层2表面剩余的杂质31。在此只是例举了半导体芯片的保护层存在难以去除的杂质31，可以通过去除第二预设厚度的保护层2来实现去除杂质的目的。其实这不仅可以达到去除杂质的目的，同时第一厚度的保护层2，在经过了前序若干封装工艺的步骤后，很难保证该保护层2表面的质量了，除了杂质也可能会产生划痕等其他缺陷，或者保护层2的表面不够平整，采用去除第二预设厚度的保护层2，形成目标厚度的保护层2，这样保护层2表面存在杂质或者以上提及的缺陷的可能就大大降低，利于后续直接在此保护层上完成布线。
采用研磨方法去除的第二预设厚度的半导体芯片的保护层不宜太厚，否则容易加重封装过程中研磨机台的负担。根据研磨机台的研磨精度和效率，以及保护层在前序工艺中产生的缺陷涉及的表面深度去确定其厚度。在一实施例中，可采用研磨机台研磨去除的第二预设厚度的保护层约为10um即可。
在本申请第一方面提供的再一些其他实施例中，由于在形成第一包封层时，第一载板和半导体芯片至少会经历一次热胀冷缩的过程，导致半导体芯片相对第一载板会产生位移，该种第一载板上若干半导体芯片不均匀的位移分布会给后续半导体芯片正面的再布线工艺带来较为严重的危害。请参阅图7或图8，图7和图8分别给出了密封层5两种不同的形态，但并不局限于此给出的实施例，只要密封层能达到固定住半导体芯片，防止其因热胀冷缩而产生相对的位移即可。以下仅是以这两种形态进行举例说明。为此，还需要在形成第一包封层4之前，至少在贴装好半导体芯片后露出的第一载板3的表面形成密封层5。如图7所示该密封层5不仅可以存在于第一载板3与第一包封层4之间，也可以存在于半导体芯片10的背面与第一包封层4之间，在整个第一载板3的表面连成一片。这样使得该密封层5可以牢牢地固定该半导体芯片10的位置。如图8所示该密封层5可以填充第一载板3上半导体芯片10与半导体芯片之间的间隙，完全占据半导体芯片10可能产生的位移空间，这将可有效解决半导体芯片在制作第一包封层4产生的位移问题，同时也能保证半导体芯片在后续制程中半导体芯片与芯片的位置相对比较稳定了。图8所示的实施例，相对来说并没有增加半导体芯片10背面的封装厚度，对于薄型化的封装更具有优势。
对于制作有密封层5的实施例，其半导体芯片10正面的保护层2也是可以采用研磨工艺去除第二预设厚度的保护层2，形成目标厚度的保护层。具体请参阅图9。图9是以图7所示的密封胶5的形态进行举例说明，但并不以此为限。如图9所示，在施加了支撑板7，去除第一载板后，半导体芯片10正面的保护层2以及与第一载板表面贴合的密封胶5就会露出，在研磨半导体芯片10的保护层的同时也会减薄密封胶5的厚度，甚至有可能完全去除半导体芯片10之间所连接的密封胶5的厚度，只剩下其侧壁和背面的密封胶部分。
请参阅图10(a)和10(b)，本申请的第二方面提供了一种半导体芯片的封装过程中的两种结构的一实施例。在该两种结构的实施例中，第一结如图10(a)所示，第一结构包括：第一载板3，若干置于该第一载板3上的半导体芯片10和覆盖在该第一载板3和该半导体芯片10背面的第一包封层4；该第一载板和半导体正面之间具有一第一预设厚度的保护层2。如图10(b)所示，该第二结构包括若干半导体芯片10，第一支撑板7和包裹着若干半导体芯片10背面的第一包封层4；第一包封层4远离半导体芯片10正面的表面与第一支撑板7贴合，第一包封层4的另一表面曝露出半导体芯片10的正面；该半导体芯片10正面具有目标厚度的保护层2。目标厚度的保护层2小于第一预设厚度的保护层2，也即图10(b)中保护层2的厚度小于图10(a)中保护层2的厚度。若在此实施例中，采用研磨工艺磨薄半导体芯片10正面的保护层2，那么包裹半导体芯片10的侧壁的为第一包封层4也会相会图10(a)中第一包封层4变薄。
请参阅图11(a)和图11(b)，在本申请第二方面提供的另一些实施例中，请参阅图11(a)，该第一结构中还包括：粘附层30和密封层5。粘附层30位于第一载板3粘贴有半导体芯片10的一面。密封层5位于半导体芯片10背面与第一包封层4之间和/或粘附层30与第一包封层4之间。请参阅图11(b)，该第二结构中还包括：密封层5。该密封层5位于半导体芯片10背面与第一包封层4之间和/或者第一包封层4朝向半导体芯片10正面的一面。然而在此实施例中，经过研磨半导体芯片10正面的保护层2，密封层5也随之有所减薄。但在其他实施例中，由于密封层5的厚度不是特别厚，有可能在形成目标厚度的保护层2时，位于第一包封层4朝向半导体芯片10正面的一面密封胶可能已经去除掉了，只剩半导体芯片10侧壁上附着的密封胶5部分。在此并未用图示意出此种情况。图11(a)这种结构只是以图7形成密封胶形态进行说明封装种两种结构实施例，但并不局限于此形态的密封胶。随着密封胶形态实施例的变化，适应性的该封装过程中两种结构也会产生相应变化，此种变化，本领域技术人员可以根据以上介绍的内容进行合理的推导得出，在此不再做其他实施例的详细说明了。
在本申请第二方面提供的另一些实施例中，具体地，半导体芯片正面的目标厚度的保护层比所述第一预设厚度的保护层薄约10um。这样在不过重加大研磨机台的负重情况下，充分保证形成的目标保护层的质量。
本申请揭露的半导体芯片的封装方法及其封装过程中的两种结构，通过在对半导体芯片背面形成第一包封层之前在半导体芯片正面形成一层较厚的第一预设厚度的保护层，在完成第一包封层制作后，卸除与半导体芯片正面贴合的第一载板后再去除第二预设厚度的保护层，形成目标厚度的保护层。这样可以有效去除半导体芯片正面的保护层在前序工艺中导致的表面缺陷，也可以形成比较平整的保护层表面。在后续在制作半导体芯片正面的再布线结构时，可以直接在该平整的目标厚度的保护层上制作再布线结构，无需再制作钝化层来帮助制作再布线结构，节省封装工序。
以上所述仅为本申请的较佳实施例而已，并不用以限制本申请，凡在本申请的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本申请保护的范围之内。

Claims (18)

1.一种半导体芯片的封装方法，包括：
在已制作好半导体芯片的晶圆正面形成第一预设厚度的保护层；
将形成有保护层的晶圆进行半导体芯片划分；
将划分好的半导体芯片具有保护层的一面贴装在一第一载板上；
在所述第一载板上以及所述第一载板上半导体芯片的背面形成第一包封层；
去除所述第一载板，露出半导体芯片的正面上的保护层；
去除第二预设厚度的半导体芯片的保护层，形成目标厚度的半导体芯片保护层。
2.如权利要求1所述的半导体芯片的封装方法，其特征在于，还包括：在所述保护层上形成开孔，以使半导体芯片正面的焊垫通过所述开孔引出。
3.如权利要求2所述的半导体芯片的封装方法，其特征在于，还包括：对晶圆的背面进行研磨减薄的步骤。
4.如权利要求3所述的半导体芯片的封装方法，其特征在于，形成所述第一预设厚度的保护层步骤在所述晶圆背面研磨减薄步骤之前。
5.如权利要求2所述的半导体芯片的封装方法，其特征在于，所述保护层上形成开孔为在所述第一预设厚度的保护层上形成开孔。
6.如权利要求2所述的半导体芯片的封装方法，其特征在于，所述保护层上形成开孔为在所述目标厚度的保护层上形成开孔。
7.如权利要求1～6任一所述的半导体芯片的封装方法，其特征在于，还包括：在所述第一载板的表面形成粘附层，以使所述半导体芯片具有保护层的一面贴装于所述粘附层。
8.如权利要求7所述的半导体芯片的封装方法，其特征在于，所述半导体芯片的正面具有一第一对位标记，所述第一载板上具有一第二对位标记，以便将所述半导体芯片贴装在所述第一载板上的预设位置。
9.如权利要求8所述的半导体芯片的封装方法，其特征在于，所述半导体芯片的正面的所述第一对位标记位置对应的所述保护层设有孔洞，以露出所述第一对位标记。
10.如权利要求8所述的半导体芯片的封装方法，其特征在于，所述保护层在将所述半导体芯片的正面以所述第一对位标记与所述第一载板上的第二对位标记进行对准贴装时呈现透明。
11.如权利要求1所述的半导体芯片的封装方法，其特征在于，还包括提供一支撑板，在去除所述第一载板露出具有半导体芯片上的保护层之前将所述支撑板贴装于所述第一包封层表面。
12.如权利要求11所述的半导体芯片的封装方法，其特征在于，采用研磨方法去除第二预设厚度的半导体芯片的保护层。
13.如权利要求12所述的半导体芯片的封装方法，其特征在于，所述第二预设厚度约为10um。
14.如权利要求1所述的半导体芯片的封装方法，其特征在于，还包括在形成所述第一包封层之前，至少在贴装好所述半导体芯片后露出的第一载板表面形成密封层。
15.一种半导体芯片的封装过程中的两种结构，包括：
第一结构，所述第一结构包括：
第一载板，若干置于所述第一载板上的半导体芯片和覆盖在所述第一载板和所述半导体芯片背面的第一包封层；所述第一载板和所述半导体正面之间具有一第一预设厚度的保护层；
第二结构，所述第二结构包括：
若干半导体芯片，第一支撑板和包裹着若干半导体芯片背面的第一包封层；所述第一包封层远离半导体芯片正面的表面与所述第一支撑板贴合，所述第一包封层的另一表面曝露出所述半导体芯片的正面；所述半导体芯片正面具有目标厚度的保护层；
所述目标厚度的保护层小于所述第一预设厚度的保护层。
16.如权利要求15所述的半导体芯片封装过程中的两种结构，其特征在于：
所述第一结构中还包括：粘附层和密封层，所述粘附层位于所述第一载板粘贴有所述半导体芯片的一面，所述密封层位于所述半导体芯片背面与所述第一包封层之间和/或所述粘附层与所述第一包封层之间；
所述第二结构中还包括：密封层，所述密封层位于所述半导体芯片背面与所述第一包封层之间和/或者所述半导体芯片的侧壁。
17.如权利要求16所述的半导体芯片封装过程中的两种结构，其特征在于：在所述第二结构中，所述密封层还位于所述第一包封层朝向所述半导体芯片正面的一面。
18.如权利要求15～17任一所述的半导体芯片封装过程中的两种结构，其特征在于，所述目标厚度的保护层比所述第一预设厚度的保护层薄约10um。
CN201910176965.9A 2019-03-08 2019-03-08 一种半导体芯片的封装方法及其封装过程中的两种结构 Pending CN111668109A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910176965.9A CN111668109A (zh) 2019-03-08 2019-03-08 一种半导体芯片的封装方法及其封装过程中的两种结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910176965.9A CN111668109A (zh) 2019-03-08 2019-03-08 一种半导体芯片的封装方法及其封装过程中的两种结构

Publications (1)

Publication Number Publication Date
CN111668109A true CN111668109A (zh) 2020-09-15

Family

ID=72382417

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910176965.9A Pending CN111668109A (zh) 2019-03-08 2019-03-08 一种半导体芯片的封装方法及其封装过程中的两种结构

Country Status (1)

Country Link
CN (1) CN111668109A (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102176452A (zh) * 2011-01-30 2011-09-07 南通富士通微电子股份有限公司 高密度系统级芯片封装结构
CN102656674A (zh) * 2009-12-14 2012-09-05 住友电木株式会社 电子装置的制造方法、电子装置、电子装置封装的制造方法和电子装置封装
CN103119698A (zh) * 2010-09-30 2013-05-22 富士电机株式会社 半导体装置的制造方法
CN105470209A (zh) * 2014-08-29 2016-04-06 矽品精密工业股份有限公司 半导体封装件及其制法
CN107134446A (zh) * 2016-02-29 2017-09-05 上海微电子装备有限公司 一种芯片键合装置及键合方法
CN108231606A (zh) * 2016-11-29 2018-06-29 Pep创新私人有限公司 芯片封装方法及封装结构
CN108231607A (zh) * 2016-11-29 2018-06-29 Pep创新私人有限公司 芯片封装方法及封装结构

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102656674A (zh) * 2009-12-14 2012-09-05 住友电木株式会社 电子装置的制造方法、电子装置、电子装置封装的制造方法和电子装置封装
CN103119698A (zh) * 2010-09-30 2013-05-22 富士电机株式会社 半导体装置的制造方法
CN102176452A (zh) * 2011-01-30 2011-09-07 南通富士通微电子股份有限公司 高密度系统级芯片封装结构
CN105470209A (zh) * 2014-08-29 2016-04-06 矽品精密工业股份有限公司 半导体封装件及其制法
CN107134446A (zh) * 2016-02-29 2017-09-05 上海微电子装备有限公司 一种芯片键合装置及键合方法
CN108231606A (zh) * 2016-11-29 2018-06-29 Pep创新私人有限公司 芯片封装方法及封装结构
CN108231607A (zh) * 2016-11-29 2018-06-29 Pep创新私人有限公司 芯片封装方法及封装结构

Similar Documents

Publication Publication Date Title
US11011447B2 (en) Semiconductor package and method for forming the same
EP1043772B1 (en) Method for packaging and mounting semiconductor device
TWI697959B (zh) 半導體封裝及封裝半導體裝置之方法
US10224254B2 (en) Package process method including disposing a die within a recess of a one-piece material
US20130185935A1 (en) Method of fabricating a base layer circuit structure
TWI733049B (zh) 半導體封裝及其製造方法
KR20150135611A (ko) 멀티 칩 패키지 및 제조 방법
US8810012B2 (en) Chip package, method for forming the same, and package wafer
JP2004071998A (ja) 半導体装置およびその製造方法
KR20210009762A (ko) 팬-아웃 웨이퍼 레벨 패키지 제조 방법
CN113793812B (zh) 一种扇出封装方法及扇出封装结构
TW201839923A (zh) 半導體封裝
CN111916359B (zh) 半导体封装方法及半导体封装结构
CN111739804B (zh) 半导体封装方法
US10304716B1 (en) Package structure and manufacturing method thereof
CN112349595A (zh) 芯片封装结构的制作方法
CN111668109A (zh) 一种半导体芯片的封装方法及其封装过程中的两种结构
US9324686B2 (en) Semiconductor chips having improved solidity, semiconductor packages including the same and methods of fabricating the same
CN111668110B (zh) 半导体芯片的封装方法
CN112397400B (zh) 半导体封装方法
CN112117250B (zh) 芯片封装结构及其制作方法
CN114724967A (zh) 一种具有tsv的异构芯片封装结构的封装方法
CN111668108B (zh) 半导体封装方法
CN111599694B (zh) 半导体封装方法
CN113725097B (zh) 半导体封装方法及半导体封装结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20200915