CN111916359B - 半导体封装方法及半导体封装结构 - Google Patents

Abstract

本申请提供一种半导体封装方法及半导体封装结构。该半导体封装方法包括：将待封装芯片贴装于载板上，所述待封装芯片的背面朝上，正面朝向所述载板；形成包封层，所述包封层覆盖在整个所述载板上，用于包封住所述待封装芯片；对所述包封层的厚度进行减薄，将所述包封层相对于所述载板设置的第一表面减薄至距离所述待封装芯片的背面为待处理厚度的位置；对所述包封层的第一表面进行等离子体处理，除去所述待处理厚度的包封层，露出所述待封装芯片的背面。本申请的半导体封装方法能够在保证所述待封装芯片的完好的条件下，将所述待封装芯片的背面暴露，从而保证封装的成功率及产品的良率。

Description

半导体封装方法及半导体封装结构

技术领域

本申请涉及一种半导体技术领域，尤其涉及一种半导体封装方法及半导体封装结构。

背景技术

目前，在电力设备中使用的芯片，会在使用过程中产生大量的热，如若热量不能及时散出，积累的热量会使芯片的工作效率下降。为了使芯片能够及时散热，在裸片的封装过程中，在热压模塑流程后，常常通过减薄塑封层，以使裸片的背面从塑封层中暴露出来，从而达到强化芯片散热的目的。因此，在电力设备中使用的芯片，需求为薄型芯片，从而能够降低芯片本身的电阻，进而降低导通电阻。

然而，薄型芯片在背部精磨暴露裸片背面的过程中，由于裸片很薄，很容易在精磨过程中损伤裸片，并且薄型裸片质地很脆，容易在研磨过程中脆裂，使得背部精磨暴露裸片的过程工艺难度很大。

发明内容

本申请的一个方面提供一种半导体封装方法，其包括：

将待封装芯片贴装于载板上，所述待封装芯片的背面朝上，正面朝向所述载板；

形成包封层，所述包封层覆盖在整个所述载板上，用于包封住所述待封装芯片；

对所述包封层的厚度进行减薄，将所述包封层相对于所述载板设置的第一表面减薄至距离所述待封装芯片的背面为待处理厚度的位置；

对所述包封层的第一表面进行等离子体处理，除去所述待处理厚度的包封层，露出所述待封装芯片的背面。

可选的，对所述包封层的第一表面进行等离子体处理时，向等离子体处理空间供给的处理气体包括氧气和四氟化碳中的至少一种。

可选的，向等离子体清洗处理空间供给的处理气体中包含所述氧气和所述四氟化碳，其中，所述氧气的体积占比为30％～55％，所述四氟化碳的体积占比为45％～70％。

可选的，在对所述包封层的第一表面进行等离子体处理时，所采用的工作温度为20℃～30℃；和/或，

在对所述包封层的第一表面进行等离子体处理时，所采用的电功率为1500W～2000W。

可选的，对所述包封层的第一表面进行等离子体处理的时长为10分钟～15分钟。

可选的，所述待处理厚度大于或等于20μm。

可选的，在所述将待封装芯片贴装于所述载板上之前，所述方法还包括：

在所述待封装芯片的正面形成保护层。

可选的，在形成包封层之后，所述方法包括：

剥离所述载板，露出所述待封装芯片的正面；

在所述待封装芯片的正面形成再布线结构，所述再布线结构用于将所述待封装芯片的正面的焊垫引出。

可选的，在对所述包封层的第一表面进行等离子体处理之后，剥离所述载板之前，所述方法包括在所述包封层的第一表面贴装支撑层；及

在所述待封装芯片的正面形成再布线结构之后，所述方法包括剥离所述支撑层。

本申请的另一个方面提供一种半导体封装结构，所述半导体封装结构包括：

包封层，设有内凹的腔体；

芯片，设于所述腔体内，且所述芯片的背面露出于所述包封层的表面；

保护层，形成于所述芯片的正面，且所述保护层上形成有保护层开口，所述保护层开口位于所述芯片正面的焊垫对应位置处；

再布线结构，形成于所述芯片的正面，用于将所述芯片正面的焊垫引出。

本申请实施例提供的上述半导体封装方法，通过等离子体处理除去所述包封层的待处理厚度露出所述待封装芯片的背面，在等离子体处理的过程中，只会去除所述包封层，而对所述待封装芯片的表面的损伤很小，故而可以在保证所述待封装芯片的完好的条件下，将所述待封装芯片的背面暴露，从而保证封装的成功率及产品的良率。

附图说明

图1是根据本申请一实例性实施例提出的半导体封装方法的流程图。

图2(a)-图2(m)是根据本申请一示例性实施例中半导体封装方法的工艺流程图。

图3是根据本申请一示例性实施例提出的载板正面结构示意图。

图4是根据本申请一示例性实施例提供的利用上述半导体封装方法得到的半导体封装结构的结构示意图。

具体实施方式

这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本申请相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本申请的一些方面相一致的装置和方法的例子。

在本申请使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本申请。除非另作定义，本申请使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本申请说明书以及权利要求书中使用的“一个”或者“一”等类似词语也不表示数量限制，而是表示存在至少一个。“多个”表示两个或两个以上。“包括”或者“包含”等类似词语意指出现在“包括”或者“包含”前面的元件或者物件涵盖出现在“包括”或者“包含”后面列举的元件或者物件及其等同，并不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而且可以包括电性的连接，不管是直接的还是间接的。“上”和/或“下”等类似词语只是为了便于说明，而并非限于一个位置或者一种空间定向。在本申请说明书和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。还应当理解，本文中使用的术语“和/或”是指并包含一个或多个相关联的列出项目的任何或所有可能组合。

根据本申请的各个实施例，提供了一种半导体封装方法。在封装过程中，将待封装芯片贴装于载板上，所述待封装芯片的背面朝上，正面朝向所述载板；形成包封层，所述包封层覆盖在整个所述载板上，用于包封住所述待封装芯片；对所述包封层的厚度进行减薄，将所述包封层相对于所述载板设置的第一表面减薄至距离所述待封装芯片的背面为待处理厚度的位置；对所述包封层的第一表面进行等离子体处理，除去所述待处理厚度露出所述待封装芯片的背面。本申请的上述实施方式，通过等离子体处理除去所述包封层的待处理厚度露出所述待封装芯片的背面，由于在等离子体处理的过程中，只会去除所述包封层，而对所述待封装芯片的表面的损伤很小，故而能够在保证所述待封装芯片的完好的条件下，将所述待封装芯片的背面暴露，从而保证封装的成功率及产品的良率。

如图1、图2(a)-图2(m)、图3和图4所示，本申请提供一种半导体封装方法及半导体封装结构。

图1是根据本申请一实例性实施例提出的半导体封装方法的流程图。如图1所示，半导体封装方法包括下述步骤：

步骤101：将待封装芯片贴装于载板上，所述待封装芯片的背面朝上，正面朝向所述载板；

步骤102：形成包封层，所述包封层覆盖在整个所述载板上，用于包封住所述待封装芯片；

步骤103：对所述包封层的厚度进行减薄，将所述包封层相对于所述载板设置的第一表面减薄至距离所述待封装芯片的背面为待处理厚度的位置；

步骤104：对所述包封层的第一表面进行等离子体处理，除去所述待处理厚度的包封层，露出所述待封装芯片的背面。

在本实施例中，在步骤101之前，即在将待封装芯片贴装于载板之前，可以在待封装芯片的正面形成保护层。所述保护层可以在将半导体晶圆切割成多个待封装芯片之前形成在半导体晶圆的正面上，之后再对半导体晶圆进行切割，得到正面形成有保护层的待封装芯片。当然可以理解的是，在工艺允许的情况下，还可以将半导体晶圆切割成待封装芯片后，在每个待封装芯片正面形成保护层，具体根据实际的情况选择。

如图2(a)所示，在半导体晶圆100正面即对应待封装芯片201正面的表面形成一保护层202，之后再将形成有保护层202的所述半导体晶圆100沿着切割道进行切割，得到多个形成有保护层的待封装芯片201。

保护层202采用绝缘材料，如聚酰亚胺、环氧树脂、ABF(Ajinomoto buildupfilm)以及PBO(Polybenzoxazole)等。可选地，保护层的材料选择绝缘，且能够适应化学清洗、研磨等的材料。保护层可以通过层压(Lamination)、涂覆(Coating)、印刷(Printing)等方式形成在半导体晶圆上。

在步骤101中，待封装芯片201通过粘接层203贴装于载板200。如图2(b)所示，在载板200上设置有粘接层203，用以粘结待封装芯片201。且粘接层203可采用易剥离的材料，以便将载板200和背面封装好的待封装芯片201剥离开来，例如可采用通过加热能够使其失去粘性的热分离材料。

在其他实施例中，粘接层203可采用两层结构，热分离材料层和芯片附着层，热分离材料层粘贴在载板200上，在加热时会失去黏性，进而能够从载板200上剥离下来，而芯片附着层采用具有粘性的材料层，可以用于粘贴待封装芯片201。而待封装芯片201从载板200剥离开来后，可以通过化学清洗方式去除其上的芯片附着层。在一实施例中，可通过层压、印刷等方式，在载板200上形成粘接层203。

如图2(c)所示，正面形成有保护层202的待封装芯片201(图中示出了多个待封装芯片)贴装于载板200上。

在一实施例中，如图3所示，载板200上预先设置有待封装芯片201的粘贴位置，在形成粘接层203之后，将待封装芯片201的正面朝向载板200而粘贴在载板200的预定位置A处。在一实施例中，形成粘接层203之前，可采用激光、机械刻图、光刻等方式在载板200上预先标识出待封装芯片的粘贴位置，而同时待封装芯片201上也设置有对位标识，以在粘贴时与载板200上的粘贴位置瞄准对位。需要注意的是，保护层在某种光线下可以是透明的，以便能够看清设置在待封装芯片201上的对位标识，能够将待封装芯片201准确无误的粘贴在预定位置A处。可以理解的是，一次封装过程中，待封装芯片201可以是多个，即在载板200上同时贴装多个待封装芯片201，进行封装，并在完成封装后，再切割成多个封装体；一个封装体可以包括一个或多个待封装芯片，而多个待封装芯片的位置可以根据实际产品的需要进行自由设置。

在步骤102中，如图2(d)所示，包封层204覆盖在粘接层203上，且形成在待封装芯片201的背面。包封层204用于将载板200和待封装芯片201完全包封住，以重新构造一平板结构，以便在将载板200剥离后，能够继续在重新构造的该平板结构上进行再布线和封装。

在一实施例中，包封层204可采用层压环氧树脂膜或ABF(Ajinomoto buildupfilm)的方式形成，也可以通过对环氧树脂化合物进行注塑成型(Injection molding)、压模成型(Compression molding)或转移成型(Transfer molding)的方式形成。

在利用包封层204包封时，由于包封层在成型时需要高压成型，在此过程中包封材料容易渗透到载板200与待封装芯片201之间。通过本申请的实施例，在待封装芯片201外形成一层保护层202，保护层202能够防止包封材料渗透到待封装芯片201表面，而且即使包封材料有渗入，在与载板剥离之后，还可以通过化学方式或者研磨方式直接处理保护层202的表面，而不会直接接触到待封装芯片201的正面，进而无法破坏待封装芯片201正面的电路结构。

在步骤103中，如图2(e)所示，包封层204包括与载板200相对的第一表面2041，基本上呈平板状，且与载板200的表面平行。

包封层204的厚度可以通过对第一表面2041进行研磨或抛光来减薄，将包封层204的第一表面2041减薄至距离待封装芯片201的背面为待处理厚度T的位置。在减薄包封层204的研磨或抛光处理过程中，待封装芯片201的背面始终有待处理厚度T的包封层204保护，从而在减薄包封层204的处理过程中，避免了损伤待封装芯片201。

待处理厚度T大于或等于20μm，也就是说，由于待封装芯片201的背面至少有20μm的厚度的包封层204保护，在减薄包封层204的研磨或抛光处理过程中，不会损伤待封装芯片201，也不会使待封装芯片201碎裂。

较佳地，待处理厚度T为20μm～30μm，这样，通过控制待处理厚度T的具体厚度，能够更为快速地完成后续工艺中通过等离子体处理除去待处理厚度T的包封层的步骤。

在步骤104中，如图2(f)和图2(g)所示，对包封层204的第一表面2041进行等离子体处理，除去待处理厚度T的包封层204，露出待封装芯片201的背面。图2(f)中的箭头为进行等离子体处理的方向。图2(g)中是包封层204的第一表面2041完成等离子体处理后的示意图。

具体地，发明人(们)通过大量试验得出，在一些实施例中，在对包封层204的第一表面2041进行等离子体处理时，向等离子体处理空间供给的处理气体包括氧气和四氟化碳中的至少一种。

进一步，发明人(们)通过大量试验得出，在一些实施例中，在对所述待封装产品进行等离子体处理时，向等离子体清洗处理空间供给的处理气体中包含所述氧气和所述四氟化碳，其中，所述氧气的体积占比为30％～55％，所述四氟化碳的体积占比为45％～70％，该等离子体处理的效果较佳。

在对包封层204的第一表面2041进行等离子体处理时，所采用的工作温度为20℃～30℃。较佳地，所采用的工作温度为25℃。在对包封层204的第一表面2041进行等离子体处理时，所采用的电功率为1500W～2000W，比如1600W、2000W等。在对包封层204的第一表面2041进行等离子体处理时，对包封层204的第一表面2041进行等离子体处理的时长为10分钟～15分钟。

采用上述工艺条件对对包封层204进行等离子体处理以去除待处理厚度T，不仅能够避免待封装芯片201受到损伤的有益效果，同时能够快速、高效的完成处理过程，保证后期封装的质量，也有利于保证封装后的芯片在使用过程中的稳定性。

这是由于等离子体处理除去包封层204的待处理厚度T的方式，在处理过程中只会去除包封层204，而对待封装芯片201的表面的损伤很小，故而可以在保证待封装芯片201的完好的条件下，将待封装芯片201的背面暴露，从而保证封装的成功率及产品的良率。

可选的，在步骤104之后，所示封装方法还包括在所述包封层远离所述载板的第一表面贴装支撑层。

所述支撑层至少贴装在所述包封层的第一表面的至少部分区域。如图2(h)所示，在一实施例中，在包封层204的第一表面2041之上贴装支撑层205，且所示支撑层205覆盖在包封层204的第一表面2041的全部区域。

所述支撑层的材料强度大于所述包封层的材料强度，使得该支撑层能够有效提高并保证封装过程中封装结构的机械强度，有效抑制各结构变形带来的不利影响，从而提高产品封装的效果。在另一些实施例中，支撑层也可通过喷涂(Spraying)、印刷(Printing)、涂覆(Coating)等方式形成于包封层204的第一表面2041上。

进一步，在一实施例中，如图2(i)所示，在贴装支撑层205之后，所述封装方法还包括剥离载板200，载板200剥落之后，暴露出来的表面是待封装芯片201的正面的保护层202和包封层204的第二表面2042。

在一实施例中，如图2(i)所示，由于载板200与保护层202之间、以及载板200与包封层204之间具有粘接层203，可以通过加热的方式，使得粘接层203在遇热后降低黏性，进而剥离载板200。通过加热粘接层203剥离载板200的方式，能够将在剥离过程中对待封装芯片201的损害降至最低。

剥离载板200后，得到了包括待封装芯片201、覆盖在待封装芯片201正面的保护层202以及包封待封装芯片201的包封层204的平板结构。在形成的上述平板结构上，可以根据实际情况进行再布线等。在其他实施例中，也可直接机械的剥离载板200。

本申请实施例中，在剥离了载板200之后，暴露出保护层202以及包封层204的第二表面2042，此时粘接层203中芯片附着层还存在于保护层202和包封层204的第二表面2042，而通过化学方式去除时，保护层202还能够保护待封装芯片表面不受破坏；在完全去除粘接层203后，如果之前渗入了包封材料时，还可以采用化学清洗或研磨的方式使得表面平整，有利于后面布线；而如果没有保护层，则无法通过化学方式或者研磨的方式处理待封装芯片表面，以免破坏待封装芯片正面的电路。

需要说明的是，对于不设置支撑层的实施例而言，在步骤S104之后，即可剥离所述载板，露出保护层和包封层。具体剥离的方法可参加上述相关描述，此处不予以赘述。

接续，如图2(j)所示，在保护层202上与多个所述待封装芯片的焊垫相对应的位置处形成保护层开口2021，每个保护层开口2021至少对应位于待封装芯片201的焊垫或者从焊垫引出的线路上，使得待封装芯片201正面的焊垫或者从焊垫引出的线路从保护层开口2021暴露出来。如果保护层材料是激光反应性材料，可以采用激光图形化的方式一次形成一个保护层开口2021的方式开孔；如果保护层材料是光敏材料，则可以采用光刻图形化方式，一次形成多个保护层开口2021的开孔方式。保护层开口2021的形状可以是圆的，当然也可以是其他形状如椭圆形、方形、线形等。

进一步，在一些实施例中，在待封装芯片201的保护层202上进行再布线，即形成再布线结构。待封装芯片201正面具有芯片内部电路的焊垫，通过在待封装芯片201正面上进行再布线，可以将这些焊垫引出。如图2(k)所示，所述再布线结构包括：第一再布线层206，形成于所述保护层202和露出的包封层204上，且通过保护层开口2021与芯片201的焊垫电连接；以及正面第一包封层207，形成于第一再布线层206以及露出的保护层202和包封层204上，且具有第一开口，所述正面第一包封层207的第一开口内设置有与第一再布线层206电连接的第一导电凸柱208。第一导电凸柱208的形状优选为圆形，当然也可以是长方形、正方形等其他形状，且导电凸柱208与第一再布线层206电连接。

进一步，在一可选实施例中，形成再布线结构时，如果需要表面是完整的同一材料的话，还可以在保护层202上形成一层钝化层，具体可在钝化层形成与保护层开口2021对应的钝化层开口，以进行再布线。

在一实施例中，由于在保护层202上已经形成有保护层开口，在形成第一再布线层206时，至少可以直接看到保护层开口，因此形成第一再布线层206时能够更加准确的对位。

进一步，在形成再布线结构之后，所述封装方法还包括剥离所述支撑层205。如图2(l)所示。可直接机械的剥离支撑层205，也可通过其他方法进行剥离，本申请对此不做限定，可根据具体应用环境进行设置。

在另一实施例中，也可以将对所述包封层的厚度进行减薄的工序放在形成再布线结构之后。即，先完成在待封装芯片的保护层上进行再布线之后，接续剥离所述支撑层之后，再对所述包封层的厚度进行减薄，露出所述待封装芯片的背面。对所述包封层的厚度进行减薄的具体方案可参加上述相关描述，此处不予以赘述。

在一实施例中，在多个待封装芯片201一起封装的情况，完成再布线结构的封装后，通过激光或机械切割方式将整个封装结构切割成多个封装体，如图2(m)所示，形成的封装体的结构图如图4所示。

进一步，在一实施例中，可在芯片201的正面进行重复再布线，比如可以同样地方式在正面包封层外形成第二再布线层或更多个再布线层，以实现产品的多层再布线。

需要说明的是，在另一实施例中，在所述保护层上与多个所述待封装芯片的焊垫相对应的位置处形成保护层开口2021，可以是在将形成有保护层的所述晶圆切割成多个所述待封装芯片之前，而使得待封装芯片201正面的焊垫或者从焊垫引出的线路从保护层开口2021暴露出来。形成保护层开口的具体方案可参加上述相关描述，此处不予以赘述。

在形成有所述保护层202的待封装芯片粘贴在所述载板200的粘接层203上之后，多个保护层开口2021呈中空状态。

在另一实施例中，在所述保护层上与多个所述待封装芯片的焊垫相对应的位置处形成保护层开口2021之后，还包括：在保护层开口中填充导电介质，使得导电介质与所述待封装芯片的焊垫电连接。导电介质在保护层开口中形成竖直的连接结构，使得将芯片表面的焊垫延伸至保护层表面，保护层可以围绕形成在连接结构的四周。

图4是根据本申请一示例性实施例提供的利用上述半导体封装方法得到的芯片封装结构的结构示意图。如图4所示，半导体封装结构包括：

包封层204，设有内凹的腔体；

芯片201，设于所述腔体内，且芯片201的背面露出于包封层204的表面；

保护层202，形成于芯片201的正面，且保护层202上形成有保护层开口2021，保护层开口2021位于芯片201正面的焊垫对应位置处；

再布线结构，形成于芯片201的正面，用于将芯片201正面的焊垫引出。

在一些实施例中，所述再布线结构包括：第一再布线层206，形成于所述保护层202和露出的包封层204上，且通过保护层开口2021与芯片201的焊垫电连接；以及正面第一包封层207，形成于第一再布线层206以及露出的保护层202和包封层204上，且具有第一开口2071，所述正面第一包封层207的第一开口2071内设置有与第一再布线层206电连接的第一导电凸柱208。

在另一实施例中，所述再布线结构包括更多个再布线层，以实现产品的多层再布线。

本实施例的半导体封装结构，通过芯片201的背面露出于包封层204的表面的设置，能够达到强化芯片散热的目的。

在本申请中，所述装置实施例与方法实施例在不冲突的情况下，可以互为补充。

以上所述仅为本申请的较佳实施例而已，并不用以限制本申请，凡在本申请的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本申请保护的范围之内。

Claims (9)

1.一种半导体封装方法，其特征在于，其包括：

将待封装芯片贴装于载板上，所述待封装芯片的背面朝上，正面朝向所述载板；

形成包封层，所述包封层覆盖在整个所述载板上，用于包封住所述待封装芯片；

采用研磨或抛光的方式对所述包封层的厚度进行减薄，将所述包封层相对于所述载板设置的第一表面减薄至距离所述待封装芯片的背面为待处理厚度的位置；所述待处理厚度大于或等于20μm；

对所述包封层的第一表面进行等离子体处理，除去所述待处理厚度的包封层，露出所述待封装芯片的背面。

2.如权利要求1所述的半导体封装方法，其特征在于，对所述包封层的第一表面进行等离子体处理时，向等离子体处理空间供给的处理气体包括氧气和四氟化碳中的至少一种。

3.如权利要求2所述的半导体封装方法，其特征在于，向等离子体清洗处理空间供给的处理气体中包含所述氧气和所述四氟化碳，其中，所述氧气的体积占比为30％～55％，所述四氟化碳的体积占比为45％～70％。

4.如权利要求2所述的半导体封装方法，其特征在于，在对所述包封层的第一表面进行等离子体处理时，所采用的工作温度为20℃～30℃；和/或，

在对所述包封层的第一表面进行等离子体处理时，所采用的电功率为1500W～2000W。

5.如权利要求2所述的半导体封装方法，其特征在于，对所述包封层的第一表面进行等离子体处理的时长为10分钟～15分钟。

6.如权利要求1所述的半导体封装方法，其特征在于，在所述将待封装芯片贴装于所述载板上之前，所述方法还包括：

在所述待封装芯片的正面形成保护层。

7.如权利要求1-6中任意一项所述的半导体封装方法，其特征在于，在形成包封层之后，所述方法包括：

剥离所述载板，露出所述待封装芯片的正面；

在所述待封装芯片的正面形成再布线结构，所述再布线结构用于将所述待封装芯片的正面的焊垫引出。

8.如权利要求7所述的半导体封装方法，其特征在于，在对所述包封层的第一表面进行等离子体处理之后，剥离所述载板之前，所述方法包括在所述包封层的第一表面贴装支撑层；及

在所述待封装芯片的正面形成再布线结构之后，所述方法包括剥离所述支撑层。

9.一种半导体封装结构，其特征在于，所述半导体封装结构由如权利要求1至8中任一项所述的半导体封装方法所制备，所述半导体封装结构包括：

包封层，设有内凹的腔体；

芯片，设于所述腔体内，且所述芯片的背面露出于所述包封层的表面；

保护层，形成于所述芯片的正面，且所述保护层上形成有保护层开口，所述保护层开口位于所述芯片正面的焊垫对应位置处；

再布线结构，形成于所述芯片的正面，用于将所述芯片正面的焊垫引出。

Images