CN115483115A - 半导体封装方法及半导体产品 - Google Patents

半导体封装方法及半导体产品 Download PDF

Info

Publication number
CN115483115A
CN115483115A CN202110666137.0A CN202110666137A CN115483115A CN 115483115 A CN115483115 A CN 115483115A CN 202110666137 A CN202110666137 A CN 202110666137A CN 115483115 A CN115483115 A CN 115483115A
Authority
CN
China
Prior art keywords
semiconductor
semiconductor packaging
layer
electric element
carrier plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110666137.0A
Other languages
English (en)
Inventor
周辉星
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SIPLP Microelectronics Chongqing Ltd
Original Assignee
SIPLP Microelectronics Chongqing Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SIPLP Microelectronics Chongqing Ltd filed Critical SIPLP Microelectronics Chongqing Ltd
Priority to CN202110666137.0A priority Critical patent/CN115483115A/zh
Publication of CN115483115A publication Critical patent/CN115483115A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49534—Multi-layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本申请提供一种半导体封装方法及半导体产品。半导体封装方法包括：形成半导体封装结构；半导体封装结构包括电气元件、包封层及再布线结构，包封层至少覆盖电气元件的侧面，再布线结构设于半导体封装结构中电气元件正面所在的一侧并与电气元件电连接；将半导体封装结构设置于第一载板上；其中，半导体封装结构中再布线结构所在的一侧朝向第一载板；采用液态喷涂的方式在第一载板上形成金属屏蔽层，金属屏蔽层包覆半导体封装结构的外周侧。上述半导体封装方法，采用液态喷涂的方式形成金属屏蔽层，工艺流程简单，方便操作，有利于降低半导体产品封装所需的时间，有利于提高半导体产品生产效率，减少封装成本。

Description

半导体封装方法及半导体产品
技术领域
本申请涉及一种半导体技术领域，尤其涉及一种半导体封装方法及半导体产品。
背景技术
电磁干扰(EMI)屏蔽部件在封装结构中用以减少无线电波(radio waves)，电磁场(electromagnetic fields)和静电场(electrostatic fields)的干扰。在传统的封装工艺中，电磁干扰(EMI)屏蔽部件的制备过程复杂且耗时。通常采用金属溅射的方式在封装体周围形成金属壳体以作为电磁干扰屏蔽部件。然而金属溅射过程需要很高的真空度才可以完成，而实现所必须的真空度需要花费时间较久(抽真空时间久)，达到真空度所须的时间常常为实际的溅射过程的数倍。从而大大降低了生产效率，提高了封装体的制备成本。
发明内容
本申请的一个方面提供一种半导体封装方法，其包括：
形成半导体封装结构；所述半导体封装结构包括电气元件、包封层及再布线结构，所述包封层至少覆盖所述电气元件的侧面，所述再布线结构设于所述半导体封装结构中所述电气元件正面所在的一侧并与所述电气元件电连接；
将半导体封装结构设置于第一载板上；其中，所述半导体封装结构中所述再布线结构所在的一侧朝向所述第一载板；
采用液态喷涂的方式在所述第一载板上形成金属屏蔽层，所述金属屏蔽层包覆所述半导体封装结构的外周侧。
可选的，在形成金属屏蔽层之后，所述方法包括：
剥离所述第一载板。
可选的，所述第一载板上设置的半导体封装结构数量为两组以上时，所述将半导体封装结构设置于第一载板上包括：
将至少两组半导体封装结构间隔设置于所述第一载板上。
可选的，在剥离所述第一载板之后，形成具有金属屏蔽层以及至少两组半导体封装结构的半导体组件，所述方法包括：
对所述半导体组件进行切分，形成至少两个半导体产品，至少两个所述半导体产品各包括一个半导体封装结构及包覆于所述半导体封装结构外周侧的金属屏蔽结构。
可选的，所述形成半导体封装结构包括：
将至少一组电气元件贴设于第二载板；每一组所述电气元件的正面均设有电性连接键，且每一组所述电气元件的正面朝向所述第二载板；
在所述第二载板上形成包封层，所述包封层至少覆盖每一组所述电气元件的侧面。
可选的，在形成所述包封层之后，所述方法包括：
剥离所述第二载板；
在每一组所述电气元件正面所在的一侧形成再布线结构，形成半导体封装组件；所述再布线结构连接所述电性连接键；所述再布线结构包括导电迹线层、位于所述导电迹线层靠近每一组所述电气元件一侧的第一导电凸柱及位于所述导电迹线层远离所述每一组电气元件一侧的导电凸柱。
可选的，在形成再布线结构之后，所述方法包括：
对所述半导体封装组件进行切分，形成所述半导体封装结构。
可选的，所述电气元件包括裸片和被动元件中的至少一个。
可选的，所述电气元件为至少一个裸片和至少一个被动元件。
本申请的另一个方面提供一种半导体产品，其包括金属屏蔽结构及半导体封装结构，所述半导体封装结构包括电气元件、包封层及再布线结构；所述电气元件的正面设有电性连接键，所述包封层至少覆盖所述电气元件的侧面，所述再布线结构设于所述半导体封装结构中所述电气元件正面所在的一侧并与所述电气元件电连接；所述金属屏蔽结构包覆所述半导体封装结构的外周侧，并露出所述再布线结构所在的一侧。
本申请实施例提供的上述半导体封装方法及半导体产品，采用液态喷涂的方式形成金属屏蔽层，工艺流程简单，方便操作，有利于降低半导体产品封装所需的时间，有利于提高半导体产品生产效率，减少封装成本。
附图说明
图1是根据本公开一实例性实施例提出的半导体封装方法的流程图。
图2-图11是根据本公开一示例性实施例中半导体封装方法的工艺流程图。
具体实施方式
这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本申请相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本申请的一些方面相一致的装置和方法的例子。
在本申请使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本申请。除非另作定义，本申请使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本申请说明书以及权利要求书中使用的“一个”或者“一”等类似词语也不表示数量限制，而是表示存在至少一个。“多个”表示两个或两个以上。“包括”或者“包含”等类似词语意指出现在“包括”或者“包含”前面的元件或者物件涵盖出现在“包括”或者“包含”后面列举的元件或者物件及其等同，并不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而且可以包括电性的连接，不管是直接的还是间接的。“上”和/或“下”等类似词语只是为了便于说明，而并非限于一个位置或者一种空间定向。在本申请说明书和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。还应当理解，本文中使用的术语“和/或”是指并包含一个或多个相关联的列出项目的任何或所有可能组合。
电磁干扰(EMI)屏蔽部件在封装结构中用以减少无线电波(radio waves)，电磁场(electromagnetic fields)和静电场(electrostatic fields)的干扰。在传统的封装工艺中，电磁干扰(EMI)屏蔽部件的制备过程复杂且耗时。通常采用金属溅射的方式在封装体周围形成金属壳体以作为电磁干扰屏蔽部件。然而金属溅射过程需要很高的真空度才可以完成，而实现所必须的真空度需要花费时间较久(抽真空时间久)，达到真空度所须的时间常常为实际的溅射过程的数倍。从而大大降低了生产效率，提高了封装体的制备成本。为解决上述问题，本申请提供了一种半导体封装方法。在封装过程中，首先形成半导体封装结构；所述半导体封装结构包括电气元件、包封层及再布线结构，所述包封层至少覆盖所述电气元件的侧面，所述再布线结构设于所述半导体封装结构中所述电气元件正面所在的一侧并与所述电气元件电连接。进而，将半导体封装结构设置于第一载板上；其中，所述半导体封装结构中所述再布线结构所在的一侧朝向所述第一载板；进一步，采用液态喷涂的方式在所述第一载板上形成金属屏蔽层，所述金属屏蔽层包覆所述半导体封装结构的外周侧。该半导体封装方法，采用液态喷涂的方式形成金属屏蔽层，工艺流程简单，方便操作，有利于降低半导体产品封装所需的时间，有利于提高半导体产品生产效率，减少封装成本。
如图1至图11所示，本公开提供一种半导体封装方法。图1是根据本公开一实例性实施例提出的半导体封装方法的流程图。如图1所示，半导体封装方法包括下述步骤101至步骤103：
步骤101：形成半导体封装结构。所述半导体封装结构包括电气元件、包封层及再布线结构，所述包封层至少覆盖所述电气元件的侧面，所述再布线结构设于所述半导体封装结构中所述电气元件正面所在的一侧并与所述电气元件电连接。
步骤102：将半导体封装结构设置于第一载板上；其中，所述半导体封装结构中所述再布线结构所在的一侧朝向所述第一载板。
步骤103：采用液态喷涂的方式在所述第一载板上形成金属屏蔽层，所述金属屏蔽层包覆所述半导体封装结构的外周侧。
在一些实施例中，在步骤101中，可形成如图7所示的半导体封装结构2001。该半导体封装结构2001包括电气元件、包封层204及再布线结构。
请结合图2至图7所示，步骤101具体可包括如下步骤1011至步骤1016：
步骤1011：提供电气元件。
请结合图3至7所示，在一些实施例中，电气元件包括裸片201和被动元件202。被动元件202可以是电容、电阻、电感等。当然，在其它一些实施例中，电气元件也可仅包括裸片或被动元件。
如图3至图7所示，在一些实施例中，所述步骤1011包括提供裸片201和被动元件202。
请结合图2所示，图2示意出提供裸片201的方法流程。图2所示的半导体晶圆100为按照预定需求提供的具有特定功能的晶圆(即硅片)。半导体晶圆100的正面即对应裸片201的正面，具有绝缘层2011和焊垫2012。焊垫2012用于和外界进行电连接。半导体晶圆100的正面即半导体晶圆100的活性面。
具体可利用切割设备，对半导体晶圆100沿着切割道进行切割，得到多个独立的裸片201。切割工艺可以用机械切割也可以用激光切割。
为了方便后续的工艺流程的展示，后续的裸片201可采用图2所得的裸片的简化示意结构图。需要说明的是，该图3及后续其他图示中，裸片201的正面仍具有绝缘层和焊垫。
步骤1012：将至少一组电气元件贴设于第二载板；所述电气元件的正面设有电性连接键，且所述电气元件的正面朝向所述第二载板。
请结合图3所示，将两组电气元件(即两组裸片201和被动元件202)按照预设位置贴设于第二载板200。焊垫2012作为裸片201的电性连接键。被动元件202具有相对的正面和背面。相应地，每一被动元件202的正面也设有相应的电性连接键。裸片201的正面和被动元件202的正面朝向一致，均朝向第二载板200，即二者的电性连接键靠近第二载板200一侧，以便后续进行再布线。
需要说的是，为了便于示意，图3及后续其他图示中，示出了两组电气元件。可以理解的是，具体实施时，可以将更多组电气元件按照预设位置间隔设于第二载板200上。或者在工艺条件运行的情况下，也可以将一组电气元件按照预设位置设置于载板上。每一组电气元件可包括一组被动元件202和一组裸片201。一组裸片201包括一个或多个裸片201。一组被动元件202相应包括一个或多个被动元件202。
裸片201和被动元件202可通过粘接层203贴装于第二载板200上。粘接层203用以粘结裸片201和被动元件202。粘接层203可采用易剥离的材料，以便在后续工序中，将载板和剥离开来，例如可采用通过加热能够使其失去粘性的热分离材料。
可选的，在另一些实施例中，粘接层203可采用两层结构，热分离材料层和附着层，热分离材料层粘贴在第二载板200上，在加热时会失去黏性，进而能够从第二载板200上剥离下来，而附着层采用具有粘性的材料层，可以用于粘贴裸片201和被动元件202。而裸片201和被动元件202从第二载板200剥离开来后，可以通过化学清洗方式去除其上的附着层。在一实施例中，可通过层压、印刷等方式，在第二载板200上形成粘接层。
步骤1013：在所述第二载板上形成包封层，所述包封层至少覆盖所述电气元件的侧面。
如图4所示，在第二载板200上形成包封层204。该包封层204至少可包覆裸片201和被动元件202的侧面。比如，该包封层204能够包覆被动元件202远离载板的表面、裸片201的背面及露出的第二载板200。对于第二载板200上具有粘接层203的，包封层204能够包覆被动元件202的背面、裸片201的背面以及露出的粘结层。当然，如果第二载板200靠近裸片201和被动元件202一侧的表面依然有露出区域，该露出区域也能够被包封层包覆。如图4所示，包封层204将第二载板200、具有裸片201及被动元件202完全包封住，以重新构造一平板结构，以便在将第二载板200剥离后，能够继续在重新构造的该平板结构上进行再布线和封装。
在一实施例中，包封层204可采用注塑成型、热压成型、传递成型等塑性材料成型的方式成型。
包封层204的材质可以是各种聚合物、树脂或者树脂、聚合物复合材料，例如具有填充物的树脂，或者其它具有类似特性的材料。
包封层204远离第二载板200的上表面基本上呈平板状，且与第二载板200的表面平行或基本平行。包封层204的厚度可以通过对上表面进行研磨或抛光来减薄。在一些可选实施例中，包封层204的厚度可减薄至裸片201的背面。
需要说明的是，在一些实施例中，还可在步骤1012之前在裸片201和被动元件202的正面形成保护层，进而再将形成有保护层的裸片和被动元件贴设于第二载板上。保护层的设置能够防止包封材料渗透到裸片和被动元件的表面，而不会直接接触到裸片的正面以及被动元件的正面，从而不会对裸片201的正面的电路结构以及被动元件造成破坏。
步骤1014：剥离所述第二载板。
对于裸片201和被动元件202与第二载板200之间具有热分解膜的粘接层203的，可以通过加热的方式使得粘接层在遇热后降低黏性，进而剥离第二载板200。通过加热粘接层203剥离载板200的方式，能够将在剥离过程中对裸片201和被动元件202的损害降至最低。当然，在其他实施例中，也可直接机械的剥离第二载板200。
步骤1015：在所述电气元件正面所在的一侧形成再布线结构，形成半导体封装组件。所述再布线结构连接所述电性连接键。所述再布线结构包括导电迹线层、位于所述导电迹线层靠近所述电气元件一侧的第一导电凸柱及位于所述导电迹线层远离所述电气元件一侧的第二导电凸柱。
请结合图5所示，在一些实施例中，剥离第二载板200后，可暴露出原本朝向第二载板200的包封层204的下表面、裸片201的焊垫2012及被动元件202的电性连接键。如此，在剥离第二载板200后，可以得到包括裸片201、被动元件202以及包封层204的板状结构。该板状结构中原来靠近第二载板200一侧的各部件的表面在同一平面内。在形成的板状结构上，可以根据实际情况进行布线，使得裸片201和被动元件202与外界形成电连接。可选的，还可同时形成裸片201和被动元件202之间的电连接。
进一步，在裸片201和被动元件202正面所在的一侧形成再布线结构。具体可通过如下步骤1051至步骤1055实现：
步骤1051：在剥离载板200后形成的板状结构上形成第一介电层208。
第一介电层可以采用层压、旋涂、印刷、模塑或者其它适合的方式形成。第一介电层为一层或多层的绝缘材料。第一介电层的材质可以为ABF，PI聚酰亚胺，PBO聚苯并恶唑，有机聚合物膜，有机聚合物复合材料或者其它具有类似特性的材料。
步骤1052：在第一介电层208上形成第一介电层开口。第一介电层开口与裸片201的焊垫2012及被动元件202的电性连接键对应。
步骤1053：在第一介电层开口中填充导电介质，形成第一导电凸柱205。第一导电凸柱205分别与对应的焊垫2012、电性连接键连接。
步骤1054：在第一介电层208外形成导电迹线层206以及在所述导电迹线层远离裸片201和被动元件202的一侧形成第二导电凸柱207。
步骤1055：在导电迹线层206和导电凸柱207的表面形成第二介电层209，以保护导电迹线层206和导电凸柱207，形成如图5所示的半导体封装组件。这里所形成的第二介电层209的厚度可以为刚刚露出导电凸柱207的表面；也可以将第二介电层209覆盖住第一介电层208和导电迹线层206上的所有露出表面，之后再减薄至导电凸柱207的表面。
第二介电层可以采用层压、旋涂、印刷、模塑或者其它适合的方式形成。第二介电层为一层或多层的绝缘材料。第二介电层的材质可以为ABF，PI聚酰亚胺，PBO聚苯并恶唑，有机聚合物膜，有机聚合物复合材料或者其它具有类似特性的材料。
第一导电凸柱205和第二导电凸柱207形状优选为圆形，当然也可以是长方形、正方形等其他形状，且第一导电凸柱205和第二导电凸柱207均与导电迹线层206电连接。
在另一实施例中，可以在形成导电迹线层206之后，接续在导电迹线层206以及露出的第一介电层208上形成第二介电层209。并在第二介电层209中按照预设位置形成第二介电层开口，之后在所述第二介电层开口内形成与导电迹线层206电连接的第二导电凸柱207。
需要说明的是，第一导电凸柱205、导电迹线层206以及第二导电凸柱207均采用导电材质形成，比如金属铜。第一导电凸柱205、导电迹线层206以及第二导电凸柱207可以采用金属溅射、电解电镀、无电极电镀等方式形成。第一导电凸柱205、导电迹线层206及导电凸柱207可分别在不同一导电层工艺中形成。可选的，在一些实施例中，第一导电凸柱205和导电迹线层206在同一导电层工艺中形成。
可以理解的是，对于电气元件为其他形式的实施方式，其再布线结构同样可采用上述方法形成。
进一步需要说明的是，对于在裸片和被动元件的正面形成有保护层的，也可在保护层中与电性连接键对应位置处形成保护层开口，并在保护层开口处填充导电介质以形成第一导电凸柱，而不用设置第一介电层。进而形成相应的导电迹线层及第二导电凸柱以及用以保护导电迹线层206和导电凸柱207的介电层。
步骤1016：对所述半导体封装组件进行切分，形成所述半导体封装结构。请结合图6和图7所示，对如图5所示所形成的半导体封装组件进行切分，以形成如图7所示的半导体封装结构2001。
请结合图8所示，在步骤102中，将两组半导体封装结构2001间隔设置于所述第一载板210上，相邻两个半导体封装结构之间形成间隙2000。
为了便于示意，图8及后续其他图示中，示出了两组半导体封装结构。可以理解的是，具体实施时，可以将更多半导体封装结构按照预设位置间隔设于第一载板210上。或者在工艺条件运行的情况下，也可以将一组半导体封装结构按照预设位置设置于第一载板上。每一组半导体封装结构可包括一个或多个半导体封装结构。
需要说明的是，半导体封装结构2001可以通过粘接层211贴设于第一载板210上。该粘接层211与上述粘接层203类似，具体可参见上述粘接层203的相关描述。
请结合图9所示，在步骤103中，采用液态喷涂的方式在第一载板210上形成金属屏蔽层212。金属屏蔽层212包覆半导体封装结构2001的外周侧。
这里所说的金属屏蔽层212包覆半导体封装结构2001的外周侧，可以理解为包覆半导体封装结构2001贴设于第一载板210后所暴露部分的外表面，即包覆半导体封装结构2001上设置再布线结构一侧以外部分的外表面。比如，如图9所示的半导体封装结构2001上除了设置再布线结构的一侧，其他部分的外表面(包括间隙2000处的外表面)均包覆有金属屏蔽层212。
在一些实施例中，金属屏蔽层212的厚度为30μm-50μm，其屏蔽效果较好。
在一些实施例中，金属屏蔽层212的材质可以为铜。当然也可以为铝合金或其他金属材质，本申请对此不做限定，可根据具体情况进行设置。
进一步，在步骤103之后，所述方法包括如下步骤104：
步骤104：剥离所述第一载板。
剥离第一载板210，形成如图10所示的具有金属屏蔽层212以及至少两组半导体封装结构2001的半导体组件。
进一步，在步骤104之后，所述方法包括如下步骤105：
步骤105：对所述半导体组件进行切分，形成至少两个半导体产品。每一所述半导体产品各包括一个或一组半导体封装结构及包覆于所述半导体封装结构外周侧的金属屏蔽结构。
请结合图10和图11所示，在对如图10所示的半导体组件进行切分后，形成至少两个如图11所示的半导体产品2002。该半导体产品2002包括半导体封装结构及对应包覆于半导体封装结构外周侧的金属屏蔽结构2120。金属屏蔽层212切分后形成对应各半导体封装结构的金属屏蔽结构2120。
特别的，在一些实施例中，该半导体产品2002为存储器类的产品。
本申请另提供一种半导体封装结构。请结合图7所示，在一些实施例中，该半导体封装结构2001包括：
电气元件，所述电气元件的正面设有电性连接键；
包封层204，至少覆盖所述电气元件的侧面；
再布线结构，设于所述半导体封装结构中所述电气元件正面所在的一侧并与所述电气元件电连接。
本实施例中半导体封装结构2001的各结构件均可参照上述半导体封装方法中所对应结构件的相关描述，此处不予以赘述。
本申请还提供一种半导体产品。请结合图11所示，该半导体产品2002包括金属屏蔽结构2120及如上所述的半导体封装结构2001，所述金属屏蔽结构2120包覆所述半导体封装结构2001的外周侧，并露出所述再布线结构所在的一侧。
该半导体产品2002的各结构件具体可参见上述相关描述，此处不予以赘述。
在本申请中，所述装置实施例与方法实施例在不冲突的情况下，可以互为补充。
以上所述仅为本申请的较佳实施例而已，并不用以限制本申请，凡在本申请的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本申请保护的范围之内。

Claims (10)

1.一种半导体封装方法，其特征在于，其包括：
形成半导体封装结构；所述半导体封装结构包括电气元件、包封层及再布线结构，所述包封层至少覆盖所述电气元件的侧面，所述再布线结构设于所述半导体封装结构中所述电气元件正面所在的一侧并与所述电气元件电连接；
将半导体封装结构设置于第一载板上；其中，所述半导体封装结构中所述再布线结构所在的一侧朝向所述第一载板；
采用液态喷涂的方式在所述第一载板上形成金属屏蔽层，所述金属屏蔽层包覆所述半导体封装结构的外周侧。
2.如权利要求1所述的半导体封装方法，其特征在于，在形成金属屏蔽层之后，所述方法包括：
剥离所述第一载板。
3.如权利要求2所述的半导体封装方法，其特征在于，所述第一载板上设置的所述半导体封装结构数量为两组以上，所述将半导体封装结构设置于第一载板上包括：
将至少两组半导体封装结构间隔设置于所述第一载板上。
4.如权利要求3所述的半导体封装方法，其特征在于，在剥离所述第一载板之后，形成具有金属屏蔽层以及至少两组半导体封装结构的半导体组件，所述方法包括：
对所述半导体组件进行切分，形成至少两个半导体产品，至少两个所述半导体产品各包括一个半导体封装结构及包覆于所述半导体封装结构外周侧的金属屏蔽结构。
5.如权利要求1所述的半导体封装方法，其特征在于，所述形成半导体封装结构包括：
将至少一组电气元件贴设于第二载板；每一组所述电气元件的正面均设有电性连接键，且每一组所述电气元件的正面朝向所述第二载板；
在所述第二载板上形成包封层，所述包封层至少覆盖每一组所述电气元件的侧面。
6.如权利要求5所述的半导体封装方法，其特征在于，在形成所述包封层之后，所述方法包括：
剥离所述第二载板；
在每一组所述电气元件正面所在的一侧形成再布线结构，形成半导体封装组件；所述再布线结构连接所述电性连接键；所述再布线结构包括导电迹线层、位于所述导电迹线层靠近每一组所述电气元件一侧的第一导电凸柱及位于所述导电迹线层远离每一组所述电气元件一侧的导电凸柱。
7.如权利要求6所述的半导体封装方法，其特征在于，在形成再布线结构之后，所述方法包括：
对所述半导体封装组件进行切分，形成所述半导体封装结构。
8.如权利要求1至7中任一项所述的半导体封装方法，其特征在于，所述电气元件包括裸片和被动元件中的至少一个。
9.如权利要求1至7中任一项所述的半导体封装方法，其特征在于，所述电气元件为至少一个裸片和至少一个被动元件。
10.一种半导体产品，其特征在于，包括金属屏蔽结构及半导体封装结构，所述半导体封装结构包括电气元件、包封层及再布线结构；所述电气元件的正面设有电性连接键，所述包封层至少覆盖所述电气元件的侧面，所述再布线结构设于所述半导体封装结构中所述电气元件正面所在的一侧并与所述电气元件电连接；所述金属屏蔽结构包覆所述半导体封装结构的外周侧，并露出所述再布线结构所在的一侧。
CN202110666137.0A 2021-06-16 2021-06-16 半导体封装方法及半导体产品 Pending CN115483115A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110666137.0A CN115483115A (zh) 2021-06-16 2021-06-16 半导体封装方法及半导体产品

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110666137.0A CN115483115A (zh) 2021-06-16 2021-06-16 半导体封装方法及半导体产品

Publications (1)

Publication Number Publication Date
CN115483115A true CN115483115A (zh) 2022-12-16

Family

ID=84419640

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110666137.0A Pending CN115483115A (zh) 2021-06-16 2021-06-16 半导体封装方法及半导体产品

Country Status (1)

Country Link
CN (1) CN115483115A (zh)

Similar Documents

Publication Publication Date Title
CN108172551B (zh) 芯片封装方法及封装结构
CN210006733U (zh) 芯片封装结构
CN110648931A (zh) 封装方法、面板组件、晶圆封装体以及芯片封装体
CN111916359B (zh) 半导体封装方法及半导体封装结构
CN115483115A (zh) 半导体封装方法及半导体产品
CN111739805B (zh) 半导体封装方法及半导体封装结构
CN111668108B (zh) 半导体封装方法
CN111933534B (zh) 半导体封装方法及半导体封装结构
CN111952190B (zh) 半导体封装方法
CN113725102A (zh) 半导体封装方法及半导体封装结构
CN113451161B (zh) 半导体封装方法及半导体封装结构
CN111755340A (zh) 半导体封装方法及半导体封装结构
CN111668123B (zh) 半导体封装方法
CN115483119A (zh) 半导体封装方法
CN113471086B (zh) 半导体封装方法及半导体封装结构
CN113725098B (zh) 半导体封装方法及半导体封装结构
CN111883438B (zh) 半导体封装方法及半导体封装结构
CN115483118A (zh) 半导体封装方法
CN113725097B (zh) 半导体封装方法及半导体封装结构
CN114582736A (zh) 半导体封装方法
CN114446796A (zh) 半导体封装方法及半导体封装结构
US20220399207A1 (en) Semiconductor encapsulation method and semiconductor encapsulation structure
CN114446797A (zh) 半导体封装方法及半导体封装结构
CN114446799A (zh) 半导体封装方法及半导体封装结构
CN113725100A (zh) 半导体封装方法及半导体封装结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination