CN113725102A - 半导体封装方法及半导体封装结构 - Google Patents

半导体封装方法及半导体封装结构 Download PDF

Info

Publication number
CN113725102A
CN113725102A CN202010233335.3A CN202010233335A CN113725102A CN 113725102 A CN113725102 A CN 113725102A CN 202010233335 A CN202010233335 A CN 202010233335A CN 113725102 A CN113725102 A CN 113725102A
Authority
CN
China
Prior art keywords
protective layer
bare chip
packaged
layer
die
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010233335.3A
Other languages
English (en)
Other versions
CN113725102B (zh
Inventor
周辉星
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SIPLP Microelectronics Chongqing Ltd
Original Assignee
SIPLP Microelectronics Chongqing Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SIPLP Microelectronics Chongqing Ltd filed Critical SIPLP Microelectronics Chongqing Ltd
Priority to CN202010233335.3A priority Critical patent/CN113725102B/zh
Publication of CN113725102A publication Critical patent/CN113725102A/zh
Application granted granted Critical
Publication of CN113725102B publication Critical patent/CN113725102B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0651—Function
    • H01L2224/06515—Bonding areas having different functions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本申请提供一种半导体封装方法及半导体封装结构。其中，半导体封装方法包括在待封装的裸片正面形成保护层，将被动元件通过所述保护层层叠固定于所述待封装的裸片的正面，形成层叠组件；其中，所述被动元件远离所述裸片一侧的表面被所述保护层所包覆；将所述层叠组件贴设于载板上，所述待封装的裸片的正面朝向所述载板；形成包封层，所述包封层至少包封所述待封装的裸片。

Description

半导体封装方法及半导体封装结构
技术领域
本申请涉及一种半导体技术领域，尤其涉及一种半导体封装方法及半导体封装结构。
背景技术
目前，在半导体封装过程中，常常需要将裸片和被动件，例如电容、电阻、电感等，封装在一个封装体中，以实现一定的功能。随着电子设备小型轻量化，具有紧凑结构、小体积的芯片封装体受到越来越多的市场青睐，如何进一步减小这类包括有裸片和被动件的芯片封装体的体积是本领域有待解决的一个难题。
发明内容
本申请的一个方面提供一种半导体封装方法，其包括：
在待封装的裸片正面形成保护层，将被动元件通过所述保护层层叠固定于所述待封装的裸片的正面，形成层叠组件，其中，所述被动元件远离所述裸片一侧的表面被所述保护层所包覆；
将所述层叠组件贴设于载板上，所述待封装的裸片的正面朝向所述载板；
形成包封层，所述包封层至少包封所述待封装的裸片。
可选的，所述在待封装的裸片正面形成保护层，将被动元件通过所述保护层层叠固定于所述待封装的裸片的正面，形成层叠组件包括：
在待封装的裸片的正面施加所述保护层；
初步加热所述保护层使得所述保护层粘度减小，将所述被动元件通过所述保护层施加到所述待封装的裸片正面的预定位置；
继续加热所述保护层，所述保护层受热固化，所述被动元件随着所述保护层固化到所述待封装的裸片的正面。
可选的，在待封装的裸片正面形成保护层之前，所述方法包括：
通过研磨所述待封装的裸片的背面，对所述待封装的裸片进行减薄。
可选的，形成包封层之后，所述方法包括：
剥离所述载板。
可选的，在剥离所述载板之后，所述方法包括：
在所述保护层远离所述裸片的表面形成布线结构；所述布线结构与所述被动元件的电性连接键电连接、以及与所述裸片正面的焊垫电连接。
可选的，在剥离所述载板之后，形成所述布线结构之前，所述方法包括：
在所述保护层上形成第一保护层开口和第二保护层开口；所述第一保护层开口位于所述被动元件上的电性连接键处，所述第二保护层开口位于所述裸片的焊垫处；
在所述第一保护层开口内填充第一导电介质，形成第一电连接部，以及在所述第二保护层开口内填充第二导电介质，形成第二电连接部；所述布线结构通过所述第一电连接部与所述被动元件的电性连接键电连接，以及通过所述第二电连接部与所述待封装的裸片正面的焊垫电连接。
可选的，在形成层叠组件之后，将所述层叠组件贴设于载板上之前，所述方法包括：
在所述保护层上分别形成第一保护层开口和第二保护层开口；其中，所述第一保护层开口与所述被动元件的电性连接键相对应，所述第二保护层开口与所述待封装的裸片正面的焊垫相对应。
可选的，在所述保护层上分别形成第一保护层开口和第二保护层开口之后，所述方法包括：
在所述第一保护层开口内填充第一导电介质，形成能够与所述被动元件的电性连接键电连接的第一电连接部，以及在所述第二保护层开口内填充第二导电介质，形成能够与所述待封装的裸片正面的焊垫电连接的第二电连接部。
可选的，在形成所述包封层之后，所述半导体封装方法包括：
剥离所述载板；
在所述保护层远离所述裸片的表面形成布线结构，所述布线结构通过所述第一电连接部与所述被动元件的电性连接键电连接、通过所述第二电连接部与所述裸片正面的焊垫电连接。
可选的，所述布线结构包括布线层及设于布线层远离所述裸片一侧的表面上的第三电连接部，在所述保护层远离所述裸片的表面形成布线结构之后，所述方法包括：
在所述布线结构上形成介电层，所述介电层能够包覆露出的所述布线层、部分所述第三电连接部以及露出的保护层，且所述第三电连接部远离所述布线层的表面露出所述介电层。
本申请的另一个方面提供一种半导体封装结构，其包括：
包封层，设有多个内凹的腔体；
层叠设置的裸片和被动元件，所述裸片和所述被动元件均位于所述腔体内，且所述裸片的背面朝向所述腔体的底部，所述被动元件设于所述裸片的正面；
保护层，包覆所述被动元件露出的部分及所述裸片正面露出的部分，且所述保护层上形成有第一保护层开口和第二保护层开口，所述第一保护层开口位于所述被动元件上的电性连接键处，所述第二保护层开口位于所述裸片的焊垫处；
布线结构，位于所述保护层远离所述裸片一侧的表面，用于将所述裸片正面的焊垫和所述被动元件的电性连接键引出。
本申请实施例提供的上述半导体封装方法及半导体封装结构，通过裸片与被动元件的层叠设置形成紧凑的结构，而减小产品的整体占用空间。且直接通过保护层将被动元件固定于裸片的正面，而避免通过粘接层来固定被动元件，有利于减薄产品整体的厚度，从而进一步实现减小产品整体占用空间的有益效果。本申请的半导体封装结构具有体积小，结构紧凑的优势，适合小型轻量电子设备。
附图说明
图1是根据本公开一实例性实施例提出的半导体封装方法的流程图。
图2是根据本公开一示例性实施例中半导体封装方法中制备裸片的工艺流程图。
图3(a)-图3(j)是根据本公开一示例性实施例中半导体封装方法的工艺流程图。
图4是根据本申请一示例性实施例提供的半导体封装方法所得到的半导体封装结构的结构示意图。
具体实施方式
这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本申请相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本申请的一些方面相一致的装置和方法的例子。
在本申请使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本申请。除非另作定义，本申请使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本申请说明书以及权利要求书中使用的“一个”或者“一”等类似词语也不表示数量限制，而是表示存在至少一个。“多个”表示两个或两个以上。“包括”或者“包含”等类似词语意指出现在“包括”或者“包含”前面的元件或者物件涵盖出现在“包括”或者“包含”后面列举的元件或者物件及其等同，并不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而且可以包括电性的连接，不管是直接的还是间接的。“上”和/或“下”等类似词语只是为了便于说明，而并非限于一个位置或者一种空间定向。在本申请说明书和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。还应当理解，本文中使用的术语“和/或”是指并包含一个或多个相关联的列出项目的任何或所有可能组合。
在半导体封装过程中，常常需要将裸片和被动件，例如电容、电阻、电感等，封装在一个封装体中，以实现一定的功能。随着电子设备小型轻量化，具有紧凑结构、小体积的芯片封装体受到越来越多的市场青睐，如何进一步减小这类包括有裸片和被动件的芯片封装体的体积是本领域有待解决的一个难题。
为了解决半导体封装技术中的上述问题，本申请提供了一种半导体封装方法。在封装过程中，首先，在待封装的裸片正面形成保护层，将被动元件通过所述保护层层叠固定于所述待封装的裸片的正面，形成层叠组件；其中，所述被动元件远离所述裸片一侧的表面被所述保护层所包覆。其次，将所述层叠组件贴设于载板上，所述待封装的裸片的正面朝向所述载板。最后，形成包封层，所述包封层形成在所述待封装的裸片的背面以及露出的所述载板上。本申请的上述实施方式，通过裸片与被动元件的层叠设置形成紧凑的结构，而减小产品的整体占用空间。且直接通过保护层将被动元件固定于裸片的正面，而避免通过粘接层来固定被动元件，有利于减薄产品整体的厚度，从而进一步实现减小产品整体占用空间的有益效果。本申请的半导体封装结构具有体积小，结构紧凑的优势，适合小型轻量电子设备。
如图1、图2、图3(a)-图3(j)及图4所示，本公开提供一种半导体封装方法及半导体封装结构。
图1是根据本公开一实例性实施例提出的半导体封装方法的流程图。如图1所示，半导体封装方法包括下述步骤101至步骤105：
步骤101：在待封装的裸片正面形成保护层，将被动元件通过所述保护层层叠固定于所述待封装的裸片的正面，形成层叠组件；其中，所述被动元件远离所述裸片一侧的表面被所述保护层所包覆。
步骤103：将所述层叠组件贴设于载板上，所述待封装的裸片的正面朝向所述载板。
步骤105：形成包封层，所述包封层至少包封所述待封装的裸片。
本实施例中的上述半导体封装方法所形成的半导体封装结构，通过裸片与被动元件的层叠设置形成紧凑的结构，而减小产品的整体占用空间。且直接通过保护层将被动元件固定于裸片的正面，而避免通过粘接层来固定被动元件，有利于减薄产品整体的厚度，从而进一步实现减小产品整体占用空间的有益效果。本申请的半导体封装结构具有体积小，结构紧凑的优势，适合小型轻量电子设备。
本实施例中，在步骤101之前，该半导体封装方法可包括：提供裸片。
如图2所示，在一些实施例中，首先提供一半导体晶圆100。该半导体晶圆100的正面即对应待封装的裸片201的正面具有绝缘层2011和焊垫2012，焊垫2012用于和外界进行电连接。待封装的裸片201的正面即待封装的裸片201的活性面。其次，利用切割设备，对半导体晶圆100沿着切割道进行切割，得到多个待封装的裸片201。切割工艺可以用机械切割也可以用激光切割。
可选的，在一些实施例中，在对半导体晶圆100进行切割之前，可以研磨半导体晶圆100的背面即对应待封装的裸片201的背面，以减薄待封装的裸片201的厚度，从而减薄了最终的整体的封装结构的厚度，而更进一步实现减小整体占用空间的有益效果。
在步骤101中，如图3(a)所示，具体可包括如下步骤S1、S2及S3：
在步骤S1中，在待封装的裸片201的正面施加保护层202。保护层202采用绝缘材料。保护层材料可以包括BCB苯并环丁烯、PI聚酰亚胺、PBO聚苯并恶唑(Polybenzoxazole)、环氧树脂、ABF(Ajinomoto buildup film)、聚合物基质介电膜，有机聚合物膜，或者其它具有相似绝缘和结构特性的材料。也可以为有机/无机复合材料，例如添加无机颗粒的树脂聚合物。可选地保护层优先选择能够适应化学清洗、研磨等的材料。保护层202可以通过层压(Lamination)、涂覆(Coating)、印刷(Printing)等方式形成在待封装的裸片201上。
在步骤S2中，初步加热保护层202后，将被动元件301通过保护层202施加到待封装的裸片201的正面的预定位置。由于初步加热后的保护层202的粘度首先会减小，而且此时的保护层202具有很强的流动性。因此，将被动元件301放置在待封装的裸片201的正面的预定位置，通过施压能够将原来在被动元件301与待封装的裸片201之间的初步加热的保护层202挤开使得被动元件301能够穿过粘度减小的保护层而置于裸片201正面的预定位置。
在步骤S3中，继续加热保护层202，随着加热的进行，保护层202受热固化，被动元件301随着保护层202固化到待封装的裸片201的正面。
由于被动元件常常较小，且本实施例中，被动元件301明显比裸片201要小的多，在被动元件301置于裸片201正面之后，保护层温度达到固化温度前，保护层202的材料粘度较低，保护层202的部分可移动至覆盖被动元件301的表面。因而，在保护层202继续受热而固化后，被动元件301随着保护层202固化到待封装的裸片201的正面时，被动元件301远离裸片202一侧的表面也将保护层202所包覆，实际上可以理解为被动元件301上除贴设于待封装的裸片201的正面的表面，其它表面均被保护层202所包覆。本申请，最终形成的保护层202，其远离裸片201一侧的表面2002整体呈一平面，以便后续贴装。
需要说明的是，本申请保护层所采用的材料，其初步加热的温度一般选定为低于保护层所采用的材料的固化温度。根据保护层材料在固化过程中的流变学特征，在初步加热时，保护层材料的粘度随着温度的升高而减小，当温度升高到固化温度及以上时，保护层材料可产生分子之间的交联，从而使粘度增高，以达到固化的效果。在对保护层初步加热时，初步加热使得保护层的温度应低于并能可控制的在该材料层的固化温度以下。可选的，在对保护层进行初步加热时，初步加热使得保护层的温度控制在使得保护层材料固化流变学的粘度最低或其附近。如此，较便于设置被动元件。而在将被动元件施加到裸片的预定位置之后，可以继续加热以将保护层的温度升高到其固化温度或以上。关于初步加热的时长、初步加热后保护层达到的温度、继续加热的时长以及继续加热后保护层所达到的温度，均可根据具体应用环境进行确定，比如保护层的材料及其对应的固化温度等。
由上可知，将被动元件301层叠到待封装的裸片201的步骤和在待封装的裸片201上形成保护层202的步骤是同步进行的。
在完成步骤101之后，进入步骤103之前，所述半导体封装方法可包括如下步骤1021和步骤1022：
在步骤1021中，如图3(b)在保护层上分别形成第一保护层开口2021和第二保护层开口2022。其中，第一保护层开口2021与被动元件301的电性连接键相对应，以使得被动元件301的电性连接键从第一保护层开口2021暴露出来。第二保护层开口2022至少与待封装的裸片201正面的焊垫或者从焊垫引出的线路相对应，使得待封装的裸片201正面的焊垫或者从焊垫引出的线路从第二保护层开口2022暴露出来。
对于保护层202的材料是激光反应性材料的，可以采用激光图形化的方式形成第一保护层开口2021和第二保护层开口2022。对于保护层202的材料是光敏材料的，则可以采用光刻图形化方式，形成第一保护层开口2021和第二保护层开口2022。第一保护层开口2021的形状可以是圆的，当然也可以是其他形状如椭圆形、方形、线形等。当然，第二保护层开口2022的形状可以是圆的，当然也可以是其他形状如椭圆形、方形、线形等。
在步骤1022中，如图3(c)在第一保护层开口2021内填充第一导电介质，形成能够与被动元件301的电性连接键电连接的第一电连接部2031，使得被动元件301的电性连接键被引出至保护层202的表面；以及在第二保护层开口2022内填充第二导电介质，形成能够与待封装的裸片201正面的焊垫2012电连接的第二电连接部2032，使得待封装的裸片201正面的焊垫2012被引出至保护层202的表面。
可选的，在一些实施例中，在形成第一保护层开口和第二保护层开口之后，也可以不在第一保护层开口中填充第一导电介质、以及第二保护层开口中填充第二导电介质，而使步骤101中所形成层叠组件在后续贴装在载板上之后，多个第一保护层开口、以及第二保护层开口仍呈中空状态。
需要说明的是，在其他一些实施例中，在完成步骤101之后，也可不开设第一保护层开口和第二保护层开口，而直接进入步骤103。
在步骤103中，如图3(d)所示，将步骤101中所形成的层叠组件贴装于载板200上，待封装的裸片201的正面朝向载板200，被动元件301设有电性连接键的一面也朝向载板200。
可选的，层叠组件可通过粘接层(未示出)贴装于载板上。粘接层用以粘结层叠组件，粘接层可采用易剥离的材料，以便在后续工序中，将载板和层叠组件剥离开来，例如可采用通过加热能够使其失去粘性的热分离材料。
可选的，在另一些实施例中，粘接层可采用两层结构，热分离材料层和附着层，热分离材料层粘贴在载板200上，在加热时会失去黏性，进而能够从载板200上剥离下来，而附着层采用具有粘性的材料层，可以用于粘贴层叠组件。而层叠组件从载板200剥离开来后，可以通过化学清洗方式去除其上的附着层。在一实施例中，可通过层压、印刷等方式，在载板200上形成粘接层。
需要说明的是，如图3(d)所示，将层叠组件按照预定的排布位置放置在载板200上，为了方便表达，图中仅示出了一个层叠组件，实际上载板200上有多个层叠组件按照预定的位置排布。
可以理解的是，一次封装过程中，待封装的裸片和被动元件均可以是多个，即在载板200上同时贴装多个层叠组件，进行封装，并在完成封装后，再切割成多个封装体；一个封装体可以包括一个或多个层叠组件，而一个或多个层叠组件的位置可以根据实际产品的需要进行进行设置。
在步骤105中，在载板200上形成包封层204，该包封层204能够包覆待封装的裸片201的背面、保护层202的侧面及露出的载板。对于载板上具有粘结层的，包封层能够包覆待封装的裸片201的背面以及露出的粘结层，当然，如果载板200靠近层叠组件一侧的表面依然有露出区域，该露出区域也能够被包封层包覆。如图3(e)所示，包封层204将载板200及层叠组件完全包封住，以重新构造一平板结构，以便在将载板200剥离后，能够继续在重新构造的该平板结构上进行布线和封装。
在一实施例中，包封层204可采用层压环氧树脂膜或ABF(Ajinomoto buildupfilm)的方式形成，也可以通过对环氧树脂化合物进行注塑成型(Injection molding)、压模成型(Compression molding)或转移成型(Transfer molding)的方式形成。
包封层204远离载板200的上表面2041基本上呈平板状，且与载板200的表面平行或基本平行。包封层204的厚度可以通过对表面2041进行研磨或抛光来减薄。在一些可选实施例中，包封层204的厚度可减薄至裸片201的背面。
在利用包封层204包封时，由于包封层在成型时需要高压成型，在此过程中包封材料容易渗透到载板200与裸片201之间。本申请保护层202的设置，能够防止包封材料渗透到裸片201和被动元件的表面，而且即使包封材料有渗入，在与载板剥离之后，还可以通过化学方式或者研磨方式直接处理保护层202的表面，而不会直接接触到裸片的正面以及被动元件具有电性连接键的表面，进而无法破坏裸片201的正面的电路结构以及被动元件。
进一步，在一些实施例中，如图3(f)所示，在形成包封层204之后，可剥离载板200。对于层叠组件与载板200之间具有热分解膜的粘结层的，可以通过加热的方式使得粘接层在遇热后降低黏性，进而剥离载板200。通过加热粘接层剥离载板200的方式，能够将在剥离过程中对层叠组件的损害降至最低。当然，在其他实施例中，也可直接机械的剥离载板200。
剥离载板200后，可暴露出原本朝向载板200的包封层204的下表面、保护层202的表面。对于保护层202形成有第一电连接部2031和第二电连接部2032的，还可暴露出第一电连接部2031和第二电连接部2032的远离裸片201的表面。如此，在剥离载板200后，可得到包括裸片201、被动元件301、保护层202、设于保护层的第一电连接部2031和第二电连接部2032、以及包封层204的平板结构。在形成的该平板结构上，可以根据实际情况进行布线，使得裸片201和被动元件301与外界形成电连接。可选的，还可以形成裸片2012被动元件301之间的电连接。对于保护层202仅形成有第一保护层开口2021和第二保护层开口2022而未形成第一电连接部2031和第二电连接部2032的，以及保护层202未形成第一保护层开口2021和第二保护层开口2022的在剥离载板200后，也可得到类似的结构件，此处不予以赘述。
本申请上述的实施例中，在剥离了载板200之后，暴露出保护层202的表面，对于层叠组件通过具有热分离材料层和附着层的粘接层贴装于载板200的，附着层还存在于保护层202的表面，可通过化学方式将该附着层去除。而通过化学方式去除附着层时，保护层202还能够保护被动元件301和裸片201的表面不受破坏。在完全去除粘接层后，如果之前渗入了包封材料时，还可以采用化学清洗或研磨的方式使得表面平整，有利于后面布线。而如果没有保护层202，则无法通过化学方式或者研磨的方式处理裸片201和被动元件301的表面，以免破坏裸片201正面的电路以及被动元件301。
进一步，可在所述保护层202远离裸片201的表面形成布线结构。该布线结构可与被动元件301的电性连接键电连接、以及与裸片201正面的焊垫电连接，以将被动元件301的电性连接键及裸片201正面的焊垫引出。
对于在将层叠组件贴装于载板200之前，保护层202就形成有第一电连接部2031和第二电连接部2032的，形成布线结构的步骤可包括：如图3(g)所示，形成具有导电迹线的布线层206。该布线层206形成于保护层202的表面以及与该保护层202的表面在同一侧的包封层204的表面。且该布线层206与第一电连接部2031以及第二电连接部2032电连接，并通过第一电连接部2031与被动元件301电连接，通过第二电连接部2032与裸片201电连接。进而，如图3(h)所示，在布线层206形成第三电连接部207。之后，如图3(i)所示，在布线层206和第三电连接部207的表面形成介电层208。形成的介电层208的厚度可以为刚刚露出第三电连接部207的表面；也可以将介电层208覆盖住包封层204、保护层202和布线层206上的所有露出表面，之后再减薄至第三电连接部207的表面。在此过程中，布线结构的导电部件包括布线层206和第三电连接部207。
第三电连接部207形状优选为圆形，当然也可以是长方形、正方形等其他形状，且第三电连接部207与布线层206电连接。具体地，可以通过光刻和电镀方式在布线层206形成第三电连接部207。
在另一实施例中，可以在形成布线层206之后，接续在布线层206以及露出的保护层202和包封层204上形成介电层208，且介电层208具有介电层开口，之后在所述介电层208的介电层开口内形成与布线层206电连接的第三电连接部207。在此过程中，布线结构的导电部件包括布线层206和第三电连接部207。
在又一实施例中，所述介电层的介电层开口也可不被填充，即不形成与布线层206电连接的第三电连接部207，使完成后的封装体的布线层的焊垫或连接点从介电层开口中露出。在此过程中，布线结构的导电部件仅包括布线层206。
在一实施例中，介电层208可通过层压(Lamination)、成型(Molding)或印刷(Printing)的方式形成，优选采用环氧化合物。
需要说明的是，对于在将层叠组件贴装于载板200之前，保护层202仅形成有第一保护层开口2021和第二保护层开口2022而未形成第一电连接部2031和第二电连接部2032的，在剥离载板200之后，形成布线结构之前，需要在第一保护层开口内填充第一导电介质，形成第一电连接部，以及在第二保护层开口内填充第二导电介质，形成第二电连接部。进而，再在所述保护层远离裸片的表面形成布线结构。布线结构通过所述第一电连接部与所述被动元件的电性连接键电连接，以及通过所述第二电连接部与所述待封装的裸片正面的焊垫电连接。布线结构的结构、具体设置方式及其连接关系可参照上述相关描述，此处不予以赘述。
此外，对于在将层叠组件贴装于载板200之前，保护层202未设有第一保护层开口2021和第二保护层开口2022的，在剥离载板200之后，形成布线结构之前，则需要在所述保护层上形成第一保护层开口和第二保护层开口。其中，所述第一保护层开口位于所述被动元件上的电性连接键处，所述第二保护层开口位于所述裸片的焊垫处。进而，在所述第一保护层开口内填充第一导电介质，形成第一电连接部，以及在所述第二保护层开口内填充第二导电介质，形成第二电连接部。之后，再在所述保护层远离裸片的表面形成布线结构。布线结构通过所述第一电连接部与所述被动元件的电性连接键电连接，以及通过所述第二电连接部与所述待封装的裸片正面的焊垫电连接。第一电连接部，第二电连接部，布线结构的结构、具体设置方式及其连接关系等可参照上述相关描述，此处不予以赘述。进一步，在一些实施例中，在布线结构外还可进行重复布线，比如可以同样地方式在介电层外形成一层或更多个布线层，以实现产品的多层布线。
在本实施例中，由于在保护层202上已经形成有保护层开口，在形成第一布线层206时，至少可以直接看到保护层开口，因此形成布线层206时能够更加准确的对位。
进一步，在形成布线结构的封装后，如图3(j)所示，通过激光或机械切割方式将整个封装结构切割成多个封装体，即半导体封装结构，所形成的半导体封装结构的结构图如图4所示。
图4是根据本申请一示例性实施例提供的半导体封装方法所得到的半导体封装结构的结构示意图。如图4所示，半导体封装结构包括：
包封层204，设有多个内凹的腔体。
层叠设置的裸片201和被动元件301，裸片201和被动元件301均位于腔体内，且裸片201的背面朝向腔体的底部，被动元件301设于裸片201的正面。
保护层201，包覆被动元件301露出的部分及裸片201正面露出的部分，且保护层202上形成有第一保护层开口2021和第二保护层开口2022，第一保护层开口2021位于被动元件301上的电性连接键处，第二保护层开口2022位于裸片的焊垫处。
布线结构，位于保护层202远离裸片201一侧的表面，用于将裸片201正面的焊垫和被动元件301的电性连接键引出。
这样，本实施例的半导体封装结构，通过裸片与被动元件的层叠设置形成紧凑的结构，而减小产品的整体占用空间。且直接通过保护层将被动元件固定于裸片的正面，而避免通过粘接层来固定被动元件，有利于减薄产品整体的厚度，从而进一步实现减小产品整体占用空间的有益效果。本申请的半导体封装结构具有体积小，结构紧凑的优势，适合小型轻量电子设备。
半导体封装结构中的被动元件301比裸片201小，被动元件301在裸片201正面上的投影位于裸片201的外周缘之内。
在一些实施例中，所述布线结构包括：具有导电迹线的布线层206。该布线层206形成于保护层202的表面以及与该保护层202的表面在同一侧的包封层204的表面。且该布线层206通过第一保护层开口2021中的第一电连接部2031与被动元件301电连接，且通过第二保护层开口2022中的第二电连接部2032与裸片201电连接。
进一步，所述布线结构还可包括介电层208。该介电层208形成于布线层206以及露出的保护层202、包封层204上，且具有介电层开口。该介电层开口内设有与布线层206电连接的第三电连接部207。
在另一实施例中，所述布线结构包括更多个布线层，以实现产品的多层布线。
本实施例中半导体封装结构的各结构件均可参照上述半导体封装方法中所对应结构件的相关描述，此处不予以赘述。
在本申请中，所述装置实施例与方法实施例在不冲突的情况下，可以互为补充。
以上所述仅为本申请的较佳实施例而已，并不用以限制本申请，凡在本申请的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本申请保护的范围之内。

Claims (11)

1.一种半导体封装方法，其特征在于，其包括：
在待封装的裸片正面形成保护层，将被动元件通过所述保护层层叠固定于所述待封装的裸片的正面，形成层叠组件；其中，所述被动元件远离所述裸片一侧的表面被所述保护层所包覆；
将所述层叠组件贴设于载板上，所述待封装的裸片的正面朝向所述载板；
形成包封层，所述包封层至少包封所述待封装的裸片。
2.如权利要求1所述的半导体封装方法，其特征在于，所述在待封装的裸片正面形成保护层，将被动元件通过所述保护层层叠固定于所述待封装的裸片的正面，形成层叠组件包括：
在待封装的裸片的正面施加所述保护层；
初步加热所述保护层使得所述保护层粘度减小，将所述被动元件通过所述保护层施加到所述待封装的裸片正面的预定位置；
继续加热所述保护层，所述保护层受热固化，所述被动元件随着所述保护层固化到所述待封装的裸片的正面。
3.如权利要求1所述的半导体封装方法，其特征在于，在待封装的裸片正面形成保护层之前，所述方法包括：
通过研磨所述待封装的裸片的背面，对所述待封装的裸片进行减薄。
4.如权利要求1所述的半导体封装方法，其特征在于，形成包封层之后，所述方法包括：
剥离所述载板。
5.如权利要求4所述的半导体封装方法，其特征在于，在剥离所述载板之后，所述方法包括：
在所述保护层远离所述裸片的表面形成布线结构；所述布线结构与所述被动元件的电性连接键电连接、以及与所述裸片正面的焊垫电连接。
6.如权利要求5所述的半导体封装方法，其特征在于，在剥离所述载板之后，形成所述布线结构之前，所述方法包括：
在所述保护层上形成第一保护层开口和第二保护层开口；所述第一保护层开口位于所述被动元件上的电性连接键处，所述第二保护层开口位于所述裸片的焊垫处；
在所述第一保护层开口内填充第一导电介质，形成第一电连接部，以及在所述第二保护层开口内填充第二导电介质，形成第二电连接部；所述布线结构通过所述第一电连接部与所述被动元件的电性连接键电连接，以及通过所述第二电连接部与所述待封装的裸片正面的焊垫电连接。
7.如权利要求1所述的半导体封装方法，其特征在于，在形成层叠组件之后，将所述层叠组件贴设于载板上之前，所述方法包括：
在所述保护层上分别形成第一保护层开口和第二保护层开口；其中，所述第一保护层开口与所述被动元件的电性连接键相对应，所述第二保护层开口与所述待封装的裸片正面的焊垫相对应。
8.如权利要求7所述的半导体封装方法，其特征在于，在所述保护层上分别形成第一保护层开口和第二保护层开口之后，所述方法包括：
在所述第一保护层开口内填充第一导电介质，形成能够与所述被动元件的电性连接键电连接的第一电连接部，以及在所述第二保护层开口内填充第二导电介质，形成能够与所述待封装的裸片正面的焊垫电连接的第二电连接部。
9.如权利要求8所述的半导体封装方法，其特征在于，在形成所述包封层之后，所述半导体封装方法包括：
剥离所述载板；
在所述保护层远离所述裸片的表面形成布线结构，所述布线结构通过所述第一电连接部与所述被动元件的电性连接键电连接、通过所述第二电连接部与所述裸片正面的焊垫电连接。
10.如权利要求5或权利要求9所述的半导体封装方法，其特征在于，所述布线结构包括布线层及设于布线层远离所述裸片一侧的表面上的第三电连接部，在所述保护层远离所述裸片的表面形成布线结构之后，所述方法包括：
在所述布线结构上形成介电层，所述介电层能够包覆露出的所述布线层、部分所述第三电连接部以及露出的保护层，且所述第三电连接部远离所述布线层的表面露出所述介电层。
11.一种半导体封装结构，其特征在于，其包括：
包封层，设有多个内凹的腔体；
层叠设置的裸片和被动元件，所述裸片和所述被动元件均位于所述腔体内，且所述裸片的背面朝向所述腔体的底部，所述被动元件设于所述裸片的正面；
保护层，包覆所述被动元件露出的部分及所述裸片正面露出的部分，且所述保护层上形成有第一保护层开口和第二保护层开口，所述第一保护层开口位于所述被动元件上的电性连接键处，所述第二保护层开口位于所述裸片的焊垫处；
布线结构，位于所述保护层远离所述裸片一侧的表面，用于将所述裸片正面的焊垫和所述被动元件的电性连接键引出。
CN202010233335.3A 2020-03-27 2020-03-27 半导体封装方法及半导体封装结构 Active CN113725102B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010233335.3A CN113725102B (zh) 2020-03-27 2020-03-27 半导体封装方法及半导体封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010233335.3A CN113725102B (zh) 2020-03-27 2020-03-27 半导体封装方法及半导体封装结构

Publications (2)

Publication Number Publication Date
CN113725102A true CN113725102A (zh) 2021-11-30
CN113725102B CN113725102B (zh) 2024-02-27

Family

ID=78671114

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010233335.3A Active CN113725102B (zh) 2020-03-27 2020-03-27 半导体封装方法及半导体封装结构

Country Status (1)

Country Link
CN (1) CN113725102B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024041486A1 (zh) * 2022-08-23 2024-02-29 矽磐微电子(重庆)有限公司 内嵌无源器件的板级芯片封装方法及封装结构

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100062563A1 (en) * 2008-09-05 2010-03-11 Infineon Technologies Ag Method of manufacturing a stacked die module
US20160247784A1 (en) * 2015-02-23 2016-08-25 Marvell World Trade Ltd. Method and apparatus for interconnecting stacked dies using metal posts
CN108231607A (zh) * 2016-11-29 2018-06-29 Pep创新私人有限公司 芯片封装方法及封装结构
US20190214347A1 (en) * 2018-01-10 2019-07-11 Powertech Technology Inc. Semiconductor package and manufacturing method thereof
CN110729270A (zh) * 2019-03-04 2020-01-24 Pep创新私人有限公司 芯片封装方法及封装结构

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100062563A1 (en) * 2008-09-05 2010-03-11 Infineon Technologies Ag Method of manufacturing a stacked die module
US20160247784A1 (en) * 2015-02-23 2016-08-25 Marvell World Trade Ltd. Method and apparatus for interconnecting stacked dies using metal posts
CN108231607A (zh) * 2016-11-29 2018-06-29 Pep创新私人有限公司 芯片封装方法及封装结构
US20190214347A1 (en) * 2018-01-10 2019-07-11 Powertech Technology Inc. Semiconductor package and manufacturing method thereof
CN110729270A (zh) * 2019-03-04 2020-01-24 Pep创新私人有限公司 芯片封装方法及封装结构

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024041486A1 (zh) * 2022-08-23 2024-02-29 矽磐微电子(重庆)有限公司 内嵌无源器件的板级芯片封装方法及封装结构

Also Published As

Publication number Publication date
CN113725102B (zh) 2024-02-27

Similar Documents

Publication Publication Date Title
CN108172551B (zh) 芯片封装方法及封装结构
CN115360101A (zh) 芯片封装方法及封装结构
US8435837B2 (en) Panel based lead frame packaging method and device
US20130234330A1 (en) Semiconductor Packages and Methods of Formation Thereof
CN113725102A (zh) 半导体封装方法及半导体封装结构
WO2022012511A1 (zh) 半导体封装方法和半导体封装结构
CN113725101B (zh) 半导体封装方法及半导体封装结构
CN111933534B (zh) 半导体封装方法及半导体封装结构
CN113725095B (zh) 半导体封装方法及半导体封装结构
CN111599769A (zh) 半导体模块封装方法及半导体模块
CN113725098B (zh) 半导体封装方法及半导体封装结构
CN113471086B (zh) 半导体封装方法及半导体封装结构
CN113451161B (zh) 半导体封装方法及半导体封装结构
CN113725090A (zh) 半导体封装方法
CN113725100A (zh) 半导体封装方法及半导体封装结构
CN113725099B (zh) 半导体封装方法及半导体封装结构
CN111668123B (zh) 半导体封装方法
US20220399207A1 (en) Semiconductor encapsulation method and semiconductor encapsulation structure
CN114446796A (zh) 半导体封装方法及半导体封装结构
CN114446797A (zh) 半导体封装方法及半导体封装结构
CN113471086A (zh) 半导体封装方法及半导体封装结构
CN114446799A (zh) 半导体封装方法及半导体封装结构
CN115483115A (zh) 半导体封装方法及半导体产品
CN115483119A (zh) 半导体封装方法
CN115483118A (zh) 半导体封装方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant