CN113451161B - 半导体封装方法及半导体封装结构 - Google Patents

半导体封装方法及半导体封装结构 Download PDF

Info

Publication number
CN113451161B
CN113451161B CN202110726739.0A CN202110726739A CN113451161B CN 113451161 B CN113451161 B CN 113451161B CN 202110726739 A CN202110726739 A CN 202110726739A CN 113451161 B CN113451161 B CN 113451161B
Authority
CN
China
Prior art keywords
chip
protective layer
layer
electric element
front surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110726739.0A
Other languages
English (en)
Other versions
CN113451161A (zh
Inventor
涂旭峰
霍炎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SIPLP Microelectronics Chongqing Ltd
Original Assignee
SIPLP Microelectronics Chongqing Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SIPLP Microelectronics Chongqing Ltd filed Critical SIPLP Microelectronics Chongqing Ltd
Priority to CN202110726739.0A priority Critical patent/CN113451161B/zh
Publication of CN113451161A publication Critical patent/CN113451161A/zh
Application granted granted Critical
Publication of CN113451161B publication Critical patent/CN113451161B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4822—Beam leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02333—Structure of the redistribution layers being a bump
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本申请提供一种半导体封装方法及半导体封装结构。半导体封装方法包括：在电气元件正面形成保护层，并在保护层上形成有保护层开口；电气元件正面具有电性连接键，保护层开口与电性连接键相对应；在芯片正面的焊垫上形成有导电柱，芯片正面设有连接桥；将电气元件正面朝向载板贴设于载板上，并将芯片正面朝向载板且通过导电柱贴设于载板上；芯片位于电气元件之上，连接桥与电气元件之间间隔，且导电柱位于电气元件的外侧；形成包封层，包封层至少形成于芯片的侧面以及芯片与电气元件之间的空间。上述方法通过导电柱的设置，将芯片与电气元件之间实现多层层叠封装，有利于减小封装体的体积，且能够有效保护连接桥结构，有利于保证产品性能。

Description

半导体封装方法及半导体封装结构
技术领域
本申请涉及一种半导体技术领域，尤其涉及一种半导体封装方法及半导体封装结构。
背景技术
目前，在半导体封装过程中，常通过引线框架、引线或铜片等键合结构实现电气元件(比如芯片、无源器件)内部电路引出或各电气元件之间的连接。然而，采用这些键合结构所形成的半导体封装产品，其体积较大。
发明内容
本申请的一个方面提供一种半导体封装方法，其包括：
在电气元件正面形成保护层，并在所述保护层上形成有保护层开口；其中，所述电气元件正面具有电性连接键，所述保护层开口与所述电性连接键相对应；
在芯片正面的焊垫上形成有导电柱，所述芯片正面设有连接桥；
将所述电气元件正面朝向载板贴设于所述载板上，并将所述芯片正面朝向所述载板且通过所述导电柱贴设于所述载板上；其中，所述芯片位于所述电气元件之上，所述连接桥与所述电气元件之间具有间隙，且所述导电柱位于所述电气元件的外侧；
形成包封层，所述包封层至少形成于所述芯片的侧面以及所述芯片与所述电气元件之间的空间。
可选的，在形成所述包封层之后，所述方法包括：
剥离所述载板。
可选的，在剥离所述载板之后，所述方法包括：
在所述保护层开口内填充导电介质，形成第一电连接部，以及在所述导电柱远离所述芯片的表面和所述保护层远离所述电气元件的表面形成布线层；所述布线层通过所述导电柱与所述芯片的焊垫电连接、以及通过所述第一电连接部与所述电气元件正面的电性连接键电连接。
可选的，在所述保护层上形成有保护层开口之后，将所述电气元件正面朝向所述载板贴设于载板上之前，所述方法包括：
在所述保护层开口内填充导电介质，形成与所述电气元件正面的电性连接键电连接的第一电连接部。
可选的，在形成所述包封层之后，所述半导体封装方法包括：
剥离所述载板；
在所述导电柱远离所述芯片的表面和所述保护层远离所述电气元件的表面形成布线层；所述布线层通过所述导电柱与所述芯片的焊垫电连接、以及通过所述第一电连接部与所述电气元件正面的电性连接键电连接。
可选的，在形成布线层之后，所述方法还包括：
在所述布线层远离所述芯片和所述电气元件一侧的表面上形成第二电连接部。
可选的，在形成所述第二电连接部之后，所述方法包括：
在所述布线层上形成介电层，所述介电层包覆露出的所述布线层、部分所述第二电连接部以及露出的保护层，且所述第二电连接部远离所述布线层的表面露出所述介电层。
可选的，在形成所述介电层之后，所述方法包括：
在所述第二电连接部远离所述布线层的表面形成外连接键。
可选的，所述芯片包括滤波器功能芯片。
本申请的另一个方面提供一种半导体封装结构，其包括：
电气元件，所述电气元件的正面具有电性连接键且所述电气元件的正面形成有保护层，所述保护层上形成有保护层开口；其中，所述保护层开口与所述电性连接键相对应；所述保护层开口中形成有第一连接部；
芯片，所述芯片正面的焊垫上形成有导电柱且所述芯片正面设有连接桥；所述电气元件位于所述芯片正面所在的一侧并与所述连接桥具有间隙，且所述导电柱位于所述电气元件的外侧；
包封层，至少包封所述芯片的侧面及所述芯片与所述电气元件之间；
布线层，设于所述导电柱远离所述芯片的表面和所述保护层远离所述电气元件的表面，并通过所导电柱与所述芯片电连接以及通过所述第一连接部与所述电气元件电连接。
本申请实施例提供的上述半导体封装方法及半导体封装结构，通过导电柱的设置，将芯片与电气元件之间实现多层层叠封装，有利于减小封装体的体积，且能够有效保护连接桥结构，有利于保证产品性能。相较于通过引线框架、引线键合的方式及铜片连接的方式而言，有利于降低半导体封装结构的阻抗，提高流通能力，且有利于提高半导体封装结构的产品生产效率。
附图说明
图1是根据本公开一实例性实施例提出的半导体封装方法的流程图。
图2-图13是根据本公开一示例性实施例中半导体封装方法的工艺流程图。
具体实施方式
这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本申请相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本申请的一些方面相一致的装置和方法的例子。
在本申请使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本申请。除非另作定义，本申请使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本申请说明书以及权利要求书中使用的“一个”或者“一”等类似词语也不表示数量限制，而是表示存在至少一个。“多个”表示两个或两个以上。“包括”或者“包含”等类似词语意指出现在“包括”或者“包含”前面的元件或者物件涵盖出现在“包括”或者“包含”后面列举的元件或者物件及其等同，并不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而且可以包括电性的连接，不管是直接的还是间接的。“上”和/或“下”等类似词语只是为了便于说明，而并非限于一个位置或者一种空间定向。在本申请说明书和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。还应当理解，本文中使用的术语“和/或”是指并包含一个或多个相关联的列出项目的任何或所有可能组合。
在半导体封装过程中，常通过引线框架、引线或铜片等键合结构实现电气元件(比如芯片、无源器件)内部电路引出或各电气元件之间的连接。然而，采用这些键合结构所形成的半导体封装产品，其体积较大。本申请提供了一种半导体封装方法。在封装过程中，首先，在电气元件正面形成保护层，并在所述保护层上形成有保护层开口；其中，所述电气元件正面具有电性连接键，所述保护层开口与所述电性连接键相对应；并在芯片正面的焊垫上形成有导电柱，所述芯片正面设有连接桥；进而，将所述电气元件正面朝向载板贴设于所述载板上，并将所述芯片正面朝向所述载板且通过所述导电柱贴设于所述载板上；其中，所述芯片位于所述电气元件之上，所述连接桥与所述电气元件之间具有间隙，且所述导电柱位于所述电气元件的外侧；最后形成包封层，所述包封层至少形成于所述芯片的侧面以及所述芯片与所述电气元件之间的空间。本申请实施例提供的上述半导体封装方法，通过导电柱的设置，将芯片与电气元件之间实现多层层叠封装，有利于减小封装体的体积，且能够有效保护连接桥结构，有利于保证产品性能。相较于通过引线框架、引线键合的方式及铜片连接的方式而言，有利于降低半导体封装结构的阻抗，提高流通能力，且有利于提高半导体封装结构的产品生产效率。
如图1至图13所示，本公开提供一种半导体封装方法及半导体封装结构。
图1是根据本公开一实例性实施例提出的半导体封装方法的流程图。如图1所示，半导体封装方法包括下述步骤101至步骤107：
步骤101：在电气元件正面形成保护层，并在所述保护层上形成有保护层开口；其中，所述电气元件正面具有电性连接键，所述保护层开口与所述电性连接键相对应。
步骤103：在芯片正面的焊垫上形成有导电柱，所述芯片正面设有连接桥。
步骤105：将所述电气元件正面朝向载板贴设于所述载板上，并将所述芯片正面朝向所述载板且通过所述导电柱贴设于所述载板上；其中，所述芯片位于所述电气元件之上，所述连接桥与所述电气元件之间具有间隙，且所述导电柱位于所述电气元件的外侧。
步骤107：形成包封层，所述包封层至少形成于所述芯片的侧面以及所述芯片与所述电气元件之间的空间。
这里所说的电气元件可以包括芯片、无源器件(比如电容、电阻、电感)中的一种或多种。请结合图2至图4所示，这里以电气元件为芯片201(以下称第一芯片201)进行说明。
在步骤101中，在第一芯片正面形成保护层，所述保护层可以在将半导体晶圆切割成多个第一芯片之前形成于半导体晶圆的正面上，之后再对半导体晶圆进行切割，得到正面形成有保护层的第一芯片。当然可以理解的是，在工艺允许的情况下，还可以将半导体晶圆切割成第一芯片后，在每个第一芯片的正面形成保护层，可根据具体应用情况进行选择，本申请对此不做限定。
在一些实施例中，请结合图2所示，第一芯片201的正面具有焊垫2011(即第一芯片201的电性连接键)。焊垫2011用于和外界进行电连接。
进一步，请结合图3，在第一芯片201的正面形成保护层203。
保护层203采用绝缘材料。保护层的材料可以包括BCB苯并环丁烯、PI聚酰亚胺、PBO聚苯并恶唑(Polybenzoxazole)、环氧树脂、ABF(Ajinomoto buildup film)、聚合物基质介电膜，有机聚合物膜，或者其它具有相似绝缘和结构特性的材料。也可以为有机/无机复合材料，例如添加无机颗粒的树脂聚合物。可选的，保护层203优先选择能够适应化学清洗、研磨等的材料。保护层203可以通过层压(Lamination)、涂覆(Coating)、印刷(Printing)等方式形成在第一芯片201上。
进一步，请结合图8所示，在保护层203上形成保护层开口2031。该保护层开口2031至少与第一芯片201正面的焊垫或者从焊垫引出的线路相对应，使得第一芯片201正面的焊垫或者从焊垫引出的线路从保护层开口2031暴露出来。对于保护层203的材料是激光反应性材料的，可以采用激光图形化的方式形成保护层开口2031。对于保护层203的材料是光敏材料的，则可以采用光刻图形化方式，形成保护层开口2031。保护层开口2031的形状可以是圆的，当然也可以是其他形状如椭圆形、方形、线形等。
需要说明的是，图2至图4仅示意出在一个第一芯片201正面形成保护层以及在保护层中形成保护层开口，当然，在半导体晶圆正面(对应第一芯片正面)形成保护层及保护层开口也可参照这一方法形成。相应地，在半导体晶圆的正面形成保护层之后，可以研磨半导体晶圆的背面即对应第一芯片的背面，以减薄第一芯片的厚度。当然，在有些实施例中，也可不对第一芯片的背面进行减薄，本申请对此不做限定，可根据具体应用环境进行设置。进而，利用切割设备，对半导体晶圆沿着切割道进行切割，得到多个正面具有保护层的第一芯片。切割工艺可以用机械切割也可以用激光切割。进一步再在保护层中形成保护层开口。该保护层开口可与在对半导体晶圆切割之前形成，也可以在切割之后形成。
需要说明的是，对应电气元件包括电容、电阻、电感等无源器件的，保护层及保护层开口的形成可参考上述相关描述，此处不予以赘述。
在步骤103中，如图5，在一些实施例中，芯片202(以下称第二芯片202)的正面具有焊垫2023，以将第二芯片202内部电路引出。该第二芯片202的正面还设有连接桥2021(也称空气桥)，连接桥2021通过连接键2022连接第二芯片内部。焊垫2023相对于连接桥2021，更靠近第二芯片202的外边缘。
在一些实施例中，该第二芯片202可以是滤波器功能芯片。相应地，连接桥2021的设置有利于实现第二芯片202低电感、低变率电容，更有利于提升滤波功能。
如图6，在第二芯片202正面的焊垫2023上形成有导电柱204，连接桥2021相对设于导电柱204的内侧。且该导电柱204的高度明显大于连接桥的高度。
在一些实施例中，可以通过超声键合的方式在焊垫2023上形成具有一定高度的导电柱204。该导电柱204的高度大于第一芯片201的厚度。优选地，该导电柱204的高度大于第一芯片201的厚度和连接桥2021的高度之和。该导电柱204的材质可以为铜或其它具有导电功能的金属或合金。
在步骤105中，请结合图7所示，将第一芯片201正面朝向载板200按照预设的位置贴设于载板200上，并将第二芯片202正面朝向载板200且通过导电柱204贴设于载板200上。其中，第二芯片202位于第一芯片201之上，连接桥2021与第一芯片201之间具有间隙，防止第一芯片201对连接桥2021构成挤压。且导电柱204位于第一芯片201的外侧，即第二芯片202通过导电柱204层叠于第一芯片201上方，相对的两个导电柱204分别位于第一芯片201相对两侧，使得第一芯片201位于两相对的导电柱204之间的空间。这种第二芯片202的正面朝下并通过导电柱204贴设于载板200上，能够有效避免连接桥2021被挤压到第二芯片202的其它焊垫上，有利于保证第二芯片202的性能，提高产品良率及使用性能。
本实施例中，在将第一芯片201贴设于载板200之后，保护层开口2031仍呈中空状态。
可选的，在一些实施例中，具有保护层203的第一芯片201可通过粘接层(未示出)贴装于载板上。粘接层用以粘结具有保护层203的第一芯片201，粘接层可采用易剥离的材料，以便在后续工序中，将载板和具有保护层203的第一芯片201剥离开来，例如可采用通过加热能够使其失去粘性的热分离材料。
可选的，在另一些实施例中，粘接层可采用两层结构，热分离材料层和附着层，热分离材料层粘贴在载板200上，在加热时会失去黏性，进而能够从载板200上剥离下来，而附着层采用具有粘性的材料层，可以用于粘贴具有保护层203的第一芯片201。而具有保护层203的第一芯片201从载板200剥离开来后，可以通过化学清洗方式去除其上的附着层。在一实施例中，可通过层压、印刷等方式，在载板200上形成粘接层。
具有导电柱204的第二芯片202可采用同样的方式将导电柱204固定于载板上，可参考上述相关描述，此处不予以赘述。当然也可以通过其他方式将导电柱固定于载板上。
需要说明的是，如图7所示，将第一芯片201和第二芯片202贴设于载板200上，为了方便表达，图中仅示出了一个第一芯片201和一个第二芯片202，实际上载板200上有多个第一芯片201和第二芯片202按照预定的位置排布。
可以理解的是，一次封装过程中，第一芯片(或其它电气元件)和第二芯片均可以是多个，即在载板上同时贴装多个第一芯片(或其它电气元件)和第二芯片，进行封装，并在完成封装后，再切割成多个封装体；一个封装体包括一组第一芯片和第二芯片，其具体可以包括一个或多个第一芯片(或其它电气元件)和一个或多个第二芯片。第一芯片(或其它电气元件)及第二芯片的个数可以根据实际产品的需要进行进行设置。
在步骤107中，在载板200上形成包封层205。包封层205至少形成于第二芯片202的侧面以及第二芯片202与第一芯片201之间的空间。比如，该包封层205包覆第二芯片202远离载板200的表面、第二芯片202与第一芯片201之间的空间以及露出的载板200。如图8所示，包封层205将载板200、正面设有连接桥2021及导电柱204的第二芯片以及具有保护层203的第一芯片201完全包封住，以重新构造一平板结构，以便在将载板200剥离后，能够继续在重新构造的该平板结构上进行再布线和封装。
在一些实施例中，包封层205可采用注塑的方式形成。该包封层205的材质可以包括环氧树脂等可注塑的绝缘材质。
需要说明的是，该包封层205中位于第二芯片202与第一芯片201之间的部分能够将连接桥2021固定且与其他电性结构接触，有利于避免由于连接桥与其他电性结构接触而带来的风险。
进一步，如图9所示，在一些实施例中，在形成包封层205之后，可剥离载板200。对于第一芯片201和第二芯片202与载板200之间具有热分解膜的粘结层的，可以通过加热的方式使得粘接层在遇热后降低黏性，进而剥离载板200。通过加热粘接层剥离载板200的方式，能够将在剥离过程中对第一芯片201和第二芯片202的损害降至最低。当然，在其他实施例中，也可直接机械的剥离载板200。
剥离载板200后，可暴露出原本朝向载板200的包封层205的下表面、导电柱204的表面、保护层203的表面、保护层开口2031处的焊垫。如此，在剥离载板200后，可以得到包括第一芯片201、第二芯片202、导电柱204、保护层203以及包封层205的板状结构。该板状结构中除了保护层开口2031外，原来靠近载板200一侧的各部件的表面在同一平面内。在形成的板状结构上，可以根据实际情况进行布线，实现第一芯片201、第二芯片202与外界之间的电连接，以及第一芯片201与第二芯片202之间的电连接。
进一步，如图10所示，在剥离载板200之后，在保护层开口2031内填充导电介质，形成第一电连接部2032，以及导电柱204远离第二芯片202的表面和保护层203远离第一芯片201的表面形成布线层206。该布线层206形成于导电柱204远离第二芯片202的表面、保护层203的表面以及在同一侧的包封层205的表面。且该布线层206与导电柱204以及第一电连接部2032电连接。具体的，布线层206通过导电柱204与第二芯片202的焊垫2023电连接、以及通过第一电连接部2032与第一芯片201正面的焊垫2011电连接。
需要说明的是，在一些实施例中，第一电连接部2032以及布线层206在同一导电层工艺中形成。当然，在其它实施例中，二者也可不在同一导电层工艺中形成。
需要说明的是，第一电连接部2032也可在步骤105之前形成。即在形成保护层开口2031后，在保护层开口2031内填充导电介质，形成与第一芯片201的焊垫2011电连接的第一电连接部2032。
相应地，在剥离载板之后，即可直接设置布线层。即在剥离载板后，在所述导电柱远离所述芯片的表面和所述保护层远离所述电气元件的表面形成布线层；所述布线层通过所述导电柱与所述芯片的焊垫电连接、以及通过所述第一电连接部与所述电气元件正面的电性连接键电连接。
进一步，如图11所示，在形成布线层206之后，在布线层206远离第一芯片201和第二芯片202一侧的表面上形成第二电连接部207。
进一步，如图12所示，在布线层206上形成介电层208，以保护布线层206和第二电连接部207。介电层208包覆露出的布线层206、部分第二电连接部207、露出的保护层203，且第二电连接部207远离布线层206的表面露出介电层208。形成的介电层208的厚度可以为刚刚露出第二电连接部207的表面；也可以将介电层208覆盖住包封层205、保护层203和布线层206上的所有露出表面，之后再减薄至第二电连接部207的表面。
第二电连接部207形状优选为圆形，当然也可以是长方形、正方形等其他形状，且第二电连接部207与布线层206电连接。具体地，可以通过光刻和电镀方式在布线层206形成第二电连接部207。
在另一实施例中，可以在形成布线层206之后，接续在布线层206以及露出的保护层203和包封层205上形成介电层208，且介电层208具有介电层开口，之后在所述介电层208的介电层开口内形成与布线层206电连接的第二电连接部207。
在一实施例中，介电层208可通过层压(Lamination)、成型(Molding)或印刷(Printing)的方式形成，优选采用环氧化合物。
可选的，在一些实施例中，在第二电连接部外还可进行重复再布线，比如可以同样地方式在介电层外形成一层或更多个布线层，以实现产品的多层布线。
进一步，在一些实施例中，在形成介电层208之后，所述方法包括：
在第二电连接部207远离布线层206的表面形成外连接键209。
外连接键209的材料可以是锡。相应地，外连接键209可以通过镀锡的方式形成。当然，在其它一些实施例中，外连接键还可以是其它材料，比如，铜、镍基合金或其他能够实现电连接的金属材料，外连接键还可以通过其它方式形成，本申请对此不做限定，可根据具体情况进行设置。
进一步，在形成布线外连接键209之后，对于设置有多组第一芯片201和第二芯片202的，通过激光或机械切割方式将整个封装结构切割成多个封装体，即半导体封装结构，比如，如图13所示的半导体封装结构。
图13是根据本申请一示例性实施例提供的半导体封装方法所得到的半导体封装结构的结构示意图。请参照图13并在必要时结合图1至图12所示，该半导体封装结构包括：
第一芯片201，第一芯片201的正面具有电性连接键且第一芯片201的正面形成有保护层203，保护层203上形成有保护层开口2031；其中，保护层开口2031与所述电性连接键相对应；保护层开口2031中形成有第一连接部2032；
第二芯片202，第二芯片202正面的焊垫2023上形成有导电柱204且第二芯片202正面设有连接桥2021；第一芯片201位于第二芯片202正面所在的一侧并与连接桥2021具有间隙，且位于导电柱204位于第一芯片201的外侧；
包封层205，至少包封第二芯片202的侧面及第二芯片202与第一芯片201之间；
布线层206，设于导电柱204远离第二芯片202的表面和保护层203远离第一芯片201的表面，并通过导电柱204与第二芯片202电连接以及通过第一连接部2032与第一芯片201电连接。
需要说明的是，第一芯片201也可以是电容、电阻、电感等其它电气元件。
进一步，该半导体封装结构1000还可包括介电层208。该介电层208形成于布线层206以及露出的保护层203、包封层205上，且具有介电层开口。该介电层开口内设有与布线层206电连接的第二电连接部207。
本实施例中半导体封装结构的各结构件均可参照上述半导体封装方法中所对应结构件的相关描述，此处不予以赘述。
在本申请中，所述装置实施例与方法实施例在不冲突的情况下，可以互为补充。
以上所述仅为本申请的较佳实施例而已，并不用以限制本申请，凡在本申请的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本申请保护的范围之内。

Claims (10)

1.一种半导体封装方法，其特征在于，其包括：
在电气元件正面形成保护层，并在所述保护层上形成有保护层开口；其中，所述电气元件正面具有电性连接键，所述保护层开口与所述电性连接键相对应；
在芯片正面的焊垫上形成有导电柱，所述芯片正面设有连接桥；
将所述电气元件正面朝向载板贴设于所述载板上，并将所述芯片正面朝向所述载板且通过所述导电柱贴设于所述载板上；其中，所述电气元件和所述芯片位于所述载板的同一侧，且所述芯片位于所述电气元件之上，所述连接桥与所述电气元件之间具有间隙，且所述导电柱位于所述电气元件的外侧；
形成包封层，所述包封层至少形成于所述芯片的侧面以及所述芯片与所述电气元件之间的空间。
2.如权利要求1所述的半导体封装方法，其特征在于，在形成所述包封层之后，所述方法包括：
剥离所述载板。
3.如权利要求2所述的半导体封装方法，其特征在于，在剥离所述载板之后，所述方法包括：
在所述保护层开口内填充导电介质，形成第一电连接部，以及在所述导电柱远离所述芯片的表面和所述保护层远离所述电气元件的表面形成布线层；所述布线层通过所述导电柱与所述芯片的焊垫电连接、以及通过所述第一电连接部与所述电气元件正面的电性连接键电连接。
4.如权利要求1所述的半导体封装方法，其特征在于，在所述保护层上形成有保护层开口之后，将所述电气元件正面朝向所述载板贴设于载板上之前，所述方法包括：
在所述保护层开口内填充导电介质，形成与所述电气元件正面的电性连接键电连接的第一电连接部。
5.如权利要求4所述的半导体封装方法，其特征在于，在形成所述包封层之后，所述半导体封装方法包括：
剥离所述载板；
在所述导电柱远离所述芯片的表面和所述保护层远离所述电气元件的表面形成布线层；所述布线层通过所述导电柱与所述芯片的焊垫电连接、以及通过所述第一电连接部与所述电气元件正面的电性连接键电连接。
6.如权利要求3或5所述的半导体封装方法，其特征在于，在形成布线层之后，所述方法还包括：
在所述布线层远离所述芯片和所述电气元件一侧的表面上形成第二电连接部。
7.如权利要求6所述的半导体封装方法，其特征在于，在形成所述第二电连接部之后，所述方法包括：
在所述布线层上形成介电层，所述介电层包覆露出的所述布线层、部分所述第二电连接部以及露出的保护层，且所述第二电连接部远离所述布线层的表面露出所述介电层。
8.如权利要求7所述的半导体封装方法，其特征在于，在形成所述介电层之后，所述方法包括：
在所述第二电连接部远离所述布线层的表面形成外连接键。
9.如权利要求1所述的半导体封装方法，其特征在于，所述芯片包括滤波器功能芯片。
10.一种半导体封装结构，其特征在于，其包括：
电气元件，所述电气元件的正面具有电性连接键且所述电气元件的正面形成有保护层，所述保护层上形成有保护层开口；其中，所述保护层开口与所述电性连接键相对应；所述保护层开口中形成有第一连接部；
芯片，所述芯片正面的焊垫上形成有导电柱且所述芯片正面设有连接桥；所述电气元件位于所述芯片正面所在的一侧并与所述连接桥具有间隙，且所述导电柱位于所述电气元件的外侧；
包封层，至少包封所述芯片的侧面及所述芯片与所述电气元件之间；
布线层，设于所述导电柱远离所述芯片的表面和所述保护层远离所述电气元件的表面，并通过所导电柱与所述芯片电连接以及通过所述第一连接部与所述电气元件电连接。
CN202110726739.0A 2021-06-29 2021-06-29 半导体封装方法及半导体封装结构 Active CN113451161B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110726739.0A CN113451161B (zh) 2021-06-29 2021-06-29 半导体封装方法及半导体封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110726739.0A CN113451161B (zh) 2021-06-29 2021-06-29 半导体封装方法及半导体封装结构

Publications (2)

Publication Number Publication Date
CN113451161A CN113451161A (zh) 2021-09-28
CN113451161B true CN113451161B (zh) 2023-08-25

Family

ID=77813867

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110726739.0A Active CN113451161B (zh) 2021-06-29 2021-06-29 半导体封装方法及半导体封装结构

Country Status (1)

Country Link
CN (1) CN113451161B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010226057A (ja) * 2009-03-25 2010-10-07 Toshiba Corp 中空封止構造及び中空封止構造の製造方法
US10283473B1 (en) * 2017-11-03 2019-05-07 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and manufacturing method thereof
CN109786261A (zh) * 2018-12-29 2019-05-21 华进半导体封装先导技术研发中心有限公司 一种集成被动元件的封装方法及结构
CN112736031A (zh) * 2020-12-23 2021-04-30 海光信息技术股份有限公司 转接板及其制作方法，半导体器件及其制作方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7335965B2 (en) * 1999-08-25 2008-02-26 Micron Technology, Inc. Packaging of electronic chips with air-bridge structures
US10068844B2 (en) * 2015-09-30 2018-09-04 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated fan-out structure and method of forming
US10340155B2 (en) * 2016-04-14 2019-07-02 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and method of forming

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010226057A (ja) * 2009-03-25 2010-10-07 Toshiba Corp 中空封止構造及び中空封止構造の製造方法
US10283473B1 (en) * 2017-11-03 2019-05-07 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and manufacturing method thereof
CN109786261A (zh) * 2018-12-29 2019-05-21 华进半导体封装先导技术研发中心有限公司 一种集成被动元件的封装方法及结构
CN112736031A (zh) * 2020-12-23 2021-04-30 海光信息技术股份有限公司 转接板及其制作方法，半导体器件及其制作方法

Also Published As

Publication number Publication date
CN113451161A (zh) 2021-09-28

Similar Documents

Publication Publication Date Title
CN108172551B (zh) 芯片封装方法及封装结构
CN210006732U (zh) 芯片封装结构
CN109494202B (zh) 一种半导体芯片封装方法及封装结构
CN108987380A (zh) 半导体封装件中的导电通孔及其形成方法
US8435837B2 (en) Panel based lead frame packaging method and device
CN110137157B (zh) 半导体封装结构及其制备方法
WO2022042682A1 (zh) 半导体封装方法及半导体封装结构
CN113471086B (zh) 半导体封装方法及半导体封装结构
CN113451161B (zh) 半导体封装方法及半导体封装结构
CN112582287A (zh) 晶圆级芯片封装结构及封装方法
CN113725102B (zh) 半导体封装方法及半导体封装结构
CN113725096B (zh) 半导体封装方法及半导体封装结构
CN210182380U (zh) 半导体封装结构
CN112582283B (zh) 半导体封装方法及半导体封装结构
CN209929301U (zh) 半导体封装结构
CN111883438B (zh) 半导体封装方法及半导体封装结构
CN115483119A (zh) 半导体封装方法
CN112133695B (zh) 系统级封装结构及其制作方法
CN113725098B (zh) 半导体封装方法及半导体封装结构
WO2022012523A1 (zh) 半导体封装方法及半导体封装结构
CN112582282B (zh) 半导体封装方法及半导体封装结构
CN115483118A (zh) 半导体封装方法
CN114446796A (zh) 半导体封装方法及半导体封装结构
CN115483115A (zh) 半导体封装方法及半导体产品
CN113725101A (zh) 半导体封装方法及半导体封装结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant