CN111883438B - 半导体封装方法及半导体封装结构 - Google Patents

半导体封装方法及半导体封装结构 Download PDF

Info

Publication number
CN111883438B
CN111883438B CN202010635960.0A CN202010635960A CN111883438B CN 111883438 B CN111883438 B CN 111883438B CN 202010635960 A CN202010635960 A CN 202010635960A CN 111883438 B CN111883438 B CN 111883438B
Authority
CN
China
Prior art keywords
opening
metal
chip
encapsulating
rewiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010635960.0A
Other languages
English (en)
Other versions
CN111883438A (zh
Inventor
霍炎
涂旭峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SIPLP Microelectronics Chongqing Ltd
Original Assignee
SIPLP Microelectronics Chongqing Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SIPLP Microelectronics Chongqing Ltd filed Critical SIPLP Microelectronics Chongqing Ltd
Priority to CN202010635960.0A priority Critical patent/CN111883438B/zh
Publication of CN111883438A publication Critical patent/CN111883438A/zh
Application granted granted Critical
Publication of CN111883438B publication Critical patent/CN111883438B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本申请提供一种半导体封装方法及半导体封装结构。该半导体封装方法包括：提供包封有待封装芯片的包封结构件；在包封结构件的第一表面形成开孔，开孔位于待封装芯片的外侧；在包封结构件的第一表面上形成再布线结构、以及在包封结构件的第一表面上和开孔内形成金属保护件。该半导体封装结构通过该半导体封装方法制得。本申请通过设置金属保护件，能够有效吸收边缘的应力，保护其旁边的再布线结构，提高半导体封装结构的可靠性；通过在开孔中形成的金属保护件的部分结构，能够达到分散位于边缘的再布线结构所受到的应力目的，同时，能够提高金属保护件与塑封材料之间的结合力。

Description

半导体封装方法及半导体封装结构
技术领域
本申请涉及一种半导体技术领域，尤其涉及一种半导体封装方法及半导体封装结构。
背景技术
目前，对于封装产品，当加热或者冷却时不同位置的引脚由于热膨胀系数不同，因此所受到的应力不同，而封装体最外侧引脚(边缘引脚)所受应力的影响最大。
另外，在封装产品中，通过铜布线导出的边缘引脚因为应力集中，在跌落测试和温度循环可靠性能力测试时，边缘引脚和焊锡接触部分有脱落的风险，严重时甚至会导致开裂。
因此，如何分散边缘引脚所受到的应力是本领域有待解决的一个难题。
发明内容
本申请的一个方面提供一种半导体封装方法，其包括以下步骤：
提供包封有待封装芯片的包封结构件，所述包封结构件包括相对的第一表面和第二表面，所述待封装芯片的正面对应于所述包封结构件的第一表面；
在所述包封结构件的第一表面形成开孔，所述开孔位于所述待封装芯片的外侧；
在所述包封结构件的第一表面上形成再布线结构、以及在所述包封结构件的第一表面上和所述开孔内形成金属保护件，所述再布线结构与所述待封装芯片的正面的焊垫电连接，且所述金属保护件位于所述再布线结构的外侧。
可选的，所述金属保护件沿厚度方向包括依次连接的固定部和保护部，所述固定部形成于所述开孔内，所述保护部形成于所述包封结构件的第一表面上，且所述保护部的上表面与所述再布线结构的上表面平齐。
可选的，在所述包封结构件的表面上形成再布线结构之前，所述半导体封装方法包括：
将所述待封装芯片贴装于载板上，所述待封装芯片的背面朝上，正面朝向所述载板；
通过包封层覆盖在所述待封装芯片以及露出的所述载板上，形成所述包封结构件；
剥离所述载板，露出带有所述待封装芯片的正面的所述包封结构件的第一表面。
可选的，在所述包封结构件的第一表面形成开孔之后，在所述包封结构件的第一表面和所述开孔内形成金属保护件之前，所述半导体封装方法还包括：
在所述开孔的内表面形成金属层。
可选的，在所述包封结构件的第一表面形成开孔中，所述开孔的深度小于所述包封结构件的厚度；或者，所述开孔的深度等于所述包封结构件的厚度。
可选的，当所述开孔的深度等于所述包封结构件的厚度时，在所述包封结构件的第一表面上形成再布线结构、以及在所述包封结构件的第一表面上和所述开孔内形成金属保护件之后，所述半导体封装方法还包括：
在所述包封结构件的第二表面上形成散热片，所述散热片与露出于所述包封结构件的第二表面的所述金属保护件连接。
可选的，所述再布线结构与所述金属保护件在同一工艺步骤中形成，且所述金属保护件的上表面与所述再布线结构的上表面平齐。
本申请的再一个方面提供一种半导体封装结构，其包括：
包封结构件，包括相对的第一表面和第二表面，所述包封结构件内包封有芯片，所述芯片的正面对应于所述包封结构件的第一表面，所述包封结构件的第一表面开设有开孔，所述开孔位于所述芯片的外侧；
再布线结构和金属保护件，所述再布线结构位于所述包封结构件的第一表面上，所述金属保护件位于所述包封结构件的第一表面上以及所述开孔中，且所述金属保护件位于所述再布线结构外侧，所述再布线结构与所述芯片的正面的焊垫电连接。
可选的，所述金属保护件沿厚度方向包括依次连接的固定部和保护部，所述固定部位于所述开孔内，所述保护部位于所述包封结构件的第一表面上，且所述保护部的上表面与所述再布线结构的上表面平齐。
可选的，所述金属保护件的所述保护部的宽度大于所述金属保护件的所述固定部的宽度。
可选的，所述开孔的内表面覆设有金属层，所述金属层位于所述金属保护件的所述固定部的外侧。
可选的，所述开孔的深度小于所述包封结构件的厚度；或者，所述开孔的深度等于所述包封结构件的厚度。
可选的，当所述开孔的深度等于所述包封结构件的厚度时，所述半导体封装结构还包括散热片，所述散热片位于在所述包封结构件的第二表面上，且与露出于所述包封结构件的第二表面的所述金属保护件的一端连接。
可选的，所述包封结构件的第一表面为矩形，所述金属保护件位于所述矩形的角部。
本申请实施例提供的上述半导体封装方法及半导体封装结构，通过设置金属保护件，能够有效吸收边缘的应力，保护其旁边的再布线结构，提高半导体封装结构的可靠性；通过在开孔中形成的金属保护件的部分结构，能够达到分散位于边缘的再布线结构所受到的应力目的，同时，能够提高金属保护件与塑封材料(包封结构件的包封层)之间的结合力；并且，能够提升封装产品的再布线结构在PCB板上的强度，从而提升产品的板级可靠性能。
需要说明的是，因为金属保护件的材质为金属，而包封结构件的包封层为塑封材料，金属的热膨胀系数与塑封材料的热膨胀系数差异较大，且两种材质的晶格常数不同，因此结合力较差。而在并申请中，通过在包封结构件的开孔形成的金属保护件的部分结构，从而可帮助封结构件的包封层与金属保护件的形成在其上的部分结构之间具有更好的结合力，降低了金属保护件在制作过程中因结合力差而掉落的风险。
另外，通过再布线结构来实现芯片正面的电气引出，相对于现有技术中惯用的通过引线完成电气连接，再布线结构需要的空间更小，特别是厚度方向的空间；并且，由于不用在将电气连接最后集中于引线框架的引脚引出，再布线结构的布局更自由灵活。
附图说明
图1是根据本申请的实施例1提出的半导体封装方法的流程图。
图2(a)-图2(m)是根据本申请的实施例1中半导体封装方法的工艺流程图。
图3是根据本申请的实施例1提供的利用上述半导体封装方法得到的半导体的结构示意图。
图4(a)-图4(c)是根据本申请的实施例2中半导体封装方法的工艺流程图。
图5是根据本申请的实施例2提供的利用上述半导体封装方法得到的半导体的结构示意图。
图6(a)-图6(b)是根据本申请的实施例3中半导体封装方法的工艺流程图。
图7是根据本申请的实施例3提供的利用上述半导体封装方法得到的半导体的结构示意图。
具体实施方式
这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本申请相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本申请的一些方面相一致的装置和方法的例子。
在本申请使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本申请。除非另作定义，本申请使用的技术术语或者科学术语应当为本申请所属领域内具有一般技能的人士所理解的通常意义。本申请说明书以及权利要求书中使用的“一个”或者“一”等类似词语也不表示数量限制，而是表示存在至少一个。“多个”表示两个或两个以上。“包括”或者“包含”等类似词语意指出现在“包括”或者“包含”前面的元件或者物件涵盖出现在“包括”或者“包含”后面列举的元件或者物件及其等同，并不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而且可以包括电性的连接，不管是直接的还是间接的。“上”和/或“下”等类似词语只是为了便于说明，而并非限于一个位置或者一种空间定向。在本申请说明书和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。还应当理解，本文中使用的术语“和/或”是指并包含一个或多个相关联的列出项目的任何或所有可能组合。
实施例1
如图1、图2(a)-图2(m)以及图3所示，本申请提供一种半导体封装方法及半导体封装结构。
图1是根据本申请一实例性实施例提出的半导体封装方法的流程图。如图1所示，所述半导体封装方法包括下述步骤：
步骤100：将所述待封装芯片贴装于载板上，所述待封装芯片的背面朝上，正面朝向所述载板；
步骤200：通过包封层覆盖在所述待封装芯片以及露出的所述载板上，形成所述包封结构件，所述包封结构件包括相对的第一表面和第二表面，所述待封装芯片的正面对应于所述包封结构件的第一表面；
步骤300：剥离所述载板，露出所述包封结构件的第一表面；
步骤400：在所述包封结构件的第一表面形成开孔，所述开孔位于所述待封装芯片的外侧；
步骤500：在所述包封结构件的第一表面上形成再布线结构、以及在所述包封结构件的第一表面上和所述开孔内形成金属保护件，所述再布线结构与所述待封装芯片的正面的焊垫电连接，且所述金属保护件位于所述再布线结构的外侧；
步骤600：形成介电层，所述介电层形成于所述再布线结构、所述金属保护件、以及露出的所述包封结构件的第一表面上。
本实施例的半导体封装方法通过设置金属保护件，能够有效吸收边缘的应力，保护其旁边的再布线结构，提高半导体封装结构的可靠性；通过在开孔中形成的金属保护件的部分结构，能够达到分散位于边缘的再布线结构所受到的应力目的，同时，能够提高金属保护件与塑封材料(包封结构件的包封层)之间的结合力；并且，能够提升封装产品的再布线结构在PCB板上的强度，从而提升产品的板级可靠性能。
另外，通过再布线结构来实现芯片正面的电气引出，相对于现有技术中惯用的通过引线完成电气连接，再布线结构需要的空间更小，特别是厚度方向的空间；并且，由于不用在将电气连接最后集中于引线框架的引脚引出，再布线结构的布局更自由灵活。
在步骤100前，如图2(a)所示，在待封装芯片11的正面形成保护层12。待封装芯片11包括相对设置的正面和背面，待封装芯片11的正面为活性面。
如图2(b)所示，在保护层12上与待封装芯片11的焊垫相对应的位置处形成第一保护层开口121，每个第一保护层开口121至少对应位于待封装芯片11的焊垫或者从焊垫引出的线路上，使得待封装芯片11正面的焊垫或者从焊垫引出的线路从第一保护层开口121暴露出来。
在步骤100中，如图2(c)所示，将正面形成保护层12的待封装芯片11通过粘接层贴装在载板2上，待封装芯片11的背面朝上，正面朝向载板2。
粘接层用以粘结待封装芯片11，粘接层可采用易剥离的材料，以便在后续工序中，将载板2和待封装芯片11剥离开来，例如可采用通过加热能够使其失去粘性的热分离材料。
在其他实施例中，粘接层可采用两层结构，热分离材料层和芯片附着层，热分离材料层粘贴在载板2上，在加热时会失去黏性，进而能够从载板2上剥离下来，而芯片附着层采用具有粘性的材料层，可以用于粘贴待封装芯片11。而待封装芯片11从载板2剥离开来后，可以通过化学清洗方式去除其上的芯片附着层。在一实施例中，可通过层压、印刷等方式，在载板2上形成粘接层。
待封装芯片11的数量可以是一个也可以是多个。待封装芯片11的数量根据设计要求可以调整，在此不做限定。
在步骤200中，如图2(d)所示，通过包封层14覆盖在整个载板2上，对待封装芯片11进行塑封形成包封结构件10。包封结构件10为一平板结构，在将载板2剥离后，能够继续在该平板结构上进行再布线和封装。
包封结构件10包括相对设置的第一表面10a和第二表面10b，包封结构件10的第二表面10b与载板2相对设置，基本上呈平板状，且与载板2的表面平行。包封结构件10的第一表面10a露出有形成在待封装芯片11的正面的保护层12。
在一实施例中，包封层14可采用层压环氧树脂膜或Molding film(塑封膜)的方式形成，也可以通过对环氧树脂化合物进行注塑成型(Injection molding)、压模成型(Compression molding)或转移成型(Transfer molding)的方式形成。
在进入步骤300前，所述封装方法还包括在包封结构件10的第二表面10b贴装支撑板30。
支撑板30至少贴装在包封结构件10的第二表面10b的至少部分区域。如图2(e)所示，在一实施例中，在包封结构件10的第二表面10b之上贴装支撑板30，且支撑板30覆盖在包封结构件10的第二表面10b的全部区域。
支撑板30的材料强度大于所述包封层的材料强度，使得该支撑板能够有效提高并保证封装过程中封装结构的机械强度，有效抑制各结构变形带来的不利影响，从而提高产品封装的效果。在另一些实施例中，支撑板也可通过喷涂(Spraying)、印刷(Printing)、涂覆(Coating)等方式形成于包封结构件10的第二表面10b上。
在步骤300中，如图2(f)所示，剥离所述载板2，露出包封结构件10的第一表面10a。包封结构件10的第一表面10a露出有形成在待封装芯片11的正面的保护层12。
由于载板2与待封装芯片之间具有粘接层为热分离膜，可以通过加热的方式，使得粘接层在遇热后降低黏性，进而剥离载板2。通过加热粘接层剥离载板2的方式，能够将在剥离过程中对待封装芯片11的损害降至最低。在其他实施例中，也可直接机械的剥离载板2。
载板2剥离后，暴露出了朝向载板2的包封结构件10的第一表面10a、以及待封装芯片11的正面。剥离载板2后，得到了包括待封装芯片11、以及包封待封装芯片11的包封层14的第一包封结构件10。在形成的包封结构件10上，可以根据实际情况进行再布线等，使待封装芯片11与外界形成电连接。
本申请的实施例中，在剥离了载板2之后，暴露出保护层12的表面，此时粘接层中芯片附着层还存在于保护层12的表面，而通过化学方式去除时，保护层12还能够保护待封装芯片11的表面不受破坏。在完全去除粘接层后，如果之前渗入了包封材料时，还可以采用化学清洗或研磨的方式使得表面平整，有利于后面布线；而如果没有保护层12，则无法通过化学方式或者研磨的方式处理待封装芯片11的表面，以免破坏待封装芯片11的正面的电路。
在步骤400中，如图2(g)所示，在在包封结构件10的第一表面10a形成开孔15，开孔15位于待封装芯片11的外侧。
在本实施例中，开孔15的深度d1小于包封结构件10的厚度t1。较佳的，开孔15的深度d1为30微米～50微米，这样可以在后续工艺中仅通过电镀工艺就能够直接填满开孔内的空间。
开孔15的孔径在此不做限定，可以根据设计需要进行调整。开孔15的截面形状在此不做限定，可以根据设计需要进行调整。
在步骤500中，如图2(h)和图2(i)所示，在包封结构件10的第一表面10a上形成再布线结构21，再布线结构21与待封装芯片11的正面的焊垫电连接；并在包封结构件10的第一表面10a和开孔15内上形成金属保护件50。金属保护件50位于再布线结构21的外侧。
再布线结构21与金属保护件50在同一工艺步骤中形成，且金属保护件50的上表面与再布线结构21的上表面平齐。即，金属保护件远离包封结构件10的一表面与再布线结构21远离包封结构件10的一表面平齐，以对再布线结构21形成保护，提高半导体封装结构的可靠性。
需要说明的是，尽管再布线结构21与金属保护件50在同一工艺步骤中形成，但金属保护件50是与再布线结构21分隔开的，也就是说金属保护件50没有电气属性。
具体的，再布线结构21包括层叠的第一金属层211和第二金属层212，其中，第一金属层211为导电迹线，即，再布线层；第二金属层212为导电凸柱，即，引脚层。导电凸柱的形状优选为圆形，当然也可以是长方形、正方形等其他形状。
金属保护件50沿厚度方向T包括依次连接的固定部51和保护部52，固定部51形成于开孔15内，即，固定部51位于包封结构件10中；而且，由于固定部51形成于开孔15内，因此，固定部51的形状与开孔的形状相匹配。保护部52形成于包封结构件10的第一表面10a上，且保护部52的上表面与再布线结构21的上表面平齐。
由于开孔15位于待封装芯片11的外侧，因此形成在其中的金属保护件50的固定部51亦位于待封装芯片11的外侧。通过形成金属保护件50的固定部51，从而可帮助包封结构件10的包封层14与形成在其上的金属保护件的保护部52之间具有更好的结合力，降低了金属保护件50在制作过程中因结合力差而掉落的风险。
保护部52形成于包封结构件10的第一表面10a上，对同样形成在包封结构件10的第一表面10a上的再布线结构起到保护作用，具体的，金属保护件50的保护部52位于再布线结构21的外侧，能够有效吸收边缘的应力，从而对其旁边的再布线结构21形成保护，提高半导体封装结构的可靠性，并且，能够避免影响包封结构件10的第一表面10a的再布线结构21的图形布局和电气引出。
保护部52包括层叠的第一金属保护层521和第二金属保护层522。保护部52的第一金属保护层521与再布线结构的第一金属层211在同一工艺步骤中形成、第二金属保护层522与第二金属层212在同一工艺步骤中形成，均可以通过光刻和电镀工艺形成上述结构。其中，在形成保护部52的第一金属保护层521时，可以同时在开孔15中形成固定部51。即，金属保护件50固定部51和保护部52可以在同一工艺步骤中形成。
由于均在同一工艺步骤中形成，最终形成的金属保护件50的上表面与再布线结构21的上表面会形成平齐的效果。
较佳的，保护部52的宽度大于固定部51的宽度w1，作为示例金属保护件50可形成为T字形状的结构。其中，当保护部52包括多层结构时，保护部52的宽度是指保护部52的中的各层中宽度最小的宽度。具体地，在本实施例中，第二金属保护层522的宽度w22小于第一金属保护层521的宽度w21，而第二金属保护层522的宽度w22大于固定部51的宽度w1。
这样，通过设置固定部51的宽度w1较小，而使在包封结构件10中的固定部51尽量不影响包封结构件10中的芯片11的布局，另一方可以节省制作成本；而通过设置保护部52的宽度较大而实现更大的保护尺寸，从而能够更好地起到对再布线结构21的保护。
包封结构件10的第一表面10a为矩形，金属保护件50位于所述矩形的角部。金属保护件50位于所述矩形的角部，从而最小限度地占用包封结构件10的第一表面10a的使用面积；而且，通常在角部为最为集中的地方，通过在此处设置金属保护件50，能够最为有效地实现分散应力，避免再布线结构21(特别是再布线结构21的边缘位置)脱落、以及开裂的风险。
其中，由于在保护层12上已经形成有保护层开口121，在形成第一金属层211时，至少可以直接看到保护层开口121，因此形成第一金属层211时能够更加准确的对位。
在形成第一金属层211时，可以同时在待封装芯片11的保护层开口121内填充导电介质23，即，在同一导电层形成工艺中形成第一金属层211和导电介质23。导电介质23在保护层开口121中形成竖直的连接结构，使得待封装芯片11表面的焊垫通过该导电介质23形成的竖直连接结构与再布线结构21电连接。
其中，再布线结构21、金属保护件50的材质均为铜。
在步骤600中，如图2(j)所示，形成介电层24，介电层24形成于再布线结构21、金属保护件50、以及露出的包封结构件10的第一表面10a上。介电层24可采用Molding film(塑封膜)的方式形成，或者介电层24可通过层压(Lamination)或印刷(Printing)的方式形成。介电层24可采用采用绝缘材料，如聚酰亚胺、环氧树脂、以及PBO(Polybenzoxazole)等中的一种或多种，优选采用环氧化合物。
进一步，在一实施例中，可在待封装芯片的正面进行重复再布线，比如可以同样地方式形成更多的再布线结构、以及更多的介电层，可以根据设计要求进行调整。相应地，为了实现对多层再布线结构的保护，金属保护件形成包括层叠的多个保护部的结构，以使与最终的多层再布线结构平齐。
如图2(k)所示，在形成介电层24后，还包括减薄介电层24，以露出金属保护件50的第二金属保护层522以及金属保护件50的第二金属保护层522。
在完成步骤600后，所述封装方法还包括剥离支撑板30，如图2(l)所示。可直接机械的剥离支撑板30，也可通过其他方法进行剥离，本申请对此不做限定，可根据具体应用环境进行设置。
接续，还包括如图2(m)所示，在介电层24上的预定位置刷上金属连接层40，以形成最终的半导体封装结构1。金属连接层40的作用类似于现有技术中的引线框架的引脚的作用，半导体封装结构1通过金属连接层40实现和外部的电气连接，并通过金属连接层40进行下一步安装。
具体地，金属连接层40位于第二金属层212远离第一金属层211的一侧，且与第二金属层212直接连接。其中，金属连接层40的材料为锡，但不限于锡，也可以是镍金合金，或者其他金属。
在其他实施例中，也可以不包括在介电层24上的预定位置刷上金属连接层40，通过在待安装半导体封装结构1的其他结构(如PBC板)的表面形成金属连接层，而通过对位将半导体封装结构1安装上去。
另外需要说明的是，如果是多个半导体封装结构一起封装，在完成封装后，通过激光或机械切割方式将整个封装结构切割成多个半导体封装结构。形成的半导体封装结构1的结构图如图3所示。
如图3所示，是根据本申请的实施例1提供的利用上述半导体封装方法得到的半导体封装结构1的结构示意图。半导体封装结构1包括：包封结构件10、再布线结构21、金属保护件50、以及介电层24。
包封结构件10包括相对的第一表面10a和第二表面10b，包封结构件10内包封有芯片11。
芯片11包括相对设置的正面和背面，芯片11的正面为活性面。在芯片11的正面形成有保护层12。在保护层12上与芯片11的焊垫相对应的位置处形成有第一保护层开口121，每个第一保护层开口121至少对应位于芯片11的焊垫或者从焊垫引出的线路上。芯片11的正面对应于包封结构件10的第一表面10a。
包封结构件10的第一表面10a开设有开孔15，开孔15位于芯片11的外侧。在本实施例中，开孔15的深度d1小于包封结构件10的厚度w1。较佳的，开孔15的深度d1为30微米～50微米，这样可以在后续工艺中仅通过电镀工艺就能够直接填满开孔内的空间。
开孔15的孔径在此不做限定，可以根据设计需要进行调整。开孔15的截面形状在此不做限定，可以根据设计需要进行调整。
再布线结构21位于包封结构件10的第一表面10a，金属保护件50位于包封结构件10的第一表面10a上以及开孔15中，且金属保护件50位于再布线结构21外侧，再布线结构21与芯片11的正面的焊垫电连接。具体的，在第一保护层开口121内填充有导电介质23，导电介质23在保护层开口121中形成竖直的连接结构，使得芯片11表面的焊垫通过该导电介质23形成的竖直连接结构与再布线结构21电连接。
金属保护件50的上表面与所述再布线结构的上表面平齐。即，金属保护件远离包封结构件10的一表面与再布线结构21远离包封结构件10的一表面平齐，以对再布线结构21形成保护，提高半导体封装结构的可靠性。
具体的，再布线结构21包括层叠的第一金属层211和第二金属层212，其中，第一金属层211为导电迹线，即，再布线层；第二金属层212为导电凸柱，即，引脚层。导电凸柱的形状优选为圆形，当然也可以是长方形、正方形等其他形状。
金属保护件50沿厚度方向T包括依次连接的固定部51和保护部52，固定部51位于开孔15内，即，固定部51位于包封结构件10中；而且，由于固定部51形成于开孔15内，因此，固定部51的形状与开孔的形状相匹配。保护部52位于包封结构件10的第一表面10a上，且保护部52的上表面与再布线结构21的上表面平齐。
由于开孔15位于芯片11的外侧，因此形成在其中的金属保护件50的固定部51亦位于芯片11的外侧。通过形成金属保护件50的固定部51，从而可帮助包封结构件10的包封层14与形成在其上的金属保护件的保护部52之间具有更好的结合力，降低了金属保护件50在制作过程中因结合力差而掉落的风险。
金属保护件50的保护部52形成于包封结构件10的第一表面10a上，对同样形成在包封结构件10的第一表面10a上的再布线结构起到保护作用，具体的，金属保护件50的保护部52位于再布线结构21的外侧，能够有效吸收边缘的应力，从而对其旁边的再布线结构21形成保护，提高半导体封装结构的可靠性，并且，能够避免影响包封结构件10的第一表面10a的再布线结构21的图形布局和电气引出。
保护部52包括层叠的第一金属保护层521和第二金属保护层522。保护部52的第一金属保护层521与再布线结构的第一金属层211在同一工艺步骤中形成、第二金属保护层522与第二金属层212在同一工艺步骤中形成，均可以通过光刻和电镀工艺形成上述结构。其中，在形成保护部52的第一金属保护层521时，可以同时在开孔15中形成固定部51。即，金属保护件50固定部51和保护部52可以在同一工艺步骤中形成。
由于均在同一工艺步骤中形成，最终形成的金属保护件50的上表面与再布线结构21的上表面会形成平齐的效果。
较佳的，保护部52的宽度大于固定部51的宽度w1，作为示例金属保护件50可形成为T字形状的结构。其中，当保护部52包括多层结构时，保护部52的宽度是指保护部52的中的各层中宽度最小的宽度。具体地，在本实施例中，第二金属保护层522的宽度w22小于第一金属保护层521的宽度w21，而第二金属保护层522的宽度w22大于固定部51的宽度w1。
这样，通过设置固定部51的宽度w1较小，而使在包封结构件10中的固定部51尽量不影响包封结构件10中的芯片11的布局，另一方可以节省制作成本；而通过设置保护部52的宽度较大而实现更大的保护尺寸，从而能够更好地起到对再布线结构21的保护。
包封结构件10的第一表面10a为矩形，金属保护件50位于所述矩形的角部。金属保护件50位于所述矩形的角部，从而最小限度地占用包封结构件10的第一表面10a的使用面积，而达到最小限度影响包封结构件10的第一表面10a的再布线结构21的图形布局；而且，通常在角部为最为集中的地方，通过在此处设置金属保护件50，能够最为有效地实现分散应力，避免了在跌落测试和温度循环可靠性能力测试时，再布线结构脱落、以及开裂的风险。
介电层24形成于再布线结构21、金属保护件50以及露出的包封结构件10的第一表面10a上。
在本实施例中，半导体封装结构1还包括金属连接层40，金属连接层40位于第二金属层212远离第一金属层211的一侧，且与第二金属层212直接连接。其中，金属连接层40的材料为锡，但不限于锡，也可以是镍金合金，或者其他金属。
进一步，在另一实施例中，可在芯片的正面进行重复再布线，比如可以同样地方式形成更多层再布线结构、以及更多层介电层，可以根据设计要求进行调整。相应地，为了实现对多层再布线结构的保护，金属保护件形成包括层叠的多个金属保护件的结构，以使与最终的多层再布线结构平齐。
实施例2
本实施例的半导体封装方法的内容基本和实施例1中的半导体封装方法基本相同，其不同的之处在于，在步骤400中，所述开孔的深度等于所述包封结构件的厚度，即开孔沿厚度方向贯穿包封结构件，由此，较难通过一次电镀工艺填满整个开孔，而需要在步骤400之后，在步骤500之前，所述半导体封装方法还包括：
步骤450：在所述开孔的内表面形成金属层，可以先填充部分开孔15内的空间。
在步骤400中，如图4(a)所示，在包封结构件10的第二表面10b上形成的开孔15的深度d1等于包封结构件10的厚度t1，即开孔15沿厚度方向T贯穿包封结构件10。
在步骤450中，如图4(b)所示，在开孔15的内表面通过化学镀的工艺形成金属层16。
接续，进入步骤500，如图4(c)所示，在包封结构件10的第一表面10a和开孔15内上形成金属保护件50。金属层16位于金属保护件50的固定部51的外侧。
这样，在填满开孔15内的空间的步骤中，分为先形成金属层16后形成金属保护件50的固定部51，以实现对较深的开孔的填充。但不限于此，在开孔的深度较浅时，也可以采取先形成金属层16后形成固定部51的方式实现对开孔的填充。较佳的，金属层16的材料与金属保护件50的材料相同。
需要说明的是，由于金属层16是覆设于开孔15的内表面，因此，最终形成在开孔15内的固定部51的形状仍与开孔15的形状相匹配，固定部51的厚度等于开孔15的深度，但沿垂直于厚度方向T的方向，固定部51的尺寸整体小于开孔15的尺寸。
本实施例中，通过开孔15沿厚度方向T贯穿包封结构件10，即在其中的金属保护件50的固定部51远离保护部52的一端露出于包封结构件10的第二表面10b，能够实现包封结构件10的双面互连，即，能够通过金属保护件50的固定部51将待封装芯片11正面的热引至背面，从而提升了散热效果。
如图5所示，是根据本申请的实施例2提供的利用上述半导体封装方法得到的半导体封装结构1的结构示意图。该半导体封装结构1的结构与实施例1中半导体封装结构基本相同，其不同之处在于：开孔15的深度d1等于包封结构件10的厚度t1；且，开孔15的内表面覆设有金属层16，金属层16位于金属保护件50的固定部51的外侧。
这样，通过化学镀的工艺形成在开孔15的内表面的金属层16，可以先填充部分开孔15内的空间，以便在下一步形成金属保护件50的固定部51时，能够完全将开孔15内的空间填充完。
本实施例中，通过开孔15沿厚度方向T贯穿包封结构件10，即在其中的金属保护件50的固定部51远离保护部52的一端露出于包封结构件10的第二表面10b，能够实现包封结构件10的双面互连，即，能够通过金属保护件50的固定部51将芯片11正面的热引至背面，从而提升了散热效果。
实施例3
本实施例的半导体封装方法的内容基本和实施例2中的半导体封装方法基本相同，其不同的之处在于，在步骤600之后，即在所述形成介电层之后，还包括：在所述包封结构件的第二表面上形成散热片，所述散热片与露出于所述包封结构件的第二表面的所述金属保护件连接。由于所述开孔的深度等于所述包封结构件的厚度，即开孔沿厚度方向贯穿包封结构件，因此，形成在其中的金属保护件会露出于所述包封结构件的第二表面。
具体的，如图6(a)所示，在包封结构件10的第二表面10b上形成散热片60，散热片60与金属保护件50露出于包封结构件10的第二表面10b的一端的连接。即，散热片60与金属保护件50的固定部51的远离保护部52的一端连接，且固定部51的远离保护部52的一端露出于包封结构件10的第二表面10b。
接续，如图6(b)所示，在介电层24上的预定位置刷上金属连接层40，以形成最终的半导体封装结构1。
如图7所示，是根据本申请的实施例3提供的利用上述半导体封装方法得到的半导体封装结构1的结构示意图。该半导体封装结构1的结构与实施例2中半导体封装结构基本相同，其不同之处在于：半导体封装结构1还包括散热片60，散热片60位于在包封结构件10的第二表面10b上，且与露出于包封结构件10的第二表面10b的金属保护件50的一端连接。即，散热片60与金属保护件50的固定部51的远离保护部52的一端连接，且固定部51的远离保护部52的一端露出于包封结构件10的第二表面10b。
这样，通过设置散热片60能够起到帮助芯片11实现散热的效果；同时，通过散热片60与金属保护件50连接，能够通过金属保护件50位于开孔中的部分起到提高对散热片60与塑封材料(包封结构件的包封层)之间的结合力，从而散热片60不容易从包封结构件10的第二表面10b上脱落。
在本申请中，所述半导体封装结构的实施例与封装方法的实施例在不冲突的情况下，可以互为补充。
以上所述仅为本申请的较佳实施例而已，并不用以限制本申请，凡在本申请的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本申请保护的范围之内。

Claims (14)

1.一种半导体封装方法，其特征在于，其包括以下步骤：
提供包封有待封装芯片的包封结构件，所述包封结构件包括相对的第一表面和第二表面，所述待封装芯片的正面对应于所述包封结构件的第一表面；
在所述包封结构件的第一表面形成开孔，所述开孔位于所述待封装芯片的外侧；
在所述包封结构件的第一表面上形成再布线结构、以及在所述包封结构件的第一表面上和所述开孔内形成金属保护件，所述再布线结构与所述待封装芯片的正面的焊垫电连接，且所述金属保护件位于所述再布线结构与所述待封装芯片的外侧。
2.如权利要求1所述的半导体封装方法，其特征在于，所述金属保护件沿厚度方向包括依次连接的固定部和保护部，所述固定部形成于所述开孔内，所述保护部形成于所述包封结构件的第一表面上，且所述保护部的上表面与所述再布线结构的上表面平齐。
3.如权利要求1所述的半导体封装方法，其特征在于，在所述包封结构件的表面上形成再布线结构之前，所述半导体封装方法包括：
将所述待封装芯片贴装于载板上，所述待封装芯片的背面朝上，正面朝向所述载板；
通过包封层覆盖在所述待封装芯片以及露出的所述载板上，形成所述包封结构件；
剥离所述载板，露出带有所述待封装芯片的正面的所述包封结构件的第一表面。
4.如权利要求1所述的半导体封装方法，其特征在于，在所述包封结构件的第一表面形成开孔之后，在所述包封结构件的第一表面和所述开孔内形成金属保护件之前，所述半导体封装方法还包括：
在所述开孔的内表面形成金属层。
5.如权利要求1所述的半导体封装方法，其特征在于，在所述包封结构件的第一表面形成开孔中，所述开孔的深度小于所述包封结构件的厚度；或者，所述开孔的深度等于所述包封结构件的厚度。
6.如权利要求5所述的半导体封装方法，其特征在于，当所述开孔的深度等于所述包封结构件的厚度时，在所述包封结构件的第一表面上形成再布线结构、以及在所述包封结构件的第一表面上和所述开孔内形成金属保护件之后，所述半导体封装方法还包括：
在所述包封结构件的第二表面上形成散热片，所述散热片与露出于所述包封结构件的第二表面的所述金属保护件连接。
7.如权利要求1所述的半导体封装方法，其特征在于，所述再布线结构与所述金属保护件在同一工艺步骤中形成，且所述金属保护件的上表面与所述再布线结构的上表面平齐。
8.一种半导体封装结构，其特征在于，其包括：
包封结构件，包括相对的第一表面和第二表面，所述包封结构件内包封有芯片，所述芯片的正面对应于所述包封结构件的第一表面，所述包封结构件的第一表面开设有开孔，所述开孔位于所述芯片的外侧；
再布线结构和金属保护件，所述再布线结构位于所述包封结构件的第一表面上，所述金属保护件位于所述包封结构件的第一表面上以及所述开孔中，且所述金属保护件位于所述再布线结构与所述芯片外侧，位于再布线结构外侧的金属保护件的至少一部分与位于所述芯片外侧的金属保护件部分一体连接，所述再布线结构与所述芯片的正面的焊垫电连接。
9.如权利要求8所述的半导体封装结构，其特征在于，所述金属保护件沿厚度方向包括依次连接的固定部和保护部，所述固定部位于所述开孔内，所述保护部位于所述包封结构件的第一表面上，且所述保护部的上表面与所述再布线结构的上表面平齐。
10.如权利要求9所述的半导体封装结构，其特征在于，所述金属保护件的所述保护部的宽度大于所述金属保护件的所述固定部的宽度。
11.如权利要求9所述的半导体封装结构，其特征在于，所述开孔的内表面覆设有金属层，所述金属层位于所述金属保护件的所述固定部的外侧。
12.如权利要求8所述的半导体封装结构，其特征在于，所述开孔的深度小于所述包封结构件的厚度；或者，所述开孔的深度等于所述包封结构件的厚度。
13.如权利要求12所述的半导体封装结构，其特征在于，当所述开孔的深度等于所述包封结构件的厚度时，所述半导体封装结构还包括散热片，所述散热片位于在所述包封结构件的第二表面上，且与露出于所述包封结构件的第二表面的所述金属保护件的一端连接。
14.如权利要求8所述的半导体封装结构，其特征在于，所述包封结构件的第一表面为矩形，所述金属保护件位于所述矩形的角部。
CN202010635960.0A 2020-07-03 2020-07-03 半导体封装方法及半导体封装结构 Active CN111883438B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010635960.0A CN111883438B (zh) 2020-07-03 2020-07-03 半导体封装方法及半导体封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010635960.0A CN111883438B (zh) 2020-07-03 2020-07-03 半导体封装方法及半导体封装结构

Publications (2)

Publication Number Publication Date
CN111883438A CN111883438A (zh) 2020-11-03
CN111883438B true CN111883438B (zh) 2022-09-30

Family

ID=73150200

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010635960.0A Active CN111883438B (zh) 2020-07-03 2020-07-03 半导体封装方法及半导体封装结构

Country Status (1)

Country Link
CN (1) CN111883438B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9972581B1 (en) * 2017-02-07 2018-05-15 Taiwan Semiconductor Manufacturing Company, Ltd. Routing design of dummy metal cap and redistribution line
WO2019096093A1 (en) * 2017-11-16 2019-05-23 Huawei Technologies Co., Ltd. Semiconductor package having reduced internal power pad pitch
CN111354647A (zh) * 2020-03-10 2020-06-30 淄博职业学院 一种多芯片堆叠封装结构及其制造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015056605A (ja) * 2013-09-13 2015-03-23 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US10872852B2 (en) * 2016-10-12 2020-12-22 Micron Technology, Inc. Wafer level package utilizing molded interposer
US10446504B2 (en) * 2017-05-18 2019-10-15 Xintec Inc. Chip package and method for forming the same
CN107706520A (zh) * 2017-10-25 2018-02-16 中芯长电半导体（江阴）有限公司 扇出型天线封装结构及其制备方法
US10861782B2 (en) * 2018-08-21 2020-12-08 Micron Technology, Inc. Redistribution layers including reinforcement structures and related semiconductor device packages, systems and methods
CN110265306A (zh) * 2019-05-20 2019-09-20 芯原微电子(上海)股份有限公司 一种无芯基板封装结构及其制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9972581B1 (en) * 2017-02-07 2018-05-15 Taiwan Semiconductor Manufacturing Company, Ltd. Routing design of dummy metal cap and redistribution line
WO2019096093A1 (en) * 2017-11-16 2019-05-23 Huawei Technologies Co., Ltd. Semiconductor package having reduced internal power pad pitch
CN111354647A (zh) * 2020-03-10 2020-06-30 淄博职业学院 一种多芯片堆叠封装结构及其制造方法

Also Published As

Publication number Publication date
CN111883438A (zh) 2020-11-03

Similar Documents

Publication Publication Date Title
CN108172551B (zh) 芯片封装方法及封装结构
US6717248B2 (en) Semiconductor package and method for fabricating the same
CN109494202B (zh) 一种半导体芯片封装方法及封装结构
JP2005033141A (ja) 半導体装置及びその製造方法、疑似ウェーハ及びその製造方法、並びに半導体装置の実装構造
KR20130014379A (ko) 반도체장치, 이 반도체장치를 수직으로 적층한 반도체 모듈 구조 및 그 제조방법
US20170186678A1 (en) Fan-out chip package and its fabricating method
WO2022021800A1 (zh) 半导体封装方法及半导体封装结构
CN212342614U (zh) 半导体封装结构
WO2022042682A1 (zh) 半导体封装方法及半导体封装结构
WO2022021799A1 (zh) 半导体封装方法及半导体封装结构
US20150048493A1 (en) Semiconductor package and method of manufacturing the same
CN110634880A (zh) 半导体装置及其制造方法
CN111883438B (zh) 半导体封装方法及半导体封装结构
CN113725096B (zh) 半导体封装方法及半导体封装结构
CN111952190B (zh) 半导体封装方法
CN111883437B (zh) 半导体封装方法及半导体封装结构
CN111933534B (zh) 半导体封装方法及半导体封装结构
CN113725098B (zh) 半导体封装方法及半导体封装结构
CN113725097B (zh) 半导体封装方法及半导体封装结构
CN113471086B (zh) 半导体封装方法及半导体封装结构
CN113451161B (zh) 半导体封装方法及半导体封装结构
US20170133344A1 (en) Semiconductor device with a resin layer and method of manufacturing the same
CN111668118B (zh) 半导体封装方法
CN114446799A (zh) 半导体封装方法及半导体封装结构
CN114446796A (zh) 半导体封装方法及半导体封装结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant