CN114446796A - 半导体封装方法及半导体封装结构 - Google Patents

半导体封装方法及半导体封装结构 Download PDF

Info

Publication number
CN114446796A
CN114446796A CN202011218428.5A CN202011218428A CN114446796A CN 114446796 A CN114446796 A CN 114446796A CN 202011218428 A CN202011218428 A CN 202011218428A CN 114446796 A CN114446796 A CN 114446796A
Authority
CN
China
Prior art keywords
die
layer
conductive
bare chip
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011218428.5A
Other languages
English (en)
Inventor
周辉星
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SIPLP Microelectronics Chongqing Ltd
Original Assignee
SIPLP Microelectronics Chongqing Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SIPLP Microelectronics Chongqing Ltd filed Critical SIPLP Microelectronics Chongqing Ltd
Priority to CN202011218428.5A priority Critical patent/CN114446796A/zh
Publication of CN114446796A publication Critical patent/CN114446796A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本申请提供一种半导体封装方法及半导体封装结构。所述半导体封装方法包括：形成包封结构，包封结构包括包封层及第一裸片，包封层上设有内凹的腔体，第一裸片位于腔体内，第一裸片的正面设有焊垫；在第一裸片的正面形成第一导电结构，第一导电结构包括与第一裸片的焊垫电连接的第一再布线层以及第一导电凸柱；将第二裸片贴装在第一再布线层背离第一裸片的一侧，所述第二裸片的正面背离所述第一再布线层；形成第二导电结构，第二导电结构将第一导电凸柱与第二裸片的焊垫电连接；在包封层上形成通孔；形成第三导电结构，第三导电结构通过位于通孔中的第一导电部与第一导电结构电连接；在第三导电结构背离包封层的一侧设置被动件。

Description

半导体封装方法及半导体封装结构
技术领域
本申请涉及半导体技术领域，特别涉及一种半导体封装方法及半导体封装结构。
背景技术
在半导体封装技术中，常常将具有不同功能的裸片封装在一个封装结构中，以形成特定作用，以得到多芯片组件multi-chip module(MCM)，多芯片组件具有高性能和多功能化等优势。
随着电子设备小型化轻量化的发展，结构紧凑、体积小的多芯片组件受到越来越多的市场青睐。因此如何减小多芯片组件的体积成为研究的热点。
发明内容
本申请实施例的第一方面提供了一种半导体封装方法。所述半导体封装方法包括：
形成包封结构，所述包封结构包括包封层及第一裸片，所述包封层上设有内凹的腔体，所述第一裸片位于所述腔体内，所述第一裸片具有正面，所述第一裸片的正面设有焊垫；
在所述第一裸片的正面形成第一导电结构，所述第一导电结构包括与所述第一裸片的焊垫电连接的第一再布线层以及位于所述第一再布线层背离所述第一裸片一侧的第一导电凸柱；
将第二裸片贴装在所述第一再布线层背离所述第一裸片的一侧，所述第二裸片具有正面，所述第二裸片的正面背离所述第一再布线层，所述第二裸片的正面设有焊垫；
形成第二导电结构，所述第二导电结构将所述第一导电凸柱与所述第二裸片的焊垫电连接；
在所述包封层上形成通孔；
形成第三导电结构，所述第三导电结构位于所述包封层背离所述第一裸片的正面的一侧，通过位于所述通孔中的第一导电部与所述第一导电结构电连接；
在所述第三导电结构背离所述包封层的一侧设置被动件，所述被动件与所述第三导电结构电连接。
在一个实施例中，所述包封层包括相对的第一表面与第二表面，所述第一表面背离所述第一导电结构，所述第一再布线层在所述第一表面上的正投影的一部分位于所述第一裸片在所述第一表面上的正投影之外；
所述第一导电凸柱在所述第一表面上的正投影位于所述第一裸片在所述第一表面上的正投影之外。
在一个实施例中，所述形成第二导电结构之前，所述半导体封装方法还包括：在所述第二裸片背离所述第一裸片的一侧形成第一介电层；所述第一介电层覆盖所述第一再布线层，所述第一介电层上设有暴露所述第二裸片的焊垫的第一开孔，所述第一导电凸柱的表面露出所述第一介电层；所述第二导电结构包括填充在所述第一开孔内的第二导电部，所述第二导电部将所述第二裸片的焊垫电连接；
或者，
所述将第二裸片贴装在所述第一再布线层背离所述第一裸片的一侧，包括：将所述第一再布线层背离所述第一裸片的一侧施加介电材料；对所述介电材料加热，以使所述介电材料的粘度减小，并将第二裸片置于所述介电材料中；继续对所述介电材料加热，在所述介电材料降温后固化形成第一介电层，并使所述第二裸片固定在所述第一介电层中；所述第一介电层覆盖所述第一再布线层，所述第一介电层上设有暴露所述第二裸片的焊垫的第一开孔，所述第一导电凸柱的表面露出所述第一介电层；所述第二导电结构包括填充在所述第一开孔内的第二导电部，所述第二导电部将所述第二裸片的焊垫电连接。
在一个实施例中，所述第二导电结构包括与所述第二裸片的焊垫电连接的第二再布线层、及位于所述第二再布线层背离所述第二裸片一侧的第二导电凸柱；在所述形成第二导电结构之后，所述半导体封装方法还包括：
在所述第二再布线层背离所述第二裸片的一侧形成第二介电层，所述第二介电层覆盖所述第二再布线层，所述第二导电凸柱的表面露出所述第二介电层。
在一个实施例中，所述第三导电结构包括位于所述包封层背离所述第一裸片一侧的第三再布线层及位于所述第三再布线层背离所述第一裸片一侧的第三导电凸柱，所述第三再布线层与所述第一导电部电连接；
所述形成第三导电结构之后，所述半导体封装方法还包括：
形成第三介电层，所述第三介电层覆盖所述第三再布线层，且所述第三导电凸柱背离所述第一裸片的表面露出所述第三介电层。
在一个实施例中，所述在所述包封层上形成通孔的步骤于所述在所述第一裸片的正面形成第一导电结构的步骤之前执行；或者，所述在所述包封层上形成通孔的步骤于所述在所述第一裸片的正面形成第一导电结构的步骤之后执行。
本申请实施例的第二方面提供了一种半导体封装结构，所述半导体封装结构包括：
包封层，所述包封层上设有内凹的腔体，所述包封层上设有通孔，所述通孔内设有第一导电部；
第一裸片，位于所述腔体内，所述第一裸片具有正面，所述第一裸片的正面设有焊垫；
第一导电结构，位于所述第一裸片的正面，所述第一导电结构包括与所述第一裸片的焊垫电连接的第一再布线层以及位于所述第一再布线层背离所述第一裸片一侧的第一导电凸柱；
第二裸片，位于所述第一再布线层背离所述第一裸片的一侧，所述第二裸片具有正面，所述第二裸片的正面背离所述第一再布线层，所述第二裸片的正面设有焊垫；
第二导电结构，位于所述第二裸片背离所述第一裸片的一侧，所述第二导电结构将所述第一导电凸柱与所述第二裸片的焊垫电连接；
第三导电结构，所述第三导电结构位于所述包封层背离所述第一裸片的正面的一侧，通过所述第一导电部与所述第一导电结构电连接；
被动件，设置在所述第三导电结构背离所述包封层的一侧，与所述第三导电结构电连接。
在一个实施例中，所述包封层包括相对的第一表面与第二表面，所述第一表面背离所述第一导电结构，所述第一再布线层在所述第一表面上的正投影的一部分位于所述第一裸片在所述第一表面上的正投影之外；
所述第一导电凸柱在所述第一表面上的正投影位于所述第一裸片在所述第一表面上的正投影之外。
在一个实施例中，所述半导体封装结构还包括附接材料层，所述第二裸片通过所述附接材料层贴装在所述第一再布线层上；或者，
所述半导体封装结构还包括位于第一再布线层背离所述第一裸片一侧的第一介电层，所述第二裸片背离所述第一裸片的表面、所述第二裸片朝向所述第一裸片的表面及所述第二裸片的侧面均被所述第一介电层包覆。
在一个实施例中，所述半导体封装结构还包括位于所述第一再布线层背离所述第一裸片的一侧的第一介电层，所述第一介电层覆盖所述第一再布线层，所述第一导电凸柱的表面露出所述第一介电层；所述第一介电层上设有暴露所述第二裸片的焊垫的第一开孔；所述第二导电结构包括填充在所述第一开孔内的第二导电部及位于所述第一介电层背离所述第二裸片一侧的第二再布线层。
在一个实施例中，所述第二导电结构包括与所述第二裸片的焊垫电连接的第二再布线层及位于所述第二再布线层背离所述第二裸片一侧的第二导电凸柱；
所述半导体封装结构还包括位于所述第二再布线层背离所述第二裸片的一侧的第二介电层，所述第二介电层覆盖所述第二再布线层，所述第二导电凸柱露出所述第二介电层。
在一个实施例中，所述第三导电结构包括位于所述包封层背离所述第一裸片一侧的第三再布线层及位于所述第三再布线层背离所述第一裸片一侧的第三导电凸柱，所述第三再布线层与所述第一导电部电连接；
所述半导体封装结构还包括位于所述包封层与所述被动件之间的第三介电层，所述第三介电层覆盖所述第三再布线层，所述第三导电凸柱背离所述第一裸片的表面露出所述第三介电层。
本申请实施例提供的半导体封装方法及半导体封装结构，通过在第一裸片的正面形成与第一裸片的焊垫电连接的第一导电结构，并在第一导电结构的第一再布线层上贴装第二裸片，第二裸片的正面形成的第二导电结构将第一导电结构的第一导电凸柱与第二裸片的焊垫电连接，从而第一裸片与第二裸片的电连接；被动件通过第三导电结构与第一裸片电连接，则第一裸片、第二裸片及被动件电连接，使得半导体封装结构的功能较多；并且，由于第一裸片、第二裸片与被动件是堆叠设置的，可以使半导体封装结构的结构紧凑，有助于减小半导体封装结构的体积，且可适用于尺寸较大的裸片的封装。
附图说明
图1是本申请一示例性实施例提供的半导体封装方法的流程图；
图2是本申请另一示例性实施例提供的半导体封装方法的流程图；
图3是本申请一示例性实施例提供的形成包封结构的流程图；
图4是本申请一示例性实施例提供的制备第一裸片的硅片的结构示意图；
图5是图4所示的硅片的活性面上形成有保护膜的结构示意图；
图6是对图5所示的硅片进行切割得到的结构示意图；
图7是本申请一示例性实施例提供的第一裸片的结构示意图；
图8是本申请一示例性实施例提供的半导体封装结构的第一中间结构的结构示意图；
图9是本申请一示例性实施例提供的半导体封装结构的第二中间结构的结构示意图；
图10是本申请一示例性实施例提供的包封结构的结构示意图；
图11是本申请一示例性实施例提供的半导体封装结构的第三中间结构的结构示意图；
图12是本申请一示例性实施例提供的制备第二裸片的硅片的结构示意图；
图13是本申请一示例性实施例提供的第二裸片的结构示意图；
图14是本申请一示例性实施例提供的半导体封装结构的第四中间结构的结构示意图；
图15是本申请一示例性实施例提供的半导体封装结构的第五中间结构的结构示意图；
图16是本申请一示例性实施例提供的半导体封装结构的第六中间结构的结构示意图；
图17是本申请一示例性实施例提供的半导体封装结构的第七中间结构的结构示意图；
图18是本申请一示例性实施例提供的半导体封装结构的第八中间结构的结构示意图；
图19是本申请一示例性实施例提供的半导体封装结构的第九中间结构的结构示意图；
图20是本申请一示例性实施例提供的半导体封装结构的第十中间结构的结构示意图；
图21是本申请一示例性实施例提供的半导体封装结构的第十一中间结构的结构示意图；
图22是本申请一示例性实施例提供的半导体封装结构的第十二中间结构的结构示意图；
图23是本申请一示例性实施例提供的半导体封装结构的结构示意图。
具体实施例
这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施例并不代表与本申请相一致的所有实施例。相反，它们仅是与如所附权利要求书中所详述的、本申请的一些方面相一致的装置和方法的例子。
在本申请使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本申请。在本申请和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。还应当理解，本文中使用的术语“和/或”是指并包含一个或多个相关联的列出项目的任何或所有可能组合。
应当理解，尽管在本申请可能采用术语第一、第二、第三等来描述各种信息，但这些信息不应限于这些术语。这些术语仅用来将同一类型的信息彼此区分开。例如，在不脱离本申请范围的情况下，第一信息也可以被称为第二信息，类似地，第二信息也可以被称为第一信息。取决于语境，如在此所使用的词语“如果”可以被解释成为“在……时”或“当……时”或“响应于确定”。
下面结合附图，对本申请的一些实施例作详细说明。在不冲突的情况下，下述的实施例及实施例中的特征可以相互组合。
本申请实施例提供了一种半导体封装方法。参见图1与图2，所述半导体封装方法包括如下步骤110至步骤170。
在步骤110中，形成包封结构，所述包封结构包括包封层及第一裸片，所述包封层上设有内凹的腔体，所述第一裸片位于所述腔体内，所述第一裸片具有正面，所述第一裸片的正面设有焊垫。
在一个实施例中，参见图3，形成包封结构的步骤110可包括如下步骤111和步骤112。
在步骤111中，将第一裸片贴装于载板上，所述第一裸片具有正面，所述第一裸片的正面朝向所述载板的表面，所述第一裸片的正面设有焊垫。
在一个实施例中，第一裸片20可通过如下过程制备得到：
首先，提供硅片，硅片具有特定功能。参见图4，硅片24具有活性面，硅片24的活性面设有绝缘层22和焊垫21，绝缘层22可覆盖焊垫21的边缘，绝缘层22的厚度可大于焊垫21的厚度。绝缘层22上设有开口，开口暴露焊垫21。焊垫21用于与外部元件电连接。
随后，参见图5，在硅片24的活性面上形成保护层23。保护层23为一层或多层的绝缘材料，保护层23的材料可以为塑封膜、PI(聚酰亚胺)，PBO(聚苯并恶唑)、有机聚合物膜、有机聚合物复合材料或者其它具有类似特性的材料。可采用层压、旋涂、印刷、模塑或者其它适合的方式在硅片24上形成保护层23。通过该步骤可得到如图5所示的结构。
随后，对硅片24进行切割。可沿图5中所示的虚线的位置对硅片24进行切割。可采用机械切割的方式或者激光切割的方式切割硅片24。可选的，在对硅片24进行切割之前，可采用研磨设备对硅片的与活性面相对的背面进行研磨，以使硅片24的厚度为指定厚度。通过该步骤可得到如图6所示的结构。
随后，对图6所示的结构的保护层23进行刻蚀形成第二开孔231，得到如图7所示的第一裸片20，第一裸片20具有特定的功能。保护层23的第二开孔231暴露所述第一裸片20的焊垫。第一裸片20的焊垫是由裸片内部电路引出至裸片表面的导电电极构成。第一裸片20的正面可设有多个焊垫21及形成于焊垫21之间的绝缘层22。在一些实施例中，若保护层23为激光反应性材料，可采用激光镭射的方式形成第二开孔231；若保护层23的材料为感光性材料，可采用掩膜曝光的光刻工艺形成第二开孔231。
在其他实施例中，在制备第一裸片20的过程中，也可在对硅片24进行切割之前在保护层23上形成第二开孔231。或者，制备得到的第一裸片20的保护层23上未形成有第二开孔，在后续将包封结构从载板上剥离后再在保护层23上形成第二开孔231。
通过步骤111可得到如图8所示的第一中间结构。图8所示的实施例中，载板10上贴装有一个第一裸片20。在其他实施例中，载板10上贴装的第一裸片20的数量可为两个或两个以上。
在一个实施例中，载板10的形状可为圆形、矩形或其他形状。载板10可以是小尺寸的晶圆衬底，也可以是更大尺寸的载板，例如为不锈钢板基板、聚合物基板等。
在一个实施例中，第一裸片20可以通过粘接层贴装于载板10，且粘接层可采用易剥离的材料，以便在后续将载板10与第一裸片20剥离开来，例如粘接层可采用通过加热能够使其失去粘性的热分离材料。
在步骤112中，形成包封层，所述包封层覆盖在所述载板上，包封住所述第一裸片。
通过步骤112可得到如图9所示的第二中间结构，第二中间结构包括载板及位于载板上的包封结构。参见图9，包封层80形成在第一裸片20与露出的载板10上，用于将待第一裸片20完全包封住，以重新构造一平板结构，以便在将载板10剥离后，能够继续在重新构造的该平板结构上进行再布线和封装。在形成包封层80的过程中，设在第一裸片20正面的保护层23可保护第一裸片20的正面，防止包封层80的材料对第一裸片20的正面造成损害。
在一个实施例中，在形成包封层80之前，可以执行一些前处理步骤，例如化学清洗、等离子清洗等步骤，以将第一裸片20与载板10表面的杂质去除，以便包封层80与第一裸片20及载板10之间能够连接的更加密切，不会出现分层或开裂的现象。
在一个实施例中，包封层80可以为聚合物、树脂、树脂复合材料、聚合物复合材料。例如包封层80可以为具有填充物的树脂，其中，填充物为无机颗粒。包封层80可采用层压环氧树脂膜的方式形成，也可以通过对环氧树脂化合物进行注塑成型、压模成型或传递成型等方式形成。
在步骤112之后，可将载板10剥离，露出第一裸片20的正面，得到如图10所示的包封结构。
在一个实施例中，可直接机械的从包封层80和第一裸片20上剥离载板10。在另一个实施例中，载板10与第一裸片20之间通过粘接层粘接，且粘接层的材料为热分离材料时，还可以通过加热的方式，使得粘接层遇热后粘性降低，进而将载板10剥离。载板10剥离后，暴露出第一裸片20的正面。
图示实施例中，第一裸片20的正面露出包封层80。在其他实施例中，第一裸片20的正面可不露出包封层80，例如包封层80上设有用于容纳第一裸片20的腔体，第一裸片20的厚度小于腔体的深度，第一裸片20的正面朝向腔体的开口。
在步骤120中，在所述第一裸片的正面形成第一导电结构，所述第一导电结构包括与所述第一裸片的焊垫电连接的第一再布线层以及位于所述第一再布线层背离所述第一裸片一侧的第一导电凸柱。
在一些实施例中，在步骤120之前，可在包封结构背离第一裸片20的一侧设置一个支撑板，以提供支撑作用，便于后续步骤的进行。
通过步骤120可得到如图11所示的第三中间结构。
参见图11，第一导电结构30包括第一再布线层32以及位于所述第一再布线层32背离所述第一裸片20一侧的第一导电凸柱33。所述保护层23的第二开孔231内设有第三导电部31，所述第三导电部31将所述第一裸片20的焊垫与所述第一再布线层32电连接。也即是，第一导电结构30的第一再布线层32通过第三导电部31与第一裸片20的焊垫电连接。第一导电结构30可包括多个第一再布线层32，每一第一再布线层32上可设有至少一个导电凸柱33。
在一个实施例中，形成第一导电结构30时，首先形成第一再布线层32，随后在第一再布线层32上形成第一导电凸柱33。
在一个实施例中，在得到如图7所示的第一裸片20后，在步骤110之前，半导体封装方法还可包括：在第二开孔231内形成第三导电部31。也即是，第三导电部31与第一再布线层32不同时形成。
在另一个实施例中，在得到如图7所示的第一裸片20后，可直接执行步骤110。半导体封装方法还可包括：在所述第一裸片的正面形成第一导电结构的第一再布线层32的同时，在第二开孔231内形成第三导电部31。也即是，第三导电部31与第一再布线层32在同一工艺步骤中形成。如此，通过一个工艺步骤可同时形成第三导电部31与第一再布线层32，有助于简化半导体封装工艺。
在一些实施例中，第三导电部31与第一再布线层32可采用金属溅射、电解电镀、无电极电镀等方式形成。第一导电凸柱33可采用金属溅射、电解电镀、无电极电镀等方式形成。第三导电部31与第一导电结构30的材料可以是金属材料，例如金属铜。
在一个实施例中，所述包封层80包括相对的第一表面81与第二表面82，所述第一表面81背离所述第一导电结构30，所述第一再布线层32在所述第一表面81上的正投影的一部分位于所述第一裸片20在所述第一表面81上的正投影之外。第一再布线层32与第三导电部31电连接，则第一再布线层32在第一表面81上的正投影的一部分落在第一裸片20在第一表面81上的正投影内。第一再布线层32在第一表面81上的正投影的一部分落在第一裸片20在第一表面81上的正投影外，也即是第一再布线层32延伸至第一裸片20在纵向上所在的范围之外，如此第一再布线层32为扇出结构，使得焊垫引出后的电连接位置的密度减小，有助于其他结构与第一再布线层32的连接。
在一个实施例中，所述第一导电凸柱33在所述第一表面81上的正投影位于所述第一裸片20在所述第一表面81上的正投影之外。如此，第一导电凸柱33围合形成的区域的面积较大，第一导电凸柱33围合形成的区域的尺寸大于第一裸片20的尺寸，则后续在第一再布线层32上设置的第二裸片的尺寸可大于第一裸片20的尺寸，从而可实现尺寸较大的裸片的封装。
在步骤130中，将第二裸片贴装在所述第一再布线层背离所述第一裸片的一侧，所述第二裸片具有正面，所述第二裸片的正面背离所述第一再布线层，所述第二裸片的正面设有焊垫。
在一个实施例中，第二裸片可通过如下过程制备得到：
首先，提供硅片，硅片具有特定功能。参见图12，硅片43具有活性面，硅片43的活性面设有绝缘层42和焊垫41，焊垫41用于与外部结构进行电连接。绝缘层42可覆盖焊垫41的边缘，绝缘层42的厚度可大于焊垫41的厚度。绝缘层42上设有开口，开口暴露焊垫41。
随后，对硅片43进行切割。可沿图12中所示的虚线的位置对硅片43进行切割。可采用机械切割的方式或者激光切割的方式切割硅片43。可选的，在对硅片43进行切割之前，可采用研磨设备对硅片的与活性面相对的背面进行研磨，以使硅片43的厚度为指定厚度。通过该步骤可得到如图13所示的第二裸片40，第二裸片40具有特定的功能。第二裸片40与第一裸片20的功能可相同或者不同。
在一个实施例中，所述将第二裸片贴装在所述第一再布线层背离所述第一裸片的一侧的步骤130，包括如下过程：
首先，在所述第一再布线层背离所述第一裸片的一侧形成附接材料层。附接材料层可形成在预定位置处，预定位置为要贴装第二裸片的位置。
随后，将第二裸片贴附在所述附接材料层，所述第二裸片的正面背离所述附接材料层。
通过步骤130可得到如图14所示的第四中间结构。如图14所示，附接材料层51覆盖第一再布线层32的部分区域。附接材料层51部分位于第一再布线层32背离第一裸片20的一侧，部分填充在相邻第一再布线层32之间的间隙。
在一些实施例中，可通过点胶的方式在要贴装第二裸片40的位置处施加附接材料，从而形成附接材料层51。
在另一个实施例中，所述将第二裸片贴装在所述第一再布线层背离所述第一裸片的一侧的步骤130，包括如下过程：
首先，将所述第一再布线层背离所述第一裸片的一侧施加介电材料。可通过旋涂或其他方式施加介电材料，介电材料可覆盖第一再布线层、露出的第一裸片20及第一导电凸柱。
随后，对所述介电材料加热，以使所述介电材料的粘度减小，并将第二裸片置于所述介电材料中。介电材料在刚开始加热时粘度减小，可将第二裸片嵌入到介电材料中。
随后，继续对所述介电材料加热，在所述介电材料降温后固化形成第一介电层，并使所述第二裸片固定在所述第一介电层中。介电材料固化后将第二裸片固定，从而第二裸片通过第一介电层贴装在第一再布线层上。继续对介电材料加热可使得介电材料粘度进一步降低，进而介电材料将第二裸片完全包覆，使形成的第一介电层将第二裸片全部包覆，也即是所述第二裸片背离所述第一裸片的表面、所述第二裸片朝向所述第一裸片的表面及所述第二裸片的侧面均被所述第一介电层包覆。如此，在形成第一介电层的同时将第二裸片固定，无需形成附接材料层，有助于简化半导体封装工艺。第一介电层的厚度可大于第二裸片40的厚度，所述第一介电层覆盖所述第一再布线层32，所述第一导电凸柱33的表面露出所述第一介电层。
在步骤140中，形成第二导电结构，所述第二导电结构将所述第一导电凸柱与所述第二裸片的焊垫电连接。
在一个实施例中，第二裸片通过附接材料层贴附在第一再布线层上时，在形成第二导电结构的步骤160之前，所述半导体封装方法还可包括如下步骤：在所述第二裸片背离所述第一裸片的一侧形成第一介电层。通过该步骤可得到如图15所示的第五中间结构。
参见图15，第一介电层52的厚度可大于第二裸片40的厚度，所述第一介电层52覆盖所述第一再布线层32，所述第一导电凸柱33的表面露出所述第一介电层52。第一介电层52可保护第一再布线层32与第一导电凸柱33，并可避免第一再布线层32与后续形成的第二导电结构60接触而影响半导体封装结构的性能。
第一介电层52背离第二裸片40的一侧到第二裸片40的距离与第一导电凸柱33背离第二裸片40的一侧到第二裸片40的距离大致相同，从而第一导电凸柱33的表面刚刚露出第一介电层52。在形成第一介电层52的过程中，最初形成的第一介电层52可包覆第一导电凸柱33的表面及侧部，之后对第一介电层52进行减薄处理，以将使第一导电凸柱33的表面露出。
在一个实施例中，第一介电层52为一层或多层的绝缘材料，第一介电层52的材料可以为塑封膜、PI、PBO、有机聚合物膜、有机聚合物复合材料或者其它具有类似特性的材料。可采用层压、旋涂、印刷、模塑或者其它适合的方式形成第一介电层52。
在一些实施例中，在所述第二裸片背离所述第一裸片的一侧形成第一介电层的步骤之后，且在步骤140之前，所述半导体封装方法还包括：在第一介电层上形成暴露所述第二裸片的焊垫的第一开孔。通过该步骤可得到如图16所示的第六中间结构。
在一些实施例中，若第一介电层52为激光反应性材料，可采用激光镭射的方式形成第一开孔521；若第一介电层52的材料为感光性材料，可采用掩膜曝光的光刻工艺形成第一开孔521。
通过步骤140可得到如图17所示的第七中间结构。所述第二导电结构60包括填充在所述第一介电层52的第一开孔521内的第二导电部61、位于所述第一介电层52背离所述第二裸片40一侧的第二再布线层62、及位于第二再布线层62背离第一介电层52一侧的第二导电凸柱63，所述第二导电部61将所述第二裸片40的焊垫与所述第二再布线层62电连接。第二导电结构60便于与外部结构电连接。
第二导电结构60的第二导电部61、第二再布线层62及第二导电凸柱63的材料可以是金属材料，例如金属铜。
在一个实施例中，形成第二导电结构60时，首先形成第二导电部61与第二再布线层62，随后在第二再布线层62上形成第二导电凸柱63。
在一些实施例中，可采用金属溅射、电解电镀、无电极电镀等方式形成第二导电结构60的第二导电部61及第二再布线层62。第二导电部61与第二再布线层62可在同一工艺步骤中形成。第二导电凸柱63可采用金属溅射、电解电镀、无电极电镀等方式形成。
在一个实施例中，在所述形成第二导电结构的步骤140之后，所述半导体封装方法还包括如下步骤：
在所述第二再布线层背离所述第二裸片的一侧形成第二介电层，所述第二介电层覆盖所述第二再布线层，所述第二导电凸柱的表面露出所述第二介电层。
通过该步骤可得到如图18所示的第八中间结构。
参见图18，第二介电层54覆盖所述第二再布线层62，所述第二导电凸柱63的表面露出所述第二介电层54。第二介电层54可保护第二再布线层62与第二导电凸柱63，并可避免第二再布线层62与后续形成的第三导电结构接触而影响半导体封装结构的性能。
第二介电层54背离第二裸片40的一侧到第二裸片40的距离与第二导电凸柱63背离第二裸片40的一侧到第二裸片40的距离大致相同，从而第二导电凸柱63的表面刚刚露出第二介电层54。在形成第二介电层54的过程中，最初形成的第二介电层54可包覆第二导电凸柱63的表面及侧部，之后对第二介电层54进行减薄处理，以将使第二导电凸柱63的表面露出。
在一个实施例中，第二介电层54为一层或多层的绝缘材料，第二介电层54的材料可以为塑封膜、PI、PBO、有机聚合物膜、有机聚合物复合材料或者其它具有类似特性的材料。可采用层压、旋涂、印刷、模塑或者其它适合的方式形成第二介电层54。
在步骤150中，在所述包封层上形成通孔。
在一个实施例中，步骤150可在步骤120之后执行，具体的，如图1所示，步骤150可在步骤140之后执行。在其他实施例中，如图2所示，步骤150也可在步骤110之后且在步骤120之前执行。例如，步骤150可在步骤122之后且在剥离载板10之前执行。图示实施例中仅以步骤150在步骤120之后执行为例进行示意。通过步骤150可得到如图19所示的第九中间结构，通孔83的数量可为多个，多个通孔83环绕第一裸片20分布，通孔83贯穿包封层80。
在一些实施例中，可通过激光镭射工艺在包封层80上形成通孔83。
在步骤160中，形成第三导电结构，所述第三导电结构位于所述包封层背离所述第一裸片的正面的一侧，通过所述通孔内的第一导电部与所述第一导电结构电连接。
在一个实施例中，第三导电结构包括位于所述包封层80背离所述第一裸片20一侧的第三再布线层、及位于所述第三再布线层背离所述第一裸片20一侧的第三导电凸柱。第三再布线层通过包封层的通孔内的第一导电部与第一导电结构电连接。
在一个实施例中，在形成第三导电结构时，首先形成第三再布线层，随后在第三再布线层上形成第三导电凸柱。
在一些实施例中，第三导电结构的第三再布线层可采用金属溅射、电解电镀、无电极电镀等方式形成。第三导电凸柱可采用金属溅射、电解电镀、无电极电镀等方式形成。
在一个实施例中，在步骤160之前，所述半导体封装方法还包括：在所述通孔内形成第一导电部。通过该步骤可得到如图20所示的第十中间结构。第一导电部71的表面可与包封层80的表面齐平。在所述包封层上形成通孔的步骤150在步骤120之前执行时，在所述通孔内形成第一导电部的步骤可在步骤120之前执行，也可在步骤140之后且在步骤160之前执行。
在另一个实施例中，第一导电部71与第三再布线层可在同一工艺步骤中形成。如此，有助于简化半导体封装工艺。
在一些实施例中，第一导电部71与第三导电结构的材料可以是金属材料，例如金属铜。
通过步骤160可得到如图21所示的第十一中间结构。参见图21，第三导电结构70的第三再布线层72与第一导电部71直接接触，第三导电凸柱73位于第三再布线层72背离第一导电部71的一侧。
在一个实施例中，在形成第三导电结构的步骤160之后，所述半导体封装方法还可包括：形成第三介电层，所述第三介电层覆盖所述第三再布线层，且所述第三导电凸柱背离所述第一裸片的表面露出所述第三介电层。通过该步骤可得到如图22所示的第十二中间结构。
参见图22，所述第三介电层55覆盖所述第三再布线层72，所述第三导电凸柱73背离第一裸片20的表面露出所述第三介电层55。第三介电层55可保护第三再布线层72与第三导电凸柱73。
第三介电层55背离包封层80的一侧到包封层80的距离与第三导电凸柱73背离包封层80的一侧到包封层80的距离大致相同，从而第三导电凸柱73的表面刚刚露出第三介电层55。在形成第三介电层55的过程中，最初形成的第三介电层55可包覆第三导电凸柱73的表面及侧部，之后对第三介电层55进行减薄处理，以将使第三导电凸柱73的表面露出。
在一个实施例中，第三介电层55为一层或多层的绝缘材料，第三介电层55的材料可以为塑封膜、PI、PBO、有机聚合物膜、有机聚合物复合材料或者其它具有类似特性的材料。可采用层压、旋涂、印刷、模塑或者其它适合的方式形成第三介电层55。
在一个实施例中，在步骤160之后，可执行至少一次形成再布线层与介电层的步骤，以在包封层80背离第一裸片20的一侧形成多重布线层。在步骤160之后形成再布线层与介电层的步骤与形成第三再布线层与第三介电层55的步骤类似，不再进行赘述。
在步骤170中，在所述第三导电结构背离所述包封层的一侧设置被动件，所述被动件与所述第三导电结构电连接。
通过步骤170可得到如图23所述的半导体封装结构。参见图23，可在第三导电结构70背离包封层80的一侧设置多个被动件90，多个被动件可以相同也可不同。多个被动件90可与多个第三导电凸柱73一一对应，被动件90在包封层80上的正投影与对应的第三导电凸柱73在包封层80上的正投影部分重合，被动件90与对应的第三导电凸柱73直接接触且电连接。
在一个实施例中，被动件90可以为电容，或者电阻，或者电感等。
电感为一种电磁转化的器件，当被动件90为电感时，可使得半导体封装结构具有电磁转化的功能，使半导体封装结构功能更多。
被动件90为电感时，在所述第三导电结构背离所述包封层的一侧设置被动件的步骤170，可包括如下过程：先在第三导电结构70背离包封层80的一侧形成种子层；随后，在种子层背离第一裸片的一侧通过电镀工艺形成金属层；最后，对种子层及金属层进行图形化处理，形成电感。
在一些实施例中，在得到图23所示的半导体封装结构后，若半导体封装结构包括两个或两个以上第一裸片20，则半导体封装方法还包括：对半导体封装结构进行切割，得到多个子封装结构，每一子封装结构包括一个第一裸片20。
本申请实施例提供的半导体封装方法，通过在第一裸片的正面形成与第一裸片的焊垫电连接的第一导电结构，并在第一导电结构的第一再布线层上贴装第二裸片，第二裸片的正面形成的第二导电结构将第一导电结构的第一导电凸柱与第二裸片的焊垫电连接，从而第一裸片与第二裸片的电连接；被动件通过第三导电结构与第一裸片电连接，则第一裸片、第二裸片及被动件电连接，使得半导体封装结构的功能较多；并且，由于第一裸片、第二裸片与被动件是堆叠设置的，可以使半导体封装结构的结构紧凑，有助于减小半导体封装结构的体积，且可适用于尺寸较大的裸片的封装。
本申请实施例还提供了一种半导体封装结构。参见图23，所述半导体封装结构包括包封层80、第一裸片20、第二裸片40、第一导电结构30、第二导电结构60、第三导电结构70及被动件。
所述包封层80上设有内凹的腔体，所述包封层80上设有通孔，所述通孔内设有第一导电部71。第一裸片20位于所述腔体内，所述第一裸片20具有正面，所述第一裸片20的正面设有焊垫。
所述第一导电结构30位于所述第一裸片20的正面，所述第一导电结构30包括与所述第一裸片20的焊垫电连接的第一再布线层32以及位于所述第一再布线层32背离所述第一裸片20一侧的第一导电凸柱33。
所述第二裸片40位于所述第一再布线层32背离所述第一裸片20的一侧，所述第二裸片40具有正面，所述第二裸片40的正面背离所述第一再布线层32，所述第二裸片40的正面设有焊垫。
所述第二导电结构60位于所述第二裸片40背离所述第一裸片20的一侧，所述第二导电结构60将所述第一导电凸柱33与所述第二裸片40的焊垫电连接。
所述第三导电结构70位于所述包封层80背离所述第一裸片20的正面的一侧，通过所述第一导电部71与所述第一导电结构30电连接。
所述被动件90位于所述第三导电结构70背离所述第一裸片20的一侧，与所述第三导电结构70电连接。
图示实施例中，第一裸片20的正面露出包封层80。在其他实施例中，第一裸片20的正面可不露出包封层80，例如第一裸片20的厚度小于包封层80的腔体的深度，第一裸片20的正面朝向腔体的开口。
在一个实施例中，所述包封层80包括相对的第一表面81与第二表面82，所述第一表面81背离所述第一导电结构30，所述第一再布线层32在所述第一表面81上的正投影的一部分位于所述第一裸片20在所述第一表面81上的正投影之外。
在一个实施例中，所述第一导电凸柱33在所述第一表面81上的正投影位于所述第一裸片20在所述第一表面81上的正投影之外。
在一个实施例中，所述半导体封装结构还包括位于所述第一再布线层32背离所述第一裸片20的一侧的第一介电层52，所述第一介电层52覆盖所述第一再布线层32，所述第一导电凸柱33的表面露出所述第一介电层52。所述第一介电层52上设有暴露所述第二裸片40的焊垫的第一开孔；所述第二导电结构60包括填充在所述第一开孔内的第二导电部61、位于所述第一介电层52背离所述第二裸片40一侧的第二再布线层62及位于所述第二再布线层62背离所述第二裸片40一侧的第二导电凸柱63。
在一个实施例中，所述半导体封装结构还包括附接材料层51，所述第二裸片40通过所述附接材料层51贴装在所述第一再布线层32上。
在另一个实施例中，所述第二裸片40背离所述第一裸片20的表面、所述第二裸片40朝向所述第一裸片20的表面及所述第二裸片40的侧面均被所述第一介电层52包覆。也即是，第二裸片40全部被第一介电层52包覆。
在一个实施例中，所述半导体封装结构还包括位于所述第二再布线层62背离所述第二裸片40的一侧的第二介电层54，所述第二介电层54覆盖所述第二再布线层62，所述第二导电凸柱63背离第二裸片40的表面露出所述第二介电层54。
在一个实施例中，所述第三导电结构70包括位于所述包封层80背离所述第一裸片20一侧的第三再布线层72及位于所述第三再布线层72背离所述第一裸片20一侧的第三导电凸柱73，所述第三再布线层72与所述第一导电部71电连接。
所述半导体封装结构还包括位于所述包封层80与所述被动件90之间的第三介电层55，所述第三介电层55覆盖所述第三再布线层72，所述第三导电凸柱73背离所述第一裸片20的表面露出所述第三介电层55。
在一个实施例中，所述第一裸片20的正面还形成有保护层23，保护层23上设有暴露所述第一裸片20的焊垫的第二开孔，所述第二开孔内设有第三导电部31，所述第三导电部31将所述第一裸片20的焊垫与所述第一再布线层32电连接。
在一个实施例中，被动件90可以为电容，或者电阻，或者电感等。
本申请实施例提供的半导体封装方法与半导体封装结构属于同一发明构思，相关细节及有益效果的描述可互相参见，不再进行赘述。
在本申请中，装置实施例与方法实施例在不冲突的情况下，可以互为补充。以上所描述的装置实施例仅仅是示意性的，其中作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本申请方案的目的。本领域普通技术人员在不付出创造性劳动的情况下，即可以理解并实施。
以上仅为本申请的较佳实施例而已，并不用以限制本申请，凡在本申请的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本申请保护的范围之内。

Claims (12)

1.一种半导体封装方法，其特征在于，所述半导体封装方法包括：
形成包封结构，所述包封结构包括包封层及第一裸片，所述包封层上设有内凹的腔体，所述第一裸片位于所述腔体内，所述第一裸片具有正面，所述第一裸片的正面设有焊垫；
在所述第一裸片的正面形成第一导电结构，所述第一导电结构包括与所述第一裸片的焊垫电连接的第一再布线层以及位于所述第一再布线层背离所述第一裸片一侧的第一导电凸柱；
将第二裸片贴装在所述第一再布线层背离所述第一裸片的一侧，所述第二裸片具有正面，所述第二裸片的正面背离所述第一再布线层，所述第二裸片的正面设有焊垫；
形成第二导电结构，所述第二导电结构将所述第一导电凸柱与所述第二裸片的焊垫电连接；
在所述包封层上形成通孔；
形成第三导电结构，所述第三导电结构位于所述包封层背离所述第一裸片的正面的一侧，通过位于所述通孔中的第一导电部与所述第一导电结构电连接；
在所述第三导电结构背离所述包封层的一侧设置被动件，所述被动件与所述第三导电结构电连接。
2.根据权利要求1所述的半导体封装方法，其特征在于，所述包封层包括相对的第一表面与第二表面，所述第一表面背离所述第一导电结构，所述第一再布线层在所述第一表面上的正投影的一部分位于所述第一裸片在所述第一表面上的正投影之外；
所述第一导电凸柱在所述第一表面上的正投影位于所述第一裸片在所述第一表面上的正投影之外。
3.根据权利要求1所述的半导体封装方法，其特征在于，所述形成第二导电结构之前，所述半导体封装方法还包括：在所述第二裸片背离所述第一裸片的一侧形成第一介电层；所述第一介电层覆盖所述第一再布线层，所述第一介电层上设有暴露所述第二裸片的焊垫的第一开孔，所述第一导电凸柱的表面露出所述第一介电层；所述第二导电结构包括填充在所述第一开孔内的第二导电部，所述第二导电部将所述第二裸片的焊垫电连接；
或者，
所述将第二裸片贴装在所述第一再布线层背离所述第一裸片的一侧，包括：将所述第一再布线层背离所述第一裸片的一侧施加介电材料；对所述介电材料加热，以使所述介电材料的粘度减小，并将第二裸片置于所述介电材料中；继续对所述介电材料加热，在所述介电材料降温后固化形成第一介电层，并使所述第二裸片固定在所述第一介电层中；所述第一介电层覆盖所述第一再布线层，所述第一介电层上设有暴露所述第二裸片的焊垫的第一开孔，所述第一导电凸柱的表面露出所述第一介电层；所述第二导电结构包括填充在所述第一开孔内的第二导电部，所述第二导电部将所述第二裸片的焊垫电连接。
4.根据权利要求1所述的半导体封装方法，其特征在于，所述第二导电结构包括与所述第二裸片的焊垫电连接的第二再布线层、及位于所述第二再布线层背离所述第二裸片一侧的第二导电凸柱；在所述形成第二导电结构之后，所述半导体封装方法还包括：
在所述第二再布线层背离所述第二裸片的一侧形成第二介电层，所述第二介电层覆盖所述第二再布线层，所述第二导电凸柱的表面露出所述第二介电层。
5.根据权利要求1所述的半导体封装方法，其特征在于，所述第三导电结构包括位于所述包封层背离所述第一裸片一侧的第三再布线层及位于所述第三再布线层背离所述第一裸片一侧的第三导电凸柱，所述第三再布线层与所述第一导电部电连接；
所述形成第三导电结构之后，所述半导体封装方法还包括：
形成第三介电层，所述第三介电层覆盖所述第三再布线层，且所述第三导电凸柱背离所述第一裸片的表面露出所述第三介电层。
6.根据权利要求1所述的半导体封装方法，其特征在于，所述在所述包封层上形成通孔的步骤于所述在所述第一裸片的正面形成第一导电结构的步骤之前执行；或者，所述在所述包封层上形成通孔的步骤于所述在所述第一裸片的正面形成第一导电结构的步骤之后执行。
7.一种半导体封装结构，其特征在于，所述半导体封装结构包括：
包封层，所述包封层上设有内凹的腔体，所述包封层上设有通孔，所述通孔内设有第一导电部；
第一裸片，位于所述腔体内，所述第一裸片具有正面，所述第一裸片的正面设有焊垫；
第一导电结构，位于所述第一裸片的正面，所述第一导电结构包括与所述第一裸片的焊垫电连接的第一再布线层以及位于所述第一再布线层背离所述第一裸片一侧的第一导电凸柱；
第二裸片，位于所述第一再布线层背离所述第一裸片的一侧，所述第二裸片具有正面，所述第二裸片的正面背离所述第一再布线层，所述第二裸片的正面设有焊垫；
第二导电结构，位于所述第二裸片背离所述第一裸片的一侧，所述第二导电结构将所述第一导电凸柱与所述第二裸片的焊垫电连接；
第三导电结构，所述第三导电结构位于所述包封层背离所述第一裸片的正面的一侧，通过所述第一导电部与所述第一导电结构电连接；
被动件，设置在所述第三导电结构背离所述包封层的一侧，与所述第三导电结构电连接。
8.根据权利要求7所述的半导体封装结构，其特征在于，所述包封层包括相对的第一表面与第二表面，所述第一表面背离所述第一导电结构，所述第一再布线层在所述第一表面上的正投影的一部分位于所述第一裸片在所述第一表面上的正投影之外；
所述第一导电凸柱在所述第一表面上的正投影位于所述第一裸片在所述第一表面上的正投影之外。
9.根据权利要求7所述的半导体封装结构，其特征在于，所述半导体封装结构还包括附接材料层，所述第二裸片通过所述附接材料层贴装在所述第一再布线层上；或者，
所述半导体封装结构还包括位于第一再布线层背离所述第一裸片一侧的第一介电层，所述第二裸片背离所述第一裸片的表面、所述第二裸片朝向所述第一裸片的表面及所述第二裸片的侧面均被所述第一介电层包覆。
10.根据权利要求7所述的半导体封装结构，其特征在于，所述半导体封装结构还包括位于所述第一再布线层背离所述第一裸片的一侧的第一介电层，所述第一介电层覆盖所述第一再布线层，所述第一导电凸柱的表面露出所述第一介电层；所述第一介电层上设有暴露所述第二裸片的焊垫的第一开孔；所述第二导电结构包括填充在所述第一开孔内的第二导电部及位于所述第一介电层背离所述第二裸片一侧的第二再布线层。
11.根据权利要求7所述的半导体封装结构，其特征在于，所述第二导电结构包括与所述第二裸片的焊垫电连接的第二再布线层及位于所述第二再布线层背离所述第二裸片一侧的第二导电凸柱；
所述半导体封装结构还包括位于所述第二再布线层背离所述第二裸片的一侧的第二介电层，所述第二介电层覆盖所述第二再布线层，所述第二导电凸柱露出所述第二介电层。
12.根据权利要求7所述的半导体封装结构，其特征在于，所述第三导电结构包括位于所述包封层背离所述第一裸片一侧的第三再布线层及位于所述第三再布线层背离所述第一裸片一侧的第三导电凸柱，所述第三再布线层与所述第一导电部电连接；
所述半导体封装结构还包括位于所述包封层与所述被动件之间的第三介电层，所述第三介电层覆盖所述第三再布线层，所述第三导电凸柱背离所述第一裸片的表面露出所述第三介电层。
CN202011218428.5A 2020-11-04 2020-11-04 半导体封装方法及半导体封装结构 Pending CN114446796A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011218428.5A CN114446796A (zh) 2020-11-04 2020-11-04 半导体封装方法及半导体封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011218428.5A CN114446796A (zh) 2020-11-04 2020-11-04 半导体封装方法及半导体封装结构

Publications (1)

Publication Number Publication Date
CN114446796A true CN114446796A (zh) 2022-05-06

Family

ID=81361947

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011218428.5A Pending CN114446796A (zh) 2020-11-04 2020-11-04 半导体封装方法及半导体封装结构

Country Status (1)

Country Link
CN (1) CN114446796A (zh)

Similar Documents

Publication Publication Date Title
CN108172551B (zh) 芯片封装方法及封装结构
US8474133B2 (en) Method of fabricating a base layer circuit structure
CN108987380A (zh) 半导体封装件中的导电通孔及其形成方法
EP1356519A2 (en) Integrated core microelectronic package
US20170178993A1 (en) Electronic component and methods of manufacturing the same
CN113725096B (zh) 半导体封装方法及半导体封装结构
CN114446796A (zh) 半导体封装方法及半导体封装结构
CN114664726A (zh) 半导体封装方法
CN113937015A (zh) 半导体封装方法和半导体封装结构
CN113725102A (zh) 半导体封装方法及半导体封装结构
CN114446797A (zh) 半导体封装方法及半导体封装结构
CN114446799A (zh) 半导体封装方法及半导体封装结构
CN113725098B (zh) 半导体封装方法及半导体封装结构
CN113725097B (zh) 半导体封装方法及半导体封装结构
CN113725095B (zh) 半导体封装方法及半导体封装结构
CN113451161B (zh) 半导体封装方法及半导体封装结构
WO2022206749A1 (zh) 半导体封装方法及半导体封装结构
CN111883438B (zh) 半导体封装方法及半导体封装结构
CN113725099B (zh) 半导体封装方法及半导体封装结构
CN112133695B (zh) 系统级封装结构及其制作方法
CN111599694B (zh) 半导体封装方法
CN115148711A (zh) 半导体封装方法及半导体封装结构
CN116487272A (zh) 基于晶圆的半导体结构的板级制造方法
CN115483119A (zh) 半导体封装方法
CN114446800A (zh) 堆叠半导体封装方法及堆叠半导体封装结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination