CN115148711A - 半导体封装方法及半导体封装结构 - Google Patents

半导体封装方法及半导体封装结构 Download PDF

Info

Publication number
CN115148711A
CN115148711A CN202110335632.3A CN202110335632A CN115148711A CN 115148711 A CN115148711 A CN 115148711A CN 202110335632 A CN202110335632 A CN 202110335632A CN 115148711 A CN115148711 A CN 115148711A
Authority
CN
China
Prior art keywords
encapsulation
layer
rewiring
conductive
bare chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110335632.3A
Other languages
English (en)
Inventor
周辉星
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SIPLP Microelectronics Chongqing Ltd
Original Assignee
SIPLP Microelectronics Chongqing Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SIPLP Microelectronics Chongqing Ltd filed Critical SIPLP Microelectronics Chongqing Ltd
Priority to CN202110335632.3A priority Critical patent/CN115148711A/zh
Publication of CN115148711A publication Critical patent/CN115148711A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本申请提供一种半导体封装方法及半导体封装结构。所述半导体封装方法包括：形成第一包封结构及第二包封结构；将第一包封结构及第二包封结构贴装在第三载板上；形成第三包封层，得到第三包封结构；剥离第三载板；形成穿透第三包封结构的通孔并在通孔内形成导电结构，在第三包封结构的第一表面设置第三再布线结构，在第三包封结构的第二表面设置第四再布线结构；第一再布线结构分别与第一包封结构的第一再布线结构及第二包封结构的第二再布线结构电连接。

Description

半导体封装方法及半导体封装结构
技术领域
本申请涉及半导体技术领域，特别涉及一种半导体封装方法及半导体封装结构。
背景技术
在半导体封装技术中，常常将具有不同功能的裸片封装在一个封装结构中，以形成特定作用，以得到多芯片组件multi-chip module(MCM)，多芯片组件具有高性能和多功能化等优势。
随着电子设备小型化轻量化的发展，结构紧凑、体积小的多芯片组件受到越来越多的市场青睐。因此如何减小多芯片组件的体积成为研究的热点。
发明内容
本申请实施例的第一方面提供了一种半导体封装方法。所述半导体封装方法包括：
形成第一包封结构及第二包封结构；形成所述第一包封结构的步骤包括：将第一裸片贴装于第一载板上，所述第一裸片的正面朝向所述第一载板，所述第一裸片的正面设有多个第一焊垫；形成第一包封层；剥离所述第一载板；在所述第一裸片的正面形成与所述第一焊垫电连接的第一再布线结构；形成所述第二包封结构的步骤包括：将第二裸片贴装于第二载板上，所述第二裸片的正面设有多个第二焊垫，所述第二裸片的正面朝向所述第二载板；形成第二包封层；剥离所述第二载板；在所述第二裸片的正面形成与所述第二焊垫电连接的第二再布线结构；
将所述第一包封结构及所述第二包封结构贴装在第三载板上，所述第一再布线结构与所述第二再布线结构均朝向所述第三载板；
形成第三包封层，所述第三包封层将所述第一包封结构与所述第二包封结构包封，得到第三包封结构；所述第三包封结构包括第一表面及与所述第一表面相对的第二表面，所述第一表面朝向所述第三载板；
剥离所述第三载板；
形成穿透所述第三包封结构的通孔并在所述通孔内形成导电结构，在所述第一表面设置第三再布线结构，在所述第二表面设置第四再布线结构；所述第三再布线结构通过所述导电结构与所述第四再布线结构电连接，所述第三再布线结构分别与所述第一再布线结构及所述第二再布线结构电连接。
在一个实施例中，所述半导体封装方法还包括：形成第一介电层，所述第一介电层将所述第三再布线结构全部包覆，所述第三再布线结构背离所述第一表面的一侧未露出所述第一介电层。
在一个实施例中，所述半导体封装方法还包括：
形成第二介电层，所述第二介电层将所述第四再布线结构包覆，所述第四再布线结构背离所述第二表面的一侧露出所述第二介电层。
在一个实施例中，所述第四再布线结构包括预布线基板，所述预布线基板包括预布线线路，所述预布线线路与所述导电结构电连接。
在一个实施例中，所述第一包封结构在所述第一表面上的正投影位于所述导电结构在所述第一表面上的正投影之外；所述第二包封结构在所述第一表面上的正投影位于所述导电结构在所述第一表面上的正投影之外。
在一个实施例中，所述形成穿透所述第三包封结构的通孔并在所述通孔内形成导电结构，在所述第一表面设置第三再布线结构，在所述第二表面设置第四再布线结构，包括：
在所述第一表面设置第三再布线结构；
形成穿透所述第三包封结构的通孔；
在所述通孔内形成导电结构，所述导电结构与所述第一再布线结构电连接，且所述导电结构背离所述第一表面的一侧露出所述第三包封层；
在所述第二表面设置第四再布线结构，所述第四再布线结构与所述导电结构电连接。
本申请实施例的第二方面提供了一种半导体封装结构，所述半导体封装结构包括：
第三包封结构，包括第一包封结构、第二包封结构及第三包封层；所述第一包封结构包括第一包封层、第一裸片及第一再布线结构，所述第一裸片的正面设有多个第一焊垫，所述第一包封层至少覆盖所述第一裸片的侧面，所述第一再布线结构位于所述第一裸片的正面，所述第一再布线结构与所述第一焊垫电连接；所述第二包封结构包括第二包封层、第二裸片及第二再布线结构，所述第二裸片的正面设有多个第二焊垫，所述第二包封层至少覆盖所述第二裸片的侧面，所述第二再布线结构位于所述第二裸片的正面，所述第二再布线结构与所述第二焊垫电连接；所述第三包封层包封所述第一包封结构及所述第二包封结构；所述第三包封结构包括第一表面及与所述第一表面相对的第二表面，所述第一再布线结构与所述第二再布线结构分别背离所述第二表面；所述第三包封结构设有穿透所述第三包封结构的通孔；
导电结构，位于所述通孔内；
第三再布线结构，设置在所述第一表面，分别与所述第一再布线结构及所述第二再布线结构电连接；
第四再布线结构，设置在所述第二表面，所述第三再布线结构通过所述导电结构与所述第四再布线结构电连接。
在一个实施例中，所述半导体封装结构还包括第一介电层，所述第一介电层将所述第三再布线结构全部包覆，所述第三再布线结构背离所述第一表面的一侧未露出所述第一介电层；和/或，
所述半导体封装结构还包括第二介电层，所述第二介电层将所述第四再布线结构包覆，所述第四再布线结构背离所述第二表面的一侧露出所述第二介电层。
在一个实施例中，所述第四再布线结构包括预布线基板，所述预布线基板包括预布线线路，所述预布线线路与所述导电结构电连接。
在一个实施例中，所述第一包封结构在所述第一表面上的正投影位于所述导电结构在所述第一表面上的正投影之外；所述第二包封结构在所述第一表面上的正投影位于所述导电结构在所述第一表面上的正投影之外。
本申请实施例提供的半导体封装方法及半导体封装结构，半导体封装结构包括第一裸片与第二裸片，使得半导体封装结构的功能较多；第一裸片的第一焊垫及第二裸片的第二焊垫分别与位于第一裸片正面的第三再布线结构电连接，第三再布线结构通过导电结构与位于背离第一裸片正面一侧的第四再布线结构电连接，从而第四再布线结构将第一裸片的第一焊垫及第二裸片的第二焊垫引出至半导体封装结构背离第一裸片正面的一侧，实现封装结构的双面布线，外部结构可与半导体封装结构背离第一裸片正面的一侧电连接；第一裸片与第二裸片是水平放置的，合理利用了水平方向上的空间，可使半导体封装结构比较轻薄、体积较小、结构紧凑，使半导体封装结构可适合小型轻量电子设备；将第一裸片与第二裸片进行包封后再进行封装，可提升第一裸片与第二裸片封装的可靠性；且第一裸片与第二裸片进行包封后，可在形成第三包封结构前对第一裸片和第二裸片分别进行再布线，有助于使半导体封装结构实现更复杂的布线，提升半导体封装结构的性能。
附图说明
图1是本申请一示例性实施例提供的半导体封装方法的流程图；
图2是本申请一示例性实施例提供的形成包封结构的流程图；
图3是本申请一示例性实施例提供的制备第一裸片的硅片的结构示意图；
图4是图3所示的硅片的活性面上形成有保护膜的结构示意图；
图5是对图4所示的硅片进行切割得到的结构示意图；
图6是本申请一示例性实施例提供的第一裸片的结构示意图；
图7是本申请一示例性实施例提供的半导体封装结构的第一中间结构的结构示意图；
图8是图7所示的第一中间结构的俯视图；
图9是本申请一示例性实施例提供的半导体封装结构的第二中间结构的结构示意图；
图10是本申请一示例性实施例提供的半导体封装结构的第三中间结构的结构示意图；
图11是本申请一示例性实施例提供的半导体封装结构的第四中间结构的结构示意图；
图12是本申请一示例性实施例提供的半导体封装结构的第五中间结构的结构示意图；
图13是本申请一示例性实施例提供的第一包封结构的结构示意图；
图14是本申请一示例性实施例提供的第二包封结构的结构示意图；
图15是本申请一示例性实施例提供的半导体封装结构的第六中间结构的结构示意图；
图16是图15所示的第二包封结构的第六中间结构的俯视图；
图17是本申请一示例性实施例提供的半导体封装结构的第七中间结构的结构示意图；
图18是本申请一示例性实施例提供的第三包封结构的结构示意图；
图19是本申请另一示例性实施例提供的半导体封装方法的流程图；
图20是本申请一示例性实施例提供的半导体封装结构的第八中间结构的结构示意图；
图21是本申请一示例性实施例提供的半导体封装结构的第九中间结构的结构示意图；
图22是本申请一示例性实施例提供的半导体封装结构的第十中间结构的结构示意图；
图23是本申请一示例性实施例提供的半导体封装结构的第十一中间结构的结构示意图；
图24是本申请一示例性实施例提供的半导体封装结构的第十二中间结构的结构示意图；
图25是本申请一示例性实施例提供的半导体封装结构的第十三中间结构的结构示意图；
图26是本申请一示例性实施例提供的预布线基板的俯视图；
图27是本申请一示例性实施例提供的预布线基板的一个子区域的剖视图；
图28是本申请一示例性实施例提供的半导体封装结构的第十三中间结构的结构示意图；
图29是本申请一示例性实施例提供的半导体封装结构的结构示意图。
具体实施方式
这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施例并不代表与本申请相一致的所有实施例。相反，它们仅是与如所附权利要求书中所详述的、本申请的一些方面相一致的装置和方法的例子。
在本申请使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本申请。在本申请和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。还应当理解，本文中使用的术语“和/或”是指并包含一个或多个相关联的列出项目的任何或所有可能组合。
应当理解，尽管在本申请可能采用术语第一、第二、第三等来描述各种信息，但这些信息不应限于这些术语。这些术语仅用来将同一类型的信息彼此区分开。例如，在不脱离本申请范围的情况下，第一信息也可以被称为第二信息，类似地，第二信息也可以被称为第一信息。取决于语境，如在此所使用的词语“如果”可以被解释成为“在……时”或“当……时”或“响应于确定”。
下面结合附图，对本申请的一些实施例作详细说明。在不冲突的情况下，下述的实施例及实施例中的特征可以相互组合。
本申请实施例提供了一种半导体封装方法。参见图1所述半导体封装方法包括如下步骤110至步骤150。
在步骤110中，形成第一包封结构及第二包封结构。
在一个实施例中，参见图2，形成第一包封结构的过程可包括如下步骤111 至步骤114。
在步骤111中，将第一裸片贴装于第一载板上，所述第一裸片具有正面，所述第一裸片的正面朝向所述第一载板的表面，所述第一裸片的正面设有焊垫。
在一个实施例中，第一裸片可通过如下过程制备得到：
首先，提供硅片，硅片具有特定功能。参见图3，硅片14具有活性面，硅片14的活性面设有第一绝缘层12和第一焊垫11，第一绝缘层12可覆盖第一焊垫11的边缘。第一绝缘层12上设有开口，开口暴露第一焊垫11。第一焊垫11 用于与外部元件电连接。
随后，参见图4，在硅片14的活性面上形成第一保护层13。第一保护层13 为一层或多层的绝缘材料，第一保护层13的材料可以为塑封膜、PI(聚酰亚胺)、PBO(聚苯并恶唑)、有机聚合物膜、有机聚合物复合材料或者其它具有类似特性的材料。可采用层压、旋涂、印刷、模塑或者其它适合的方式在硅片14上形成第一保护层13。通过该步骤可得到如图4所示的结构。
随后，对硅片14进行切割。可沿图4中所示的虚线的位置对硅片14进行切割。可采用机械切割的方式或者激光切割的方式切割硅片14。可选的，在对硅片14进行切割之前，可采用研磨设备对硅片的与活性面相对的背面进行研磨，以使硅片14的厚度为指定厚度。通过该步骤可得到如图5所示的结构。
随后，对图5所示的结构的第一保护层13进行刻蚀形成开孔131，得到如图6所示的第一裸片10，第一裸片10具有特定的功能。第一保护层13的开孔131暴露所述第一裸片10的第一焊垫。第一裸片10的第一焊垫是由裸片内部电路引出至裸片表面的导电电极构成。在一些实施例中，若第一保护层13 为激光反应性材料，可采用激光镭射的方式形成开孔131；若第一保护层13的材料为感光性材料，可采用掩膜曝光的光刻工艺形成开孔131。
在其他实施例中，在制备第一裸片10的过程中，也可在对硅片14进行切割之前在第一保护层13上形成开孔131。
通过步骤111可得到如图7及图8所示的第一中间结构。图7仅以第一载板15上贴装有一个第一裸片10进行示意。实际情况中第一载板15上贴装的第一裸片10的数量为多个，如图8所示。
在一个实施例中，第一载板15的形状可为圆形、矩形或其他形状。第一载板15可以是小尺寸的晶圆衬底，也可以是更大尺寸的载板，例如为不锈钢板基板、聚合物基板等。
在一个实施例中，第一裸片10可以通过粘接层贴装于第一载板15，且粘接层可采用易剥离的材料，以便在后续将第一载板15与第一裸片10剥离开来，例如粘接层可采用通过加热能够使其失去粘性的热分离材料。
在一个实施例中，可采用贴装设备来将第一裸片10贴装在第一载板15上。
将第一裸片10贴装在第一载板15的过程中，可包括如下步骤：
首先，将第一载板15放置在贴装设备的载台上。第一载板15上设有多个贴装区，每个贴装区分别设有对位标识。
随后，贴装设备的摄像装置对第一载板15进行拍照，贴装设备的控制器根据拍摄的图片中的对位标识的位置确定各贴装区的位置；
随后，贴装设备的多个机械手分别抓取第一裸片10，使第一裸片10的开孔 131朝向第一载板15；
随后，贴装设备的摄像装置对机械手抓取的多个第一裸片10进行拍照，贴装设备的控制器根据拍摄的图片中的开孔131的位置确定各第一裸片10的位置；
随后，贴装设备的控制器根据第一裸片10的位置及其对应的贴装区的位置判断二者是否相对应，若不对应，则贴装设备的机械手带动第一裸片10移动，以使移动后第一裸片10的位置与对应的贴装区的位置相对应；
随后，将第一裸片10贴装在第一载板15的对应的贴装区。
在将第一裸片10贴装在第一载板15上的过程中，第一保护层13的开口131 作为对位标识，可使得第一裸片10与对应的贴装区对位更精确，提升贴装的精度，进而提升封装的精度；且第一保护层13的开口131作为对位标识，则不需要在第一裸片10的正面设置对位标识图案，有助于简化第一裸片10的制备过程的复杂度。
在步骤112中，形成第一包封层。
在该步骤中，形成的所述第一包封层覆盖在所述第一载板上，包封住所述第一裸片。
通过步骤112可得到如图9所示的第二中间结构，第二中间结构包括载板及位于第一载板上的包封结构。参见图9，第一包封层16形成在第一裸片10与露出的第一载板15上，用于将待第一裸片10完全包封住，以重新构造一平板结构，以便在将第一载板15剥离后，能够继续在重新构造的该平板结构上进行再布线和封装。在形成第一包封层16的过程中，设在第一裸片10正面的第一保护层13可保护第一裸片10的正面，防止第一包封层16的材料对第一裸片10 的正面造成损害。
在一个实施例中，在形成第一包封层16之前，可以执行一些前处理步骤，例如化学清洗、等离子清洗等步骤，以将第一裸片10与第一载板15表面的杂质去除，以便第一包封层16与第一裸片10及第一载板15之间能够连接的更加密切，不会出现分层或开裂的现象。
在一个实施例中，第一包封层16可以为聚合物、树脂、树脂复合材料、聚合物复合材料。例如第一包封层16可以为具有填充物的树脂，其中，填充物为无机颗粒。第一包封层16可采用层压环氧树脂膜的方式形成，也可以通过对环氧树脂化合物进行注塑成型、压模成型或传递成型等方式形成。
在步骤113中，剥离所述第一载板。
将第一载板15剥离后，露出第一裸片10的正面，得到如图10所示的第三中间结构。
在一个实施例中，可直接机械的从第一包封层16和第一裸片10上剥离第一载板15。在另一个实施例中，第一载板15与第一裸片10之间通过粘接层粘接，且粘接层的材料为热分离材料时，还可以通过加热的方式，使得粘接层遇热后粘性降低，进而将第一载板15剥离。第一载板15剥离后，暴露出第一裸片10的正面。
图示实施例中，第一裸片10的正面露出第一包封层16。在其他实施例中，第一裸片10的正面可不露出第一包封层16，例如第一包封层16上设有用于容纳第一裸片10的腔体，第一裸片10的厚度小于腔体的深度，第一裸片10的正面朝向腔体的开口。
在步骤114中，在第一裸片的正面形成第一再布线结构，第一再布线结构。
在第一裸片10的正面形成第一再布线结构后得到如图11所示的第四中间结构。参见图11，第一再布线结构17包括再布线层，再布线层包括与所述第一焊垫电连接的第一导电迹线171及位于第一导电迹线171背离第一裸片10一侧的第一导电凸柱172。第一包封结构还可包括填充在开孔231中的第一导电部 18，第一导电迹线171通过第一导电部18与第一焊垫电连接。图示实施例中，第一再布线结构17仅包括一层再布线层，在其他实施例中，第一再布线结构可包括两层或两层以上的再布线层，相邻两层再布线层电连接。第一再布线结构将第一裸片10的第一焊垫引出，可提升第一焊垫与后续形成的第一再布线结构电连接的可靠性；并且第一再布线结构有利于实现半导体封装结构更复杂的布线，有助于提升半导体封装结构的性能。
在一些实施例中，第一导电部18与第一导电迹线171可在同一工艺步骤中形成。如此，通过一个工艺步骤可同时形成第一导电部18与第一导电迹线171，有助于简化半导体封装工艺。在其他实施例中，第一导电部18与第一导电迹线 171可不同时形成，可先形成第一导电部18，再形成第一导电迹线171。
在一些实施例中，第一导电部18、第一导电迹线171及第一导电凸柱172 可采用金属溅射、电解电镀、无电极电镀等方式形成。第一导电部18、第一导电迹线171及第一导电凸柱172的材料可以是金属材料，例如金属铜。
在一个实施例中，在形成第一再布线结构后，形成第一包封结构的步骤还可包括：形成第一介电材料层，所述第一介电材料层覆盖所述第一再布线结构，所述第一导电凸柱的表面露出所述第一介电材料层。形成第一介电材料层后可得到如图12所示的第五中间结构。
参见图12，第一介电材料层19覆盖第一再布线结构17，第一导电凸柱172 背离第一裸片10的表面露出第一介电材料层19。第一介电材料层19可保护第一再布线结构17，并可避免第一再布线结构17与后续形成的导电结构接触而影响半导体封装结构的性能。
第一介电材料层19背离第一裸片10的一侧到第一裸片10的距离与第一导电凸柱172背离第一裸片10的一侧到第一裸片10的距离大致相同，从而第一导电凸柱172的表面刚刚露出第一介电材料层19。在形成第一介电材料层19的过程中，最初形成的第一介电材料层19可包覆第一导电凸柱172的表面及侧部，之后对第一介电材料层19进行减薄处理，以将使第一导电凸柱172背离第一裸片10的表面露出。
在一个实施例中，第一介电材料层19为一层或多层的绝缘材料，第一介电材料层19的材料可以为塑封膜、PI、PBO、有机聚合物膜、有机聚合物复合材料或者其它具有类似特性的材料。可采用层压、旋涂、印刷、模塑或者其它适合的方式形成第一介电材料层19。
在得到图12所示的第五中间结构后，对第四中间结构进行切割，以得到多个如图13所示的第一包封结构101。每一第一包封结构101可包括一个第一裸片10。
在一个实施例中，形成第二包封结构的步骤包括如下过程：
首先，将第二裸片贴装于第二载板上，所述第二裸片的正面设有多个第二焊垫，所述第二裸片的正面朝向所述第二载板；
随后，形成第二包封层；
随后，剥离所述第二载板；
随后，在所述第二裸片的正面形成与所述第二焊垫电连接的第二再布线结构。
形成第二包封结构的过程与形成第一包封结构的过程类似，不再进行赘述。形成的第二包封结构可如图14所示。
参见图14，第二包封结构201包括第二裸片20与第二包封层21。第二包封层21至少覆盖第二裸片20的侧部。图示实施例中，第二包封层21包封第二裸片20的背面及侧面。第二裸片20的正面一侧设有第二保护层25，第二保护层25上开设有暴露第二裸片20的第二焊垫的开孔251，第二包封结构201还可包括第二导电部23，第二导电部23位于开孔251内。
第二再布线结构22位于第二保护层25背离第二裸片20的一侧，第二再布线结构22通过第二导电部23与第二裸片20的第二焊垫电连接。第二再布线结构22包括再布线层，再布线层包括与第二焊垫电连接的第二导电迹线221及位于第二导电迹线221背离第一裸片10一侧的第二导电凸柱222。第一包封结构还可包括填充在开孔231中的第二导电部23，第二导电迹线221通过第二导电部23与第一焊垫电连接。图示实施例中，第二再布线结构22仅包括一层再布线层，在其他实施例中，第二再布线结构22可包括两层或两层以上的再布线层，相邻两层再布线层电连接。第二再布线结构22将第二裸片20的第二焊垫引出，可提升第二焊垫与后续形成的第三再布线结构电连接的可靠性；并且第二再布线结构有利于实现半导体封装结构更复杂的布线，有助于提升半导体封装结构的性能。
第二包封结构201还可包括第二介电材料层24，第二介电材料层24覆盖第二再布线结构22，第二导电凸柱222背离第二裸片20的表面露出第二介电材料层24。第二介电材料层24可保护第二再布线结构22，并可避免第二再布线结构22与后续形成的导电结构接触而影响半导体封装结构的性能。
在步骤120中，将所述第一包封结构及所述第二包封结构贴装在第三载板上，所述第一再布线结构与所述第二再布线结构均朝向所述第三载板。
通过步骤120可得到如图15和图16所示的第六中间结构。
在一个实施例中，第三载板上设有用于贴装第一包封结构的贴装区及用于贴装第二包封结构的贴装区。第一包封结构和第二包封结构分别贴装其在对应的贴装区。图15仅以第三载板30上贴装有一个第一包封结构101与一个第二包封结构201为例进行示意，实际情况中第三载板30上可设有贴装有多个第一包封结构101与多个第二包封结构201，如图16所示。每一第一包封结构101 与一个第二包封结构201对应，且第一包封结构101与对应的第二包封结构201 相邻设置。
在一个实施例中，在将第一包封结构101与第二包封结构201贴装在第三载板30上时，可以第一导电凸柱172与第二导电凸柱222作为对位标识图案。如此可使得第一包封结构101及第二包封结构201与对应的贴装区对位更准确，提升贴装的精度，进而提升封装的精度；且第一包封结构101及第二包封结构 201不需要设置对位标识图案，有助于简化第一包封结构101及第二包封结构 201制备工艺的复杂度。
在一个实施例中，第一包封结构101与第二包封结构201可以通过粘接层贴装于第三载板30，且粘接层可采用易剥离的材料，以便在后续将第三载板30 及第一包封结构101与第二包封结构201剥离开来，例如粘接层可采用通过加热能够使其失去粘性的热分离材料。
在步骤130中，形成第三包封层，所述第三包封层将所述第一包封结构与所述第二包封结构包封，得到第三包封结构；所述第三包封结构包括第一表面及与所述第一表面相对的第二表面，所述第一表面朝向所述第三载板。
通过步骤130可得到如图17所示的第七中间结构。参见图17，第七中间结构包括第三载板30及位于第三载板30上的第三包封结构301。第三包封层33 形成在第一包封结构101、第二包封结构201及露出的第三载板30上，将第一包封结构101、第二包封结构201完全包封住，以重新构造平板结构，以便在将第三载板30剥离后，能够继续在重新构造的该平板结构上进行再布线和封装。第三包封结构301的第一表面311为朝向第三载板30的表面，第二表面312为第三包封结构301背离第三载板30的表面。
在一个实施例中，在形成第三包封层33之前，可以执行一些前处理步骤，例如化学清洗、等离子清洗等步骤，以将第一包封结构101、第二包封结构201 与第三载板30表面的杂质去除，以便第一包封结构101及第二包封结构201与第三载板30之间能够连接的更加密切，不会出现分层或开裂的现象。
在一个实施例中，第三包封层33可以为聚合物、树脂、树脂复合材料、聚合物复合材料。例如第三包封层33可以为具有填充物的树脂，其中，填充物为无机颗粒。第三包封层33可采用层压环氧树脂膜的方式形成，也可以通过对环氧树脂化合物进行注塑成型、压模成型或传递成型等方式形成。
图示实施例中，第三包封结构301包括第一包封结构与第二包封结构，在其他实施例中，第三包封结构301的第三包封层33可包封三个或三个以上的包封结构，也即是得到将三个或三个以上的裸片进行封装。
在一个实施例中，最初形成的第三包封层33的厚度可大于指定厚度，则在形成第三包封层33后，半导体封装方法还包括：对第三包封层背离第三载板的一侧进行减薄处理，以使减薄后的第三包封层的厚度为指定厚度。
在步骤140中，剥离所述第三载板。
通过步骤140可得到如图18所示的第三包封结构。参见图18，将第三载板 30剥离后，第一包封结构101的第一导电凸柱172背离第一裸片10的表面及第二包封结构201的第二导电凸柱222背离第二裸片20的表面露出。
在一个实施例中，可直接机械的从第三包封结构301上剥离第三载板30。在另一个实施例中，第三载板30与第三包封结构301之间通过粘接层粘接，且粘接层的材料为热分离材料时，还可以通过加热的方式，使得粘接层遇热后粘性降低，进而将第三载板30剥离。
在步骤150中，形成穿透所述第三包封结构的通孔并在所述通孔内形成导电结构，在所述第一表面设置第三再布线结构，在所述第二表面设置第四再布线结构；所述第三再布线结构与所述第四再布线结构通过所述导电结构电连接，所述第三再布线结构分别与第一再布线结构及第二再布线结构电连接。
在一个实施例中，参见图19，步骤150包括如下步骤151至步骤154。
在步骤151中，在所述第一表面设置第三再布线结构。
在一个实施例中，所述半导体封装方法还包括：形成第一介电层，所述第一介电层将所述第三再布线结构全部包覆，所述第三再布线结构背离所述第一表面的一侧未露出所述第一介电层。第一介电层可保护第一再布线结构，且可避免第三再布线结构与外部结构电连接而影响半导体封装结构的性能。
形成第三再布线结构与形成第一介电层后可得到如图20所示的第八中间结构。参见图20，第三再布线结构40包括再布线层41及位于再布线层41背离第一表面一侧的导电迹线层42，再布线层41包括第三导电迹线411及位于第三导电迹线411背离第一表面311一侧的第三导电凸柱412，第一导电迹线411通过第一再布线结构17与第一焊垫及第二焊垫电连接。第三导电迹线411可将第一再布线结构17与第二再布线结构22电连接。
图20所示实施例中，第三再布线结构40包括一层再布线层，也即是导电迹线层42与第一表面之间仅有一层再布线层，第一介电层50包括包覆再布线层41的第一子介电层51、以及包覆导电迹线层42的第二子介电层52，再布线层41的第三导电凸柱412的表面露出第一子介电层51，导电迹线层42背离第一表面的一侧未露出第二子介电层52。在其他实施例中，第三再布线结构40可包括两层或两层以上的再布线层，且每一再布线层均被第一介电层包覆。
形成图20中所示的第三再布线结构与形成第一介电层包括如下过程：
首先，在所述第一表面形成第三导电迹线411及位于第一导电迹线411背离第一裸片一侧的第三导电凸柱412。
通过该步骤可得到如图21所示的第九中间结构。
在该步骤中，可采用金属溅射、电解电镀、无电极电镀等方式形成第三导电迹线411及第三导电凸柱412。第三导电迹线411及第三导电凸柱412的材料为导电材料，例如金属铜。
随后，形成第一子介电层51，第一子介电层51包覆第三导电迹线411及第三导电凸柱412，第三导电凸柱412背离第一表面311的一侧露出第一子介电层 51。
通过该步骤可得到如图22所示的第十中间结构。
参见图22，第一子介电层51背离第一表面311的一侧到第一表面311的距离与第三导电凸柱412背离第一表面311的一侧到第一表面311的距离大致相同，从而第三导电凸柱412的表面刚刚露出第一子介电层51。在形成第一子介电层51的过程中，最初形成的第一子介电层51可包覆第三导电凸柱412的表面及侧部，之后对第一子介电层51进行减薄处理，以将使第三导电凸柱412的表面露出。
第一子介电层51为一层或多层的绝缘材料，第一子介电层51的材料可以为塑封膜、PI、PBO、有机聚合物膜、有机聚合物复合材料或者其它具有类似特性的材料。可采用层压、旋涂、印刷、模塑或者其它适合的方式形成第一子介电层51。
随后，在第一子介电层51背离第一表面311的一侧形成导电迹线层42。
通过该步骤可得到如图23所示的第十一中间结构。
在该步骤中，可采用金属溅射、电解电镀、无电极电镀等方式形成导电迹线层42。导电迹线层42的材料为导电材料，例如金属铜。
随后，形成第二子介电层52，第二子介电层52全部包覆导电迹线层42，导电迹线层42背离第一表面的一侧未露出第二子介电层52。
通过该步骤可得到如图20所示的第八中间结构。
第二子介电层52可为一层或多层的绝缘材料，第二子介电层52的材料可以为塑封膜、PI、PBO、有机聚合物膜、有机聚合物复合材料或者其它具有类似特性的材料。可采用层压、旋涂、印刷、模塑或者其它适合的方式形成第二子介电层52。
在步骤152中，形成穿透所述第三包封结构的通孔。
在该步骤中形成的通孔的数量可为多个，通孔暴露部分第三导电迹线411。
在步骤153中，在所述通孔内形成导电结构，所述导电结构与所述第三再布线结构电连接，且所述导电结构背离所述第一表面的一侧露出所述第三包封层。
通过步骤153可得到如图24所示的第十二中间结构。参见图24，导电结构 60的数量为多个。
在该步骤中，可通过在通孔内填充导电材料来形成导电结构60。导电材料例如为金属铜。导电结构60与第一再布线结构40电连接。
在一个实施例中，参见图24，所述第一包封结构101在所述第一表面311 上的正投影位于所述导电结构60在所述第一表面311上的正投影之外；所述第二包封结构201在所述第一表面311上的正投影位于所述导电结构60在所述第一表面311上的正投影之外。如此，导电结构60位于第三包封结构301的第一包封结构101与第二包封结构201之间或者位于第一包封结构101与第二包封结构201的侧部，导电结构60的设置不会影响第一包封结构101与第二包封结构201。
在步骤154中，在所述第二表面设置第四再布线结构，所述第四再布线结构与所述导电结构电连接。
在一个实施例中，第四再布线结构为预布线基板，通过步骤154可得到如图25所示的第十三中间结构。参见图25，预布线基板84固定设置在第二表面 312。所述预布线基板84包括预布线线路841，所述预布线线路841与所述导电结构电60连接。
参见图26及图27，预布线基板84包括预布线线路841，预布线线路为比较复杂的电路。通过在第二表面设置预布线基板，相对于在第二表面形成再布线层的方案来说，有助于降低形成再布线层时造成短路的概率，可提升产品良率；预布线基板与预先制备的，相对于形成再布线层的方案，可降低半导体封装工艺的复杂度，节省形成再布线层所需的时间，从而减少半导体封装方法所需的时间；且在封装之前可对预布线基板进行测试，避免预布线基板出现不良的情况；预布线基板包括的预布线线路比较复杂，具有复杂多电路的预布线基板将中间封装结构进行再布线，提高了整个封装结构的性能。
预布线基板84还可包括绝缘材料842，预布线线路841形成在绝缘材料842 内。绝缘材料842可包括预布线线路841，且使得预布线线路841呈固定的形状，便于预布线线路的转移。
预布线基板84可包括至少一个子区域801，每个子区域801与一个第三包封结构301对应，预布线线路841包括位于每一子区域801内的子线路。预布线基板固定在第二表面312上后，每一子区域801对应一个第三包封结构301，位于第三包封结构301的导电结构60与对应的子区域801中的子线路电连接。
图19所示的实施例中的流程仅是实现步骤150的一种。在其他实施例中，也可先形成导电结构60，再设置第三再布线结构，最后设置第四再布线结构；或者，也可先形成导电结构60，再设置第四再布线结构，最后设置第三再布线结构；或者，也可先设置第四再布线结构，再形成导电结构60，最后设置第三再布线结构。具体过程可参见步骤151至步骤154，不再进行赘述。
在一个实施例中，所述在所述第二表面设置第四再布线结构后，所述半导体封装方法还包括：
形成第二介电层，所述介电层包覆所述第四再布线结构，所述第四再布线结构背离所述第二表面的一侧露出所述第二介电层。
第四再布线结构为预布线基板时，通过该步骤可得到如图28所示的第十五中间结构。参见图28，第二介电层70包覆预布线基板84，第二介电层70可保护预布线基板84。
在一个实施例中，第二介电层70为一层或多层的绝缘材料，第二介电层70 的材料可以为塑封膜、PI、PBO、有机聚合物膜、有机聚合物复合材料或者其它具有类似特性的材料。可采用层压、旋涂、印刷、模塑或者其它适合的方式形成第二介电层70。
第二介电层70背离第二表面312的一侧到第二表面312的距离与预布线基板84背离第二表面312的一侧到第二表面312的距离大致相同，从而预布线基板84的表面刚刚露出第二介电层70。在形成第二介电层70的过程中，最初形成的第二介电层70可包覆预布线基板84的表面及侧部，之后对第二介电层70 进行减薄处理，以将使预布线基板84背离第二表面312的表面露出。
在一个实施例中，所述半导体封装方法还包括：在预布线线路841背离第二表面312的一侧形成导电连接柱，导电连接柱与预布线线路电连接。外部结构可与导电连接柱与预布线线路841电连接。
通过该步骤可得到如图29所示的半导体封装结构。参见图29，导电连接柱 90位于预布线基板84背离第二表面312的一侧。第一裸片10的第一焊垫依次通过第三再布线结构17、第一再布线结构40、导电结构60及预布线基板84与导电连接柱90电连接。第二裸片20的第二焊垫分别依次通过第四再布线结构 22、第一再布线结构40、导电结构60及预布线基板84与导电连接柱90电连接。
在一个实施例中，若半导体封装结构包括两个或两个以上第三包封结构，则半导体封装方法还包括：对半导体封装结构进行切割，得到多个子封装结构，每一子封装结构包括一个第三包封结构。
本申请实施例提供的半导体封装方法，得到的半导体封装结构包括第一裸片与第二裸片，使得半导体封装结构的功能较多；第一裸片的第一焊垫及第二裸片的第二焊垫分别与位于第一裸片正面的第三再布线结构电连接，第三再布线结构通过导电结构与位于背离第一裸片正面一侧的第四再布线结构电连接，从而第四再布线结构将第一裸片的第一焊垫及第二裸片的第二焊垫引出至半导体封装结构背离第一裸片正面的一侧，实现封装结构的双面布线，外部结构可与半导体封装结构背离第一裸片正面的一侧电连接；第一裸片与第二裸片是水平放置的，合理利用了水平方向上的空间，可使半导体封装结构比较轻薄、体积较小、结构紧凑，使半导体封装结构可适合小型轻量电子设备；将第一裸片与第二裸片进行包封后再进行封装，可提升第一裸片与第二裸片封装的可靠性。
本申请实施例还提供了一种半导体封装结构。参见图29，所述半导体封装结构包括：
第三包封结构301，包括第一包封结构101、第二包封结构201及第三包封层33。所述第一包封结构101包括第一包封层16、第一裸片10及第一再布线结构17，所述第一裸片10的正面设有多个第一焊垫，所述第一包封层16至少覆盖所述第一裸片10的侧面，所述第一再布线结构17位于所述第一裸片10的正面，所述第一再布线结构17与所述第一焊垫电连接。所述第二包封结构201 包括第二包封层21、第二裸片20及第二再布线结构22，所述第二裸片20的正面设有多个第二焊垫，所述第二包封层21至少覆盖所述第二裸片20的侧面，所述第二再布线结构22位于所述第二裸片20的正面，所述第二再布线结构22 与所述第二焊垫电连接。所述第三包封层33包封所述第一包封结构101及所述第二包封结构201；所述第三包封结构301包括第一表面311及与所述第一表面 311相对的第二表面312，所述第一再布线结构17与所述第二再布线结构22分别朝向所述第一表面311。所述第三包封结构301设有穿透所述第三包封结构的通孔；
导电结构60，位于所述通孔内；
第三再布线结构40，设置在所述第一表面311，分别与所述第一再布线结构及所述第二再布线结构电连接；
第四再布线结构，设置在所述第二表面312，所述第三再布线结构40通过所述导电结构60与所述第四再布线结构电连接。
在一个实施例中，所述第四再布线结构包括预布线基板84，所述预布线基板84包括预布线线路841，所述预布线线路841与所述导电结构60电连接。
在一个实施例中，所述半导体封装结构还包括第一介电层50，所述第一介电层50将所述第三再布线结构40全部包覆，所述第三再布线结构40背离所述第一表面311的一侧未露出所述第一介电层50。
在一个实施例中，所述半导体封装结构还包括第二介电层70，所述第二介电层70将所述第四再布线结构包覆，所述第四再布线结构背离所述第二表面312 的一侧露出所述第二介电层70。第二半导体包封结构包括预布线基板84时，第二介电层70包覆预布线基板84，预布线基板84的预布线线路841背离第二表面312的一侧露出第二介电层70。
在一个实施例中，所述第一包封结构101在所述第一表面311上的正投影位于所述导电结构60在所述第一表面311上的正投影之外；所述第二包封结构 201在所述第一表面311上的正投影位于所述导电结构60在所述第一表面311 上的正投影之外。
在一个实施例中，所述半导体封装结构还包括第一介电材料层19，第一介电材料层19覆盖第一再布线结构17，第一再布线结构17背离第一裸片10的表面露出第一介电材料层19。
在一个实施例中，所述半导体封装结构还包括第二介电材料层24，第二介电材料层24覆盖第二再布线结构22，第二再布线结构22背离第二裸片20的表面露出第二介电材料层24。
本申请实施例提供的半导体封装方法与半导体封装结构属于同一发明构思，相关细节及有益效果的描述可互相参见，不再进行赘述。
在本申请中，装置实施例与方法实施例在不冲突的情况下，可以互为补充。以上所描述的装置实施例仅仅是示意性的，其中作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本申请方案的目的。本领域普通技术人员在不付出创造性劳动的情况下，即可以理解并实施。
以上仅为本申请的较佳实施例而已，并不用以限制本申请，凡在本申请的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本申请保护的范围之内。

Claims (10)

1.一种半导体封装方法，其特征在于，所述半导体封装方法包括：
形成第一包封结构及第二包封结构；形成所述第一包封结构的步骤包括：将第一裸片贴装于第一载板上，所述第一裸片的正面朝向所述第一载板，所述第一裸片的正面设有多个第一焊垫；形成第一包封层；剥离所述第一载板；在所述第一裸片的正面形成与所述第一焊垫电连接的第一再布线结构；形成所述第二包封结构的步骤包括：将第二裸片贴装于第二载板上，所述第二裸片的正面设有多个第二焊垫，所述第二裸片的正面朝向所述第二载板；形成第二包封层；剥离所述第二载板；在所述第二裸片的正面形成与所述第二焊垫电连接的第二再布线结构；
将所述第一包封结构及所述第二包封结构贴装在第三载板上，所述第一再布线结构与所述第二再布线结构均朝向所述第三载板；
形成第三包封层，所述第三包封层将所述第一包封结构与所述第二包封结构包封，得到第三包封结构；所述第三包封结构包括第一表面及与所述第一表面相对的第二表面，所述第一表面朝向所述第三载板；
剥离所述第三载板；
形成穿透所述第三包封结构的通孔并在所述通孔内形成导电结构，在所述第一表面设置第三再布线结构，在所述第二表面设置第四再布线结构；所述第三再布线结构通过所述导电结构与所述第四再布线结构电连接，所述第三再布线结构分别与所述第一再布线结构及所述第二再布线结构电连接。
2.根据权利要求1所述的半导体封装方法，其特征在于，所述半导体封装方法还包括：形成第一介电层，所述第一介电层将所述第三再布线结构全部包覆，所述第三再布线结构背离所述第一表面的一侧未露出所述第一介电层。
3.根据权利要求1所述的半导体封装方法，其特征在于，所述半导体封装方法还包括：
形成第二介电层，所述第二介电层将所述第四再布线结构包覆，所述第四再布线结构背离所述第二表面的一侧露出所述第二介电层。
4.根据权利要求1所述的半导体封装方法，其特征在于，所述第四再布线结构包括预布线基板，所述预布线基板包括预布线线路，所述预布线线路与所述导电结构电连接。
5.根据权利要求1所述的半导体封装方法，其特征在于，所述第一包封结构在所述第一表面上的正投影位于所述导电结构在所述第一表面上的正投影之外；所述第二包封结构在所述第一表面上的正投影位于所述导电结构在所述第一表面上的正投影之外。
6.根据权利要求1所述的半导体封装方法，其特征在于，所述形成穿透所述第三包封结构的通孔并在所述通孔内形成导电结构，在所述第一表面设置第三再布线结构，在所述第二表面设置第四再布线结构，包括：
在所述第一表面设置第三再布线结构；
形成穿透所述第三包封结构的通孔；
在所述通孔内形成导电结构，所述导电结构与所述第一再布线结构电连接，且所述导电结构背离所述第一表面的一侧露出所述第三包封层；
在所述第二表面设置第四再布线结构，所述第四再布线结构与所述导电结构电连接。
7.一种半导体封装结构，其特征在于，所述半导体封装结构包括：
第三包封结构，包括第一包封结构、第二包封结构及第三包封层；所述第一包封结构包括第一包封层、第一裸片及第一再布线结构，所述第一裸片的正面设有多个第一焊垫，所述第一包封层至少覆盖所述第一裸片的侧面，所述第一再布线结构位于所述第一裸片的正面，所述第一再布线结构与所述第一焊垫电连接；所述第二包封结构包括第二包封层、第二裸片及第二再布线结构，所述第二裸片的正面设有多个第二焊垫，所述第二包封层至少覆盖所述第二裸片的侧面，所述第二再布线结构位于所述第二裸片的正面，所述第二再布线结构与所述第二焊垫电连接；所述第三包封层包封所述第一包封结构及所述第二包封结构；所述第三包封结构包括第一表面及与所述第一表面相对的第二表面，所述第一再布线结构与所述第二再布线结构分别背离所述第二表面；所述第三包封结构设有穿透所述第三包封结构的通孔；
导电结构，位于所述通孔内；
第三再布线结构，设置在所述第一表面，分别与所述第一再布线结构及所述第二再布线结构电连接；
第四再布线结构，设置在所述第二表面，所述第三再布线结构通过所述导电结构与所述第四再布线结构电连接。
8.根据权利要求7所述的半导体封装结构，其特征在于，所述半导体封装结构还包括第一介电层，所述第一介电层将所述第三再布线结构全部包覆，所述第三再布线结构背离所述第一表面的一侧未露出所述第一介电层；和/或，
所述半导体封装结构还包括第二介电层，所述第二介电层将所述第四再布线结构包覆，所述第四再布线结构背离所述第二表面的一侧露出所述第二介电层。
9.根据权利要求7所述的半导体封装结构，其特征在于，所述第四再布线结构包括预布线基板，所述预布线基板包括预布线线路，所述预布线线路与所述导电结构电连接。
10.根据权利要求7所述的半导体封装结构，其特征在于，所述第一包封结构在所述第一表面上的正投影位于所述导电结构在所述第一表面上的正投影之外；所述第二包封结构在所述第一表面上的正投影位于所述导电结构在所述第一表面上的正投影之外。
CN202110335632.3A 2021-03-29 2021-03-29 半导体封装方法及半导体封装结构 Pending CN115148711A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110335632.3A CN115148711A (zh) 2021-03-29 2021-03-29 半导体封装方法及半导体封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110335632.3A CN115148711A (zh) 2021-03-29 2021-03-29 半导体封装方法及半导体封装结构

Publications (1)

Publication Number Publication Date
CN115148711A true CN115148711A (zh) 2022-10-04

Family

ID=83403539

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110335632.3A Pending CN115148711A (zh) 2021-03-29 2021-03-29 半导体封装方法及半导体封装结构

Country Status (1)

Country Link
CN (1) CN115148711A (zh)

Similar Documents

Publication Publication Date Title
CN108172551B (zh) 芯片封装方法及封装结构
CN110098147B (zh) 半导体器件和制作半导体器件的方法
CN110838452A (zh) 封装方法、面板组件、晶圆封装体以及芯片封装体
CN111739810B (zh) 半导体封装方法及半导体装置
CN111883521A (zh) 多芯片3d封装结构及其制作方法
CN109509727B (zh) 一种半导体芯片封装方法及封装结构
US9196507B1 (en) Semiconductor device, semiconductor stacked module structure, stacked module structure and method of manufacturing same
WO2022042682A1 (zh) 半导体封装方法及半导体封装结构
US20120133053A1 (en) Surface mount semiconductor device
US7785928B2 (en) Integrated circuit device and method of manufacturing thereof
CN115148711A (zh) 半导体封装方法及半导体封装结构
CN115148712A (zh) 半导体封装方法及半导体封装结构
CN113725096A (zh) 半导体封装方法及半导体封装结构
CN114446918A (zh) Mcm封装结构及其制作方法
CN113471086A (zh) 半导体封装方法及半导体封装结构
CN113725090A (zh) 半导体封装方法
CN113937015A (zh) 半导体封装方法和半导体封装结构
US7459376B2 (en) Dissociated fabrication of packages and chips of integrated circuits
CN114446799A (zh) 半导体封装方法及半导体封装结构
CN211017006U (zh) 面板组件、晶圆封装体以及芯片封装体
CN114446796A (zh) 半导体封装方法及半导体封装结构
CN114628263B (zh) 一种光电混合封装结构及其制造方法
CN113451161B (zh) 半导体封装方法及半导体封装结构
CN112133695B (zh) 系统级封装结构及其制作方法
CN114446797A (zh) 半导体封装方法及半导体封装结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination