CN113725096A - 半导体封装方法及半导体封装结构 - Google Patents

半导体封装方法及半导体封装结构 Download PDF

Info

Publication number
CN113725096A
CN113725096A CN202010230906.8A CN202010230906A CN113725096A CN 113725096 A CN113725096 A CN 113725096A CN 202010230906 A CN202010230906 A CN 202010230906A CN 113725096 A CN113725096 A CN 113725096A
Authority
CN
China
Prior art keywords
conductive
layer
lead
pins
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010230906.8A
Other languages
English (en)
Other versions
CN113725096B (zh
Inventor
周辉星
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SIPLP Microelectronics Chongqing Ltd
Original Assignee
SIPLP Microelectronics Chongqing Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SIPLP Microelectronics Chongqing Ltd filed Critical SIPLP Microelectronics Chongqing Ltd
Priority to CN202010230906.8A priority Critical patent/CN113725096B/zh
Publication of CN113725096A publication Critical patent/CN113725096A/zh
Application granted granted Critical
Publication of CN113725096B publication Critical patent/CN113725096B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0651—Function
    • H01L2224/06515—Bonding areas having different functions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本申请提供一种半导体封装方法及半导体封装结构。所述半导体封装方法包括：将多个待封装的裸片贴装于载板上，所述裸片靠近所述载板的表面为正面，所述裸片的正面设有多个焊垫；形成第一包封层，所述第一包封层覆盖所述载板，包封住所述多个待封装的裸片；剥离所述载板，露出所述裸片的正面；将至少一个引线框固定于多个所述裸片的正面，并将所述引线框的引脚与对应的裸片的焊垫电连接；所述引线框包括至少一个引脚区，每一所述引脚区与至少两个所述裸片对应，每一所述引脚区设有多个引脚，每一所述裸片与对应的所述引脚区中的至少一个引脚对应；在所述引脚上形成导电结构，所述导电结构将同一所述引脚区对应的各个所述裸片对应的引脚电连接。

Description

半导体封装方法及半导体封装结构
技术领域
本申请涉及半导体技术领域，特别涉及一种半导体封装方法及半导体封装结构。
背景技术
常见的半导体封装技术，比如裸片封装技术主要包含下述工艺过程：首先将裸片正面通过胶带粘接在衬底上，进行热压塑封，将衬底剥离，然后在裸片正面形成再布线结构，并进行封装。
在形成再布线结构的过程包括溅射、甩胶、光刻、电镀、薄膜及蚀刻等步骤，工艺比较复杂，使得整个封装工艺的封装时间较长。
发明内容
本申请实施例的第一方面提供了一种半导体封装方法，所述半导体封装方法包括：
将多个待封装的裸片贴装于载板上，所述裸片具有正面，所述裸片的正面靠近所述载板的表面，所述裸片的正面设有多个焊垫；
形成第一包封层，所述第一包封层覆盖在所述载板上，包封住所述多个待封装的裸片；
剥离所述载板，露出所述裸片的正面；
将至少一个引线框固定于多个所述裸片的正面，并将所述引线框的引脚与对应的裸片的焊垫电连接；所述引线框包括至少一个引脚区，每一所述引脚区与至少两个所述裸片对应，每一所述引脚区设有多个引脚，每一所述裸片与对应的所述引脚区中的至少一个引脚对应；
在所述引脚上形成导电结构，所述导电结构将同一所述引脚区对应的各个裸片对应的引脚电连接。
在一个实施例中，所述导电结构包括第一导电凸柱与走线，所述在所述引脚上形成导电结构，包括：
在所述引脚上形成将所述焊垫引出的第一导电凸柱；
在所述第一导电凸柱上形成走线，所述走线将至少两个相邻的所述裸片对应的第一导电凸柱电连接。
在一个实施例中，所述半导体封装方法还包括：
在所述引线框上形成第一介电层，所述第一介电层覆盖露出的所述引线框，且所述导电结构背离所述引线框的表面露出所述第一介电层。
在一个实施例中，在所述第一导电凸柱上形成走线后，所述半导体封装方法还包括：在所述走线上形成用于将所述走线引出的第二导电凸柱。
在一个实施例中，在所述走线上形成用于将所述走线引出的第二导电凸柱之后，所述半导体封装方法还包括：
形成第二介电层，所述第二介电层包封露出的所述走线及所述第二导电凸柱，所述第二导电凸柱背离所述引线框的表面露出所述第二介电层。
在一个实施例中，所述将至少一个引线框固定于所述裸片的正面，包括：
将至少一个所述引线框置于所述裸片的正面，使所述引线框的引脚区与对应的裸片相对，且所述引脚与所述裸片的焊垫相对；
形成胶粘层，使所述引线框通过所述胶粘层固定于所述裸片的正面及所述第一包封层上，且所述引脚的表面露出所述胶粘层。
在一个实施例中，所述引脚上设有通孔，所述通孔中形成有所述胶粘层；所述将所述引线框的引脚与对应的裸片的焊垫电连接，包括：
去除位于所述通孔中的所述胶粘层；
在所述通孔中填充导电材料，使所述引脚通过所述导电材料与所述焊垫电连接。
在一个实施例中，所述引线框包括多个所述引脚区，所述引线框包括多个第一连杆及第二连杆，多个所述第一连杆围合形成框架体，所述第二连杆设置在所述框架体内，将所述框架体内分隔成多个所述引脚区，所述引脚区的引脚与所述第一连杆或者所述第二连杆连接。
在一个实施例中，所述引脚上设有通孔，所述引脚与所述第一连杆相连，所述通孔设置在所述引脚背离该第一连杆的一侧；或者，所述引脚与所述第二连杆相连，所述通孔设置在所述引脚背离该第二连杆的一侧。
在一个实施例中，在所述引脚上形成导电结构之后得到封装结构，所述半导体封装方法还包括：
对所述封装结构进行切割，将所述第一连杆与所述第二连杆去除。
在一个实施例中，所述半导体封装方法还包括：
在所述导电结构上形成再布线层，所述再布线层与所述导电结构电连接；
形成第二包封层及嵌设在所述第二包封层中的第三导电凸柱，所述第二包封层用于包封所述再布线层，所述第三导电凸柱的表面露出所述第二包封层，且所述第三导电凸柱与所述再布线层电连接。
本申请实施例的第二方面提供了一种半导体封装结构，所述半导体封装结构包括：
第一包封层，所述第一包封层上设置有至少两个内凹的腔体；
至少两个待封装的裸片，至少两个所述裸片与至少两个所述腔体一一对应，所述裸片位于对应的所述腔体内，所述裸片的正面露出所述第一包封层，所述裸片的正面设有多个焊垫；
至少两个引脚，固定于所述裸片的正面，每一所述裸片与至少一个所述引脚对应，所述引脚与对应的裸片的焊垫电连接；
导电结构，形成于所述引脚上，所述导电结构将所述至少两个待封装的裸片对应的引脚电连接。
在一个实施例中，所述引脚上设有通孔，所述半导体封装结构还包括填充在所述通孔中的导电材料，所述引脚通过所述导电材料与对应的所述裸片的焊垫电连接。
在一个实施例中，所述导电结构包括第一导电凸柱与走线，所述第一导电凸柱形成于所述引脚上，所述走线形成于所述第一导电凸柱上，将至少两个相邻的所述裸片对应的第一导电凸柱电连接。
在一个实施例中，所述半导体封装结构还包括第二导电凸柱，所述第二导电凸柱形成于在所述走线上，将所述走线引出。
本申请实施例所达到的主要技术效果是：
本申请实施例提供的半导体封装方法及半导体封装结构，通过引线框的引脚将裸片的焊垫引出而实线扇出布线，通过引脚上设置的导电结构将同一引脚区对应的至少两个裸片对应的引脚电连接，从而可将不同功能的裸片的电路电连接。其中引线框为预先制备的，相对于在裸片上形成再布线层将裸片的焊垫引出的方案，可简化封装工艺，节省形成再布线层所需的时间，从而减少半导体封装方法所需的时间。
附图说明
图1是本申请一示例性实施例提供的半导体封装方法的流程图；
图2是本申请一示例性实施例提供的半导体封装结构的第一中间结构的结构示意图；
图3是本申请一示例性实施例提供的待封装的裸片的结构示意图；
图4是本申请一示例性实施例提供的半导体封装结构的第二中间结构的结构示意图；
图5是本申请一示例性实施例提供的引线框结构示意图；
图6是图5所示的引线框沿直线AA剖开的局部示意图；
图7是图5所示的引线框沿直线CC剖开的局部示意图；
图8是图5所示的引线框沿直线BB剖开的局部示意图；
图9是本申请一示例性实施例提供的半导体封装结构的第三中间结构的结构示意图；
图10是本申请一示例性实施例提供的半导体封装结构的第四中间结构的结构示意图；
图11是本申请一示例性实施例提供的一种半导体封装结构的第五中间结构的结构示意图；
图12是本申请一示例性实施例提供的一种半导体封装结构的结构示意图；
图13是本申请一示例性实施例提供的另一种半导体封装结构的结构示意图；
图14是本申请一示例性实施例提供的再一种半导体封装结构的结构示意图；
图15是本申请一示例性实施例提供的又一种半导体封装结构的结构示意图。
具体实施例
这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施例并不代表与本申请相一致的所有实施例。相反，它们仅是与如所附权利要求书中所详述的、本申请的一些方面相一致的装置和方法的例子。
在本申请使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本申请。在本申请和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。还应当理解，本文中使用的术语“和/或”是指并包含一个或多个相关联的列出项目的任何或所有可能组合。
应当理解，尽管在本申请可能采用术语第一、第二、第三等来描述各种信息，但这些信息不应限于这些术语。这些术语仅用来将同一类型的信息彼此区分开。例如，在不脱离本申请范围的情况下，第一信息也可以被称为第二信息，类似地，第二信息也可以被称为第一信息。取决于语境，如在此所使用的词语“如果”可以被解释成为“在……时”或“当……时”或“响应于确定”。
下面结合附图，对本申请的一些实施例作详细说明。在不冲突的情况下，下述的实施例及实施例中的特征可以相互组合。
本申请实施例提供了一种半导体封装方法。参见图1，所述半导体封装方法包括如下步骤110至步骤150。
在步骤110中，将多个待封装的裸片贴装于载板上，所述裸片具有正面，所述裸片的正面靠近所述载板的表面，所述裸片的正面设有多个焊垫。
通过步骤110可得到如图2所示的第一中间结构。图2所示的实施例中，载板10上贴装有多个待封装的裸片20。本申请实施例中，多个可理解为两个或两个以上。
在一个实施例中，待封装的裸片20可通过对硅片进行切割得到。硅片具有活性面，硅片的活性面设有绝缘层和焊垫。可采用机械切割的方式或者激光切割的方式切割硅片。可选的，在对硅片进行切割之前，可采用研磨设备对硅片的与活性面相对的背面进行研磨，以使硅片的厚度为指定厚度。
待封装的裸片20的焊垫是由裸片内部电路引出至裸片表面的导电电极构成。参见图3，待封装的裸片20的正面可设有多个焊垫21及形成于焊垫21之间的绝缘层22，绝缘层22可覆盖焊垫21的边缘，绝缘层22的厚度可大于焊垫21的厚度。焊垫21制备在裸片20的导电电极上，将裸片的导电电极引出。
图2所示的结构中每一裸片20上仅示意出了两个焊垫21。实际中，裸片20上可设有两个以上的焊垫21，如图3所示。
在一个实施例中，载板10的形状可为圆形、矩形或其他形状。载板10可以是小尺寸的晶圆衬底，也可以是更大尺寸的载板，例如为不锈钢板基板、聚合物基板等。
在一个实施例中，待封装的裸片20可以通过粘接层贴装于载板10，且粘接层可采用易剥离的材料，以便在后续将载板10和待封装的裸片20剥离开来，例如粘接层可采用通过加热能够使其失去粘性的热分离材料。
在步骤120中，形成第一包封层，所述第一包封层覆盖在所述载板上，包封住所述多个待封装的裸片。
通过步骤120可得到如图4所示的第二中间结构。参见图4，第一包封层30形成在裸片20与露出的载板10上，用于将待封装的裸片20完全包封住，以重新构造一平板结构，以便在将载板10剥离后，能够继续在重新构造的该平板结构上进行再布线和封装。
在一个实施例中，在形成第一包封层30之前，可以执行一些前处理步骤，例如化学清洗、等离子清洗等步骤，以将裸片20与载板10表面的杂质去除，以便第一包封层30与待封装的裸片20和载板10之间能够连接的更加密切，不会出现分层或开裂的现象。
在一个实施例中，第一包封层30可采用层压环氧树脂膜的方式形成，也可以通过对环氧树脂化合物进行注塑成型、压模成型或传递成型等方式形成。
在步骤130中，剥离所述载板，露出所述裸片的正面。
在一个实施例中，可直接机械的从第一包封层30和待封装的裸片20上剥离载板10。在另一个实施例中，载板10与待封装的裸片20之间通过粘接层粘接，且粘接层的材料为热分离材料时，还可以通过加热的方式，使得粘接层遇热后粘性降低，进而将载板10剥离。载板10剥离后，暴露出待封装的裸片20的正面。
在一个实施例中，在步骤130后，可在第一包封层30背离裸片20的背面设置一个支撑板，以便于后续步骤的进行。
在步骤140中，将至少一个引线框固定于多个所述裸片上，并将所述引线框的引脚与对应的裸片的焊垫电连接；所述引线框包括至少一个引脚区，每一所述引脚区与至少两个所述裸片对应，每一所述引脚区设有多个引脚，每一所述裸片与对应的所述引脚区中的至少一个引脚对应。
引脚区的引脚与对应的待封装的裸片20的裸片的焊垫电连接，则引脚区的引脚可将裸片的焊垫引出。通过引线框的引脚将裸片的焊垫引出，而引线框为预先制备的，相对于在裸片20上形成再布线层将裸片的焊垫引出的方案，可简化封装工艺，节省形成再布线层所需的时间，从而减少半导体封装方法所需的时间。
引线框40的数量可为一个，引线框40包括多个引脚区，引脚区的数量与裸片20的数量可相同。在其他实施例中，引线框40的数量可为多个，每一引线框40可包括一个或者一个以上的引脚区，多个引线框40的引脚区的总数可与待封装的裸片20的数量相同。
在一个实施例中，参见图5至图8，所述引线框40包括多个所述引脚区41，每一引脚区41设有多个引脚411。所述引线框40包括多个第一连杆42及第二连杆43，多个所述第一连杆42围合形成框架体，所述第二连杆43设置在所述框架体内，以将所述框架体内分隔成多个所述引脚区41，所述引脚区41的引脚411与所述第一连杆42或者所述第二连杆43连接，所述引脚区41的多个引脚411在所述引脚区41间隔排布。图示实施例中，引线框40包括四个第一连杆42和两个第二连杆43，四个第一连杆42围合成一个矩形的框架体。两个第二连杆43交叉设置在框架体内，且第二连杆43的两端分别与两个相对设置的第一连杆42相连，从而第二连杆43将框架体内的区域分隔成四个引脚区41。在其他实施例中，引线框40可包括一个引脚区41。引线框40包括多个引脚区41时，通过第一连杆42与第二连杆43将多个引脚区41的引脚411连接为一体式结构，有助于简化封装工艺。
在一个实施例中，所述引脚411上设有通孔412，引线框40固定于裸片20上时，引脚411上的通孔412与对应的裸片20的焊垫21相对。引脚411的通孔412与裸片20的焊垫21相对，指的是在垂直于膜层的层叠方向上，通孔412与焊垫21位置相对应。所述通孔412中在后续步骤填充有导电材料，所述引脚411通过通孔412中的导电材料与裸片20的焊垫21电连接。如此设置，通孔412中的导电材料的底部与焊垫21直接接触，且导电材料的侧部与引脚411直接接触，可使得引脚411与焊垫21电连接效果较好，避免出现引脚411与焊垫21接触不良的问题。
在一个实施例中，所述引脚411与所述第一连杆42相连时，所述引脚411上的通孔412设置在引脚411背离该第一连杆42的一侧。所述引脚411与所述第二连杆43相连时，所述通孔412设置在引脚411背离该第二连杆43的部分。如此设置，引线框40固定于裸片20上后，引脚411的一部分位于裸片侧部，而不位于裸片411上方，有助于使焊垫21引出后密度减小，进而便于其他器件与焊垫21的电连接。
在一个实施例中，同一引脚区41的多个引脚411可沿周向间隔排布，从而可确保裸片20中的不同位置的焊垫21均能通过对应的引脚411引出。
在一个实施例中，引线框40可由金属板通过蚀刻形成。
在一个实施例中，所述将至少一个引线框固定于所述裸片上的步骤，可通过如下步骤141及步骤142完成。
在步骤141中，将至少一个所述引线框置于多个所述裸片上，使所述引线框的引脚与对应的裸片相对，且所述引脚与所述裸片的焊垫相对。
通过步骤141可得到如图9所示的第三中间结构。引脚411上的通孔412与裸片20的焊垫21位置相对应。
在步骤142中，形成胶粘层，使所述引线框通过所述胶粘层固定于所述裸片及所述第一包封层上，且所述引脚的表面露出所述胶粘层。
通过步骤142可得到如图10所示的第四中间结构。
其中，胶粘层50可由绝缘材料制备，用于保护引线框40，同时将引线框40固定在裸片20及第一包封层30的表面。胶粘层50覆盖露出的裸片20的正面及露出的第一包封层30的表面，且包裹引脚411、第一连杆42及第二连杆43的侧部。
在一个实施例中，在形成胶粘层50时，胶粘层50可包覆引脚411、第一连杆42及第二连杆43的表面及侧部，之后对胶粘层50进行减薄处理，以将胶粘层50的厚度减薄至与引线框40的厚度大致相同，从而使引脚411、第一连杆42及第二连杆43的表面露出。
在一个实施例中，所述将所述引线框的引脚与对应的裸片的焊垫电连接的步骤，可通过如下步骤143及步骤144来完成。
在步骤143中，去除位于所述通孔中的所述胶粘层。
在形成胶粘层50时，引脚411的通孔412中也会被胶粘层填充，在通孔412中形成导电材料之前，需要先将通孔412中的胶粘层去除。
在一个实施例中，胶粘层50的材料为感光性材料，可采用光照的方式将通孔412中的胶粘层50去除。在其他实施例中，胶粘层50的材料为激光反应性材料，可采用激光镭射的方式将通孔412中的胶粘层去除。
在步骤144中，在所述通孔中填充导电材料，使所述引脚通过所述导电材料与所述焊垫电连接。
在通孔412中形成的导电材料的厚度可与引脚411的厚度相同，从而使填充导电材料后得到的结构的表面各处齐平。
在步骤150中，在所述引脚上形成导电结构，所述导电结构将同一所述引脚区对应的各个裸片对应的引脚电连接。
在一个实施例中，参见图11与图12所示，导电结构60包括第一导电凸柱61与走线62。所述在所述引脚上形成导电结构的步骤150可通过如下步骤151及步骤152完成。
在步骤151中，在所述引脚上形成将所述焊垫引出的第一导电凸柱。
通过步骤151可得到如图11所示的第五中间结构。每一引脚411上可分别形成有一个第一导电凸柱61，第一导电凸柱61将对应的引脚411引出。第一导电凸柱61可为柱状，例如可以是圆柱状，也可以是立方体形。
在一个实施例中，参见图11，引线框40背离第一包封层30的表面可形成有第一介电层71，第一介电层71形成于胶粘层50上。所述第一介电层71覆盖露出的所述引线框40及露出的胶粘层50，且所述第一导电凸柱61背离所述引线框40的表面露出所述第一介电层71。
在一个实施例中，形成第一介电层71的步骤可在步骤151之后执行，也即是先形成第一导电凸柱61，再形成第一介电层71，第一介电层71与第一导电凸柱61的侧壁接触。
第一介电层71的厚度可与导电结构60的厚度大致相同，导电结构60的表面露出。在形成第一介电层71的过程中，最初形成的第一介电层71可包覆导电结构60的表面及侧部，之后对第一介电层71进行减薄处理，以将第一介电层71的厚度减薄至与导电结构60的厚度大致相同，从而使导电结构60的表面露出。
在另一个实施例中，形成第一介电层71的步骤可在步骤151之前执行。在步骤151之前，形成第一介电层71的步骤可通过如下过程实现：
在所述引线框上形成第一介电层，所述第一介电层覆盖所述引线框及露出的所述胶粘层；
在所述第一介电层上与所述引脚对应的位置形成开孔，所述开孔暴露部分所述引脚。
在该实施例中，所述在所述引脚上形成第一导电凸柱，包括：在所述第一介电层的开孔中填充导电材料形成第一导电凸柱。
在步骤152中，在所述第一导电凸柱上形成走线，所述走线将至少两个相邻的所述裸片对应的第一导电凸柱电连接。
通过步骤152可得到如图12所示的半导体封装结构。走线62形成于第一介电层71上。走线62的数量可为多个，每一走线62连接至少两个相邻的裸片20对应的第一导电凸柱61。通过走线62可将不同功能的裸片20的电路电连接。走线62连接的各裸片20可为特定功能的裸片20，不同功能的裸片20电连接后得到的结构被称为MCM(multi-chip module，多裸片组件)，MCM具有体积小，可靠性高、性能高和功能多等优点。
在一个实施例中，在所述第一导电凸柱上形成走线后，所述半导体封装方法还包括：在所述走线上形成用于将所述走线引出的第二导电凸柱。通过该步骤可得到如图13所示的半导体封装结构。每一走线62上可分别形成有一个第二导电凸柱72，第二导电凸柱72将对应的走线62引出。
在一个实施例中，在所述走线上形成用于将所述走线引出的第二导电凸柱之后，所述半导体封装方法还可包括：形成第二介电层，所述第二介电层包封露出的所述走线、所述第二导电凸柱及所述第一介电层，所述第二导电凸柱背离所述引线框的表面露出所述第二介电层。通过该步骤可得到如图14所示的半导体封装结构。第二介电层73用于保护走线及第二导电凸柱。
在一个实施例中，所述半导体封装方法还包括：
在所述导电结构上形成再布线层，所述再布线层与所述导电结构电连接；
形成第二包封层及嵌设在所述第二包封层中的第三导电凸柱，所述第二包封层用于包封所述再布线层，所述第三导电凸柱的表面露出所述第二包封层，且所述第三导电凸柱与所述再布线层电连接。
再布线层可形成于第二介电层73上。通过上述步骤可得到如图15所示的结构。如图15所示，第二包封层91包封再布线层80及露出的第二介电层73。再布线层80通过第二导电凸柱72与走线62电连接，再布线层80通过第三导电凸柱90引出，则裸片20的焊垫21引出通过第三导电凸柱90引出。通过这种方式，可实现多层封装结构。再布线层80包括形成在第二介电层73表面的图形化线路，且图形化线路与第二导电凸柱72电连接。
在一个实施例中，形成第二包封层91及第三导电凸柱90的过程中，可首先在再布线层80上形成第三导电凸柱90，再在露出的再布线层80及露出的第二介电层73上形成第二包封层91，第三导电凸柱91的表面露出第二包封层91。
在另一个实施例中，形成第二包封层91及第三导电凸柱90的过程中，可先在再布线层80及露出的第二介电层73上形成第二包封层91，在第二包封层91与引脚411的连接点对应的位置形成开口，之后在第二包封层91的开口中形成第三导电凸柱90。
在一个实施例中，在得到图12至图15所示的半导体封装结构后，所述半导体封装方法还包括：对所述半导体封装结构进行切割，将所述第一连杆与所述第二连杆去除。
通过对半导体封装结构进行切割，可得到至少一个封装单体，每一封装单体包括至少两个裸片20。在一个实施例中，通过所述导电结构60电连接的所述至少两个相邻的裸片20与同一所述引脚区41对应。如此，属于同一封装单体的裸片20中，相邻裸片20之间不存在第一连杆或第二连杆，只需沿图12至图15中所示的虚线对封装结构进行切割即可得到封装单体。通过切割将第一连杆42与第二连杆43去除，可避免不需要电连接的一些裸片对应的引脚通过第一连杆或第二连杆连接，导致这些裸片的焊垫21电连接，而影响裸片的正常工作。本申请实施例提供的半导体封装方法，通过引线框的引脚将裸片的焊垫引出而实线扇出布线，通过引脚上设置的导电结构将同一引脚区对应的至少两个裸片对应的引脚电连接，从而可将不同功能的裸片的电路电连接。其中引线框为预先制备的，相对于在裸片上形成再布线层将裸片的焊垫引出的方案，可简化封装工艺，节省形成再布线层所需的时间，从而减少半导体封装方法所需的时间。
本申请实施例还提供了一种半导体封装结构。参见图12至图15，所述半导体封装结构包括：
第一包封层30，所述第一包封层30上设置有至少两个内凹的腔体；
至少两个待封装的裸片20，至少两所述裸片20与至少两所述腔体一一对应，所述裸片20位于对应的所述腔体内，所述待封装的裸片20的正面露出所述第一包封层30，所述裸片20的正面设有多个焊垫；
至少两个引脚，固定于所述裸片20的正面；每一所述裸片20与至少一个所述引脚411对应，所述引脚与对应的裸片的焊垫电连接；
导电结构60，形成于所述引脚411上，所述导电结构将所述至少两个待封装的裸片对应的引脚电连接。
在一个实施例中，导电结构60包括第一导电凸柱61与走线62。所述第一导电凸柱61形成于所述引脚411上，将对应的引脚411引出。所述走线62形成于所述第一导电凸柱61上，将至少两个相邻的所述裸片20对应的第一导电凸柱61电连接。
在一个实施例中，半导体封装结构还包括胶粘层50。胶粘层50覆盖露出的裸片20的正面、引脚411及露出的第一包封层30的表面。胶粘层50将引脚411固定在裸片20与第一包封层30上。
在一个实施例中，所述半导体封装结构还包括第一介电层71，第一介电层71形成于走线62与胶粘层50之间。所述第一介电层71覆盖露出的所述引线框40及露出的胶粘层50，且所述第一导电凸柱61背离所述引线框40的表面露出所述第一介电层71。
在一个实施例中，所述半导体封装结构还包括第二导电凸柱72，所述第二导电凸柱72形成于在所述走线62上，将所述走线62引出。
在一个实施例中，所述半导体封装结构还包括第二介电层73，所述第二介电层73包封露出的所述走线62、所述第二导电凸柱72及所述第一介电层71，所述第二导电凸柱72背离所述引线框40的表面露出所述第二介电层73。
在一个实施例中，参见图13，半导体封装结构还包括再布线层80、第三导电凸柱90及第二包封层91。其中，再布线层80形成于第二介电层73上，再布线层80与第二导电凸柱72电连接。第三导电凸柱90形成于再布线层80上，将再布线层80引出。第二包封层91包封露出的再布线层80及第二介电层73，且包封第三导电凸柱90的侧部，第三导电凸柱90的表面露出第二包封层91。
在一个实施例中，所述引脚411上设有通孔412，所述半导体封装结构还包括填充在所述通孔412中的导电材料，所述引脚411通过所述通孔412中的导电材料与所述裸片20的焊垫电连接。
在本申请中，装置实施例与方法实施例在不冲突的情况下，可以互为补充。以上所描述的装置实施例仅仅是示意性的，其中作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本申请方案的目的。本领域普通技术人员在不付出创造性劳动的情况下，即可以理解并实施。
以上仅为本申请的较佳实施例而已，并不用以限制本申请，凡在本申请的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本申请保护的范围之内。

Claims (15)

1.一种半导体封装方法，其特征在于，所述半导体封装方法包括：
将多个待封装的裸片贴装于载板上，所述裸片具有正面，所述裸片的正面靠近所述载板的表面，所述裸片的正面设有多个焊垫；
形成第一包封层，所述第一包封层覆盖在所述载板上，包封住所述多个待封装的裸片；
剥离所述载板，露出所述裸片的正面；
将至少一个引线框固定于多个所述裸片的正面，并将所述引线框的引脚与对应的裸片的焊垫电连接；所述引线框包括至少一个引脚区，每一所述引脚区与至少两个所述裸片对应，每一所述引脚区设有多个引脚，每一所述裸片与对应的所述引脚区中的至少一个引脚对应；
在所述引脚上形成导电结构，所述导电结构将同一所述引脚区对应的各个裸片对应的引脚电连接。
2.根据权利要求1所述的半导体封装方法，其特征在于，所述导电结构包括第一导电凸柱与走线，所述在所述引脚上形成导电结构，包括：
在所述引脚上形成将所述焊垫引出的第一导电凸柱；
在所述第一导电凸柱上形成走线，所述走线将至少两个相邻的所述裸片对应的第一导电凸柱电连接。
3.根据权利要求2所述的半导体封装方法，其特征在于，所述半导体封装方法还包括：
在所述引线框上形成第一介电层，所述第一介电层覆盖露出的所述引线框，且所述导电结构背离所述引线框的表面露出所述第一介电层。
4.根据权利要求2所述的半导体封装方法，其特征在于，在所述第一导电凸柱上形成走线后，所述半导体封装方法还包括：在所述走线上形成用于将所述走线引出的第二导电凸柱。
5.根据权利要求4所述的半导体封装方法，其特征在于，在所述走线上形成用于将所述走线引出的第二导电凸柱之后，所述半导体封装方法还包括：
形成第二介电层，所述第二介电层包封露出的所述走线及所述第二导电凸柱，所述第二导电凸柱背离所述引线框的表面露出所述第二介电层。
6.根据权利要求1所述的半导体封装方法，其特征在于，所述将至少一个引线框固定于所述裸片的正面，包括：
将至少一个所述引线框置于所述裸片的正面，使所述引线框的引脚区与对应的裸片相对，且所述引脚与所述裸片的焊垫相对；
形成胶粘层，使所述引线框通过所述胶粘层固定于所述裸片的正面及所述第一包封层上，且所述引脚的表面露出所述胶粘层。
7.根据权利要求6所述的半导体封装方法，其特征在于，所述引脚上设有通孔，所述通孔中形成有所述胶粘层；所述将所述引线框的引脚与对应的裸片的焊垫电连接，包括：
去除位于所述通孔中的所述胶粘层；
在所述通孔中填充导电材料，使所述引脚通过所述导电材料与所述焊垫电连接。
8.根据权利要求1所述的半导体封装方法，其特征在于，所述引线框包括多个所述引脚区，所述引线框包括多个第一连杆及第二连杆，多个所述第一连杆围合形成框架体，所述第二连杆设置在所述框架体内，将所述框架体内分隔成多个所述引脚区，所述引脚区的引脚与所述第一连杆或者所述第二连杆连接。
9.根据权利要求8所述的半导体封装方法，其特征在于，所述引脚上设有通孔；所述引脚与所述第一连杆相连，所述通孔设置在所述引脚背离该第一连杆的一侧；或者，所述引脚与所述第二连杆相连，所述通孔设置在所述引脚背离该第二连杆的一侧。
10.根据权利要求8所述的半导体封装方法，其特征在于，在所述引脚上形成导电结构之后得到封装结构，所述半导体封装方法还包括：
对所述封装结构进行切割，将所述第一连杆与所述第二连杆去除。
11.根据权利要求7或8所述的半导体封装方法，其特征在于，所述半导体封装方法还包括：
在所述导电结构上形成再布线层，所述再布线层与所述导电结构电连接；
形成第二包封层及嵌设在所述第二包封层中的第三导电凸柱，所述第二包封层用于包封所述再布线层，所述第三导电凸柱的表面露出所述第二包封层，且所述第三导电凸柱与所述再布线层电连接。
12.一种半导体封装结构，其特征在于，所述半导体封装结构包括：
第一包封层，所述第一包封层上设置有至少两个内凹的腔体；
至少两个待封装的裸片，至少两个所述裸片与至少两个所述腔体一一对应，所述裸片位于对应的所述腔体内，所述裸片的正面露出所述第一包封层，所述裸片的正面设有多个焊垫；
至少两个引脚，固定于所述裸片的正面，每一所述裸片与至少一个所述引脚对应，所述引脚与对应的裸片的焊垫电连接；
导电结构，形成于所述引脚上，所述导电结构将所述至少两个待封装的裸片对应的引脚电连接。
13.根据权利要求12所述的半导体封装结构，其特征在于，所述引脚上设有通孔，所述半导体封装结构还包括填充在所述通孔中的导电材料，所述引脚通过所述导电材料与对应的所述裸片的焊垫电连接。
14.根据权利要求12所述的半导体封装结构，其特征在于，所述导电结构包括第一导电凸柱与走线，所述第一导电凸柱形成于所述引脚上，所述走线形成于所述第一导电凸柱上，将至少两个相邻的所述裸片对应的第一导电凸柱电连接。
15.根据权利要求14所述的半导体封装结构，其特征在于，所述半导体封装结构还包括第二导电凸柱，所述第二导电凸柱形成于在所述走线上，将所述走线引出。
CN202010230906.8A 2020-03-27 2020-03-27 半导体封装方法及半导体封装结构 Active CN113725096B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010230906.8A CN113725096B (zh) 2020-03-27 2020-03-27 半导体封装方法及半导体封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010230906.8A CN113725096B (zh) 2020-03-27 2020-03-27 半导体封装方法及半导体封装结构

Publications (2)

Publication Number Publication Date
CN113725096A true CN113725096A (zh) 2021-11-30
CN113725096B CN113725096B (zh) 2024-06-25

Family

ID=78671095

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010230906.8A Active CN113725096B (zh) 2020-03-27 2020-03-27 半导体封装方法及半导体封装结构

Country Status (1)

Country Link
CN (1) CN113725096B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117457642A (zh) * 2023-12-21 2024-01-26 荣耀终端有限公司 电子器件模组及电子设备

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110278707A1 (en) * 2010-05-17 2011-11-17 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Prefabricated Multi-Die Leadframe for Electrical Interconnect of Stacked Semiconductor Die
CN104332419A (zh) * 2014-08-28 2015-02-04 南通富士通微电子股份有限公司 倒装形式的芯片封装方法
CN104538318A (zh) * 2014-12-24 2015-04-22 南通富士通微电子股份有限公司 一种扇出型圆片级芯片封装方法
CN109817530A (zh) * 2014-10-31 2019-05-28 矽力杰半导体技术(杭州)有限公司 封装组件制造方法
CN209045532U (zh) * 2017-09-12 2019-06-28 Pep创新私人有限公司 一种半导体芯片封装结构
CN210182361U (zh) * 2019-03-11 2020-03-24 Pep创新私人有限公司 芯片结构

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110278707A1 (en) * 2010-05-17 2011-11-17 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Prefabricated Multi-Die Leadframe for Electrical Interconnect of Stacked Semiconductor Die
CN104332419A (zh) * 2014-08-28 2015-02-04 南通富士通微电子股份有限公司 倒装形式的芯片封装方法
CN109817530A (zh) * 2014-10-31 2019-05-28 矽力杰半导体技术(杭州)有限公司 封装组件制造方法
CN104538318A (zh) * 2014-12-24 2015-04-22 南通富士通微电子股份有限公司 一种扇出型圆片级芯片封装方法
CN209045532U (zh) * 2017-09-12 2019-06-28 Pep创新私人有限公司 一种半导体芯片封装结构
CN210182361U (zh) * 2019-03-11 2020-03-24 Pep创新私人有限公司 芯片结构

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117457642A (zh) * 2023-12-21 2024-01-26 荣耀终端有限公司 电子器件模组及电子设备
CN117457642B (zh) * 2023-12-21 2024-05-24 荣耀终端有限公司 电子器件模组及电子设备

Also Published As

Publication number Publication date
CN113725096B (zh) 2024-06-25

Similar Documents

Publication Publication Date Title
US7326592B2 (en) Stacked die package
US7215018B2 (en) Stacked die BGA or LGA component assembly
US7245021B2 (en) Micropede stacked die component assembly
TWI541918B (zh) 積體電路封裝之組裝方法及其封裝
CN109494202B (zh) 一种半导体芯片封装方法及封装结构
JP2005033141A (ja) 半導体装置及びその製造方法、疑似ウェーハ及びその製造方法、並びに半導体装置の実装構造
EP2880684A1 (en) Reconstituted wafer-level microelectronic package
CN213782012U (zh) 半导体封装结构
CN113725096B (zh) 半导体封装方法及半导体封装结构
CN111739805B (zh) 半导体封装方法及半导体封装结构
CN111755340A (zh) 半导体封装方法及半导体封装结构
CN113725097B (zh) 半导体封装方法及半导体封装结构
CN113725090A (zh) 半导体封装方法
CN114446918A (zh) Mcm封装结构及其制作方法
US7635642B2 (en) Integrated circuit package and method for producing it
CN111599694B (zh) 半导体封装方法
US7459376B2 (en) Dissociated fabrication of packages and chips of integrated circuits
CN114446799A (zh) 半导体封装方法及半导体封装结构
CN115148715A (zh) 半导体封装方法及半导体封装结构
CN115148711A (zh) 半导体封装方法及半导体封装结构
CN115148714A (zh) 半导体封装方法及半导体封装结构
CN114429909A (zh) 半导体封装方法及半导体封装结构
CN114446796A (zh) 半导体封装方法及半导体封装结构
CN114446797A (zh) 半导体封装方法及半导体封装结构
CN114446919A (zh) Mcm封装结构及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant