CN117457642B - 电子器件模组及电子设备 - Google Patents

电子器件模组及电子设备 Download PDF

Info

Publication number
CN117457642B
CN117457642B CN202311766787.8A CN202311766787A CN117457642B CN 117457642 B CN117457642 B CN 117457642B CN 202311766787 A CN202311766787 A CN 202311766787A CN 117457642 B CN117457642 B CN 117457642B
Authority
CN
China
Prior art keywords
electronic device
pads
electrical component
interposer
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202311766787.8A
Other languages
English (en)
Other versions
CN117457642A (zh
Inventor
郭健强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Honor Device Co Ltd
Original Assignee
Honor Device Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Honor Device Co Ltd filed Critical Honor Device Co Ltd
Priority to CN202311766787.8A priority Critical patent/CN117457642B/zh
Publication of CN117457642A publication Critical patent/CN117457642A/zh
Application granted granted Critical
Publication of CN117457642B publication Critical patent/CN117457642B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B80/00—Assemblies of multiple devices comprising at least one memory device covered by this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

本申请公开了一种电子器件模组及电子设备，涉及电子设备技术领域。所述电子器件模组包括第一电学组件、转接板、第二电子器件和第三电子器件。第一电学组件的多个焊盘和第二电子器件的多个焊盘之间通过多个第一焊料块焊接。转接板具有多个第一通孔，多个第一焊料块一一位于多个第一通孔内。第三电子器件的多个焊盘均与转接板焊接，且多个焊盘均与第一电学组件电连接。如此，通过转接板的设置，一方面不会增加电子器件模组的总厚度，另一方面可以实现第三电子器件的固定和电连接，从而使电子设备内能够设置更多的电子器件，提高电子设备的集成度。

Description

电子器件模组及电子设备
技术领域
本申请涉及电子设备技术领域，特别涉及一种电子器件模组及电子设备。
背景技术
随着科学技术的发展，诸如手机、平板电脑、笔记本电脑等电子设备需要实现的功能越来越多，这导致设置在电子设备内部的电子器件也就越来越多。然而，电子设备中电子器件的数量的增加与电子设备的轻薄化发展趋势是相悖的。因此，急需对电子设备中电子器件的设置方式进行优化，以便于在电子设备内能够设置更多的电子器件。
发明内容
本申请提供了一种电子器件模组及电子设备，通过对电子器件的设置方式进行优化，使电子设备内能够设置更多的电子器件。所述技术方案如下：
第一方面，提供了一种电子器件模组。电子器件模组应用于电子设备，包括第一电学组件、转接板、第二电子器件和第三电子器件。
第一电学组件可以是电子设备中的芯片或印制电路板等。第二电子器件、第三电子器件可以是电子设备中的芯片。转接板是印制电路板的一种。转接板具有相对的第一表面和第二表面。第一电学组件位于第一表面，第二电子器件、第三电子器件均位于第二表面。也就是说，转接板位于第一电学组件和第二电子器件之间，且位于第一电学组件和第三电子器件之间。
第一电学组件具有多个第一焊盘，第二电子器件具有多个第二焊盘。多个第一焊盘和多个第二焊盘之间通过多个第一焊料块焊接。在此，转接板具有多个第一通孔，多个第一焊料块一一位于多个第一通孔内。第三电子器件具有多个第三焊盘，多个第三焊盘均与转接板焊接。多个第三焊盘均与第一电学组件电连接。
在本申请中，电子器件模组包括第一电学组件、转接板、第二电子器件和第三电子器件。第一电学组件的多个第一焊盘和第二电子器件的多个第二焊盘之间通过多个第一焊料块焊接。转接板具有多个第一通孔，多个第一焊料块一一位于多个第一通孔内。如此，第一方面可以实现第一电学组件和第二电子器件之间的电连接；第二方面可以实现第一电学组件、转接板和第二电子器件之间的固定；第三方面不会增加第一电学组件与第二电子器件的间距，不会增加电子器件模组的总厚度。第三电子器件的多个第三焊盘均与转接板焊接，从而实现第三电子器件的固定，且多个第三焊盘均与第一电学组件电连接。如此，通过转接板的设置，一方面不会增加电子器件模组的总厚度，另一方面可以实现第三电子器件的固定和电连接，从而使电子设备内能够设置更多的电子器件，提高电子设备的集成度。
下面从三种可能的实现方式，对电子器件模组的结构进行说明。
在第一种可能的实现方式中，第二电子器件和第三电子器件为相同的两个电子器件，且第三电子器件通过转接板与第一电学组件电连接。
这种情况下，多个第三焊盘和转接板之间通过多个第二焊料块焊接。转接板具有多个第二通孔，多个第二焊料块一一位于多个第二通孔内。其中，多个第一通孔和多个第二通孔均为导电通孔，且多个第一通孔和多个第二通孔一一对应电连接。
在一些实施例中，电子器件模组还可以包括第四电子器件。第二电子器件和第四电子器件为相同的两个电子器件。
这种情况下，第四电子器件位于第二表面。第四电子器件具有多个第四焊盘，多个第四焊盘和转接板之间通过多个第三焊料块焊接。转接板具有多个第三通孔，多个第三焊料块一一位于多个第三通孔内。其中，多个第一通孔和多个第三通孔均为导电通孔，且多个第一通孔和多个第三通孔一一对应电连接。
进一步的，第二电子器件位于第三电子器件和第四电子器件之间，且第一电学组件、转接板和第二电子器件沿预设方向堆叠设置。预设方向垂直于第一表面。
在一些实施例中，电子器件模组还包括：电路板和支撑块。第一电学组件位于电路板和转接板之间，且第一电学组件焊接于电路板上。支撑块位于电路板和转接板之间，用于抵顶转接板。如此，可以起到固定转接板，增加电子器件模组的可靠性和稳定性的作用。
在一些实施例中，电子器件模组还包括：填充胶。填充胶用于粘接第一电学组件和转接板，以起到固定转接板的作用，从而提高电子器件模组的可靠性和稳定性。
具体来说，第一电学组件具有靠近转接板的第三表面。第三表面包括第一区域、第二区域和第三区域。第二区域和第三区域均为环形区域，且第二区域位于第一区域和第三区域之间。多个第一焊盘均位于第二区域内。
转接板还具有多个第四通孔，多个第四通孔均为不导电通孔。沿预设方向，多个第四通孔在第三表面上的投影均位于第一区域和第三区域内。填充胶填充于多个第四通孔内，且填充于第一区域和转接板之间，以及填充于第三区域和转接板之间。
在第二种可能的实现方式中，第二电子器件和第三电子器件为不同的两个电子器件，且第三电子器件通过转接板与第一电学组件电连接。
多个第三焊盘和第二表面之间通过多个第二焊料块焊接。沿预设方向，第三电子器件的高度小于第二电子器件，预设方向垂直于第一表面。如此，通过设置转接板，可以减小第二电子器件和第三电子器件的高度差，从而有利于电子设备中电子器件的布局。
在一些具体的实施例中，第二电子器件具有远离转接板的第四表面，第三电子器件具有远离转接板的第五表面。第四表面和第五表面位于同一平面上。
在一些实施例中，第二表面包括相邻的第四区域和第五区域。第二电子器件位于第四区域。多个第三焊盘和第五区域之间通过多个第二焊料块焊接。转接板在第五区域所在位置的厚度小于转接板在第四区域所在位置的厚度。
在第三种可能的实现方式中，第三电子器件直接与第一电学组件焊接在一起。
这种情况下，第一电学组件还具有多个第五焊盘。第一电学组件具有靠近转接板的第三表面，多个第一焊盘和多个第五焊盘均位于第三表面。多个第五焊盘和多个第三焊盘之间通过多个第二焊料块焊接。转接板具有多个第二通孔，多个第二焊料块一一位于多个第二通孔内。
在一些实施例中，第二电子器件和第三电子器件为相同的两个电子器件。多个第一焊盘和多个第五焊盘一一对应。相对应的第一焊盘和第五焊盘具有相同功能，且相对应的第一焊盘和第五焊盘均关于第一电学组件的中心对称。
在一些实施例中，多个第一焊盘包括第一子焊盘、第二子焊盘和其他多个子焊盘。第一子焊盘和第二子焊盘的面积均大于多个第一焊盘中的其他多个子焊盘中的任意一个子焊盘的面积。多个第五焊盘包括第三子焊盘、第四子焊盘和其他多个子焊盘。第三子焊盘和第四子焊盘的面积均大于多个第五焊盘中的其他多个子焊盘中的任意一个子焊盘的面积。
在一些实施例中，第一子焊盘和第四子焊盘之间的间距等于预设长度，且第二子焊盘和第三子焊盘之间的间距等于预设长度。多个第一焊盘中的其他多个子焊盘中的任意一个子焊盘与多个第五焊盘中的其他多个子焊盘中的任意一个子焊盘之间的间距均小于预设长度。
在一些实施例中，电子器件模组还包括导热层和导热件。其中，导热层覆盖于第二电子器件远离转接板的表面，且覆盖于第三电子器件远离转接板的表面。导热件位于第一电学组件与导热层之间。导热件的第一端与第三表面相接，导热件的第二端与导热层相接。
上述第二方面所获得的技术效果与上述第一方面中对应的技术手段获得的技术效果近似，在这里不再赘述。
附图说明
图1是相关技术中的第一种电子设备的外观示意图；
图2是相关技术中的第二种电子设备的外观示意图；
图3是相关技术中的一种电子设备的组装结构示意图；
图4是相关技术中的一种电子设备的内部结构示意图；
图5是相关技术中的一种电子器件模组的纵向剖面示意图；
图6是图5中区域A的放大图；
图7是相关技术中的一种第一电学组件的焊盘排布图；
图8是相关技术中的一种第二电子器件的焊盘排布图；
图9是相关技术中的一种电子器件模组的俯视示意图；
图10是本申请实施例提供的第一种电子器件模组的结构示意图；
图11是本申请实施例提供的第一种电子器件模组的爆炸结构示意图；
图12是图11中区域A的放大图；
图13是图11中区域B的放大图；
图14是图11中区域C的放大图；
图15是本申请实施例提供的第二种电子器件模组的结构示意图；
图16是本申请实施例提供的第二种电子器件模组的爆炸结构示意图；
图17是本申请实施例提供的第一种第一焊盘的排布示意图；
图18是本申请实施例提供的第一种第二焊盘的排布示意图；
图19是本申请实施例提供的第一种第三焊盘的排布示意图；
图20是本申请实施例提供的第一种转接板的结构示意图；
图21是本申请实施例提供的一种导电通孔的纵向剖面示意图；
图22是本申请实施例提供的第三种电子器件模组的结构示意图；
图23是本申请实施例提供的第三种电子器件模组的爆炸结构示意图；
图24是图23中区域D的放大图；
图25是本申请实施例提供的第二种转接板的结构示意图；
图26是本申请实施例提供的第四种电子器件模组的结构示意图；
图27是本申请实施例提供的第五种电子器件模组的结构示意图；
图28是本申请实施例提供的第三种转接板的结构示意图；
图29是本申请实施例提供的第二种第一焊盘的排布示意图；
图30是本申请实施例提供的第六种电子器件模组的结构示意图；
图31是本申请实施例提供的第一种电子器件模组制备过程中的尺寸标注图；
图32是本申请实施例提供的第七种电子器件模组的结构示意图；
图33是本申请实施例提供的第四种电子器件模组的爆炸结构示意图；
图34是本申请实施例提供的第一种第一焊盘和第五焊盘的排布示意图；
图35是本申请实施例提供的第二种第二焊盘的排布示意图；
图36是本申请实施例提供的一种电子器件模组的俯视示意图；
图37是本申请实施例提供的第八种电子器件模组的结构示意图；
图38是本申请实施例提供的第五种电子器件模组的爆炸结构示意图；
图39是本申请实施例提供的第二种电子器件模组制备过程中的尺寸标注图；
图40是本申请实施例提供的一种转接板的结构示意图；
图41是本申请实施例提供的第一种第二电子器件的结构示意图；
图42是本申请实施例提供的第二种第二电子器件的结构示意图；
图43是本申请实施例提供的第三种第二电子器件的结构示意图；
图44是本申请实施例提供的第九种电子器件模组的结构示意图；
图45是本申请实施例提供的第六种电子器件模组的爆炸结构示意图；
图46是本申请实施例提供的一种第一电学组件的焊盘排布对比图；
图47是本申请实施例提供的第三种第二焊盘的排布示意图；
图48是本申请实施例提供的第二种第三焊盘的排布示意图；
图49是本申请实施例提供的第二种第一焊盘和第五焊盘的排布示意图；
图50是本申请实施例提供的第四种第二焊盘的排布示意图；
图51是本申请实施例提供的第三种第三焊盘的排布示意图；
图52是本申请实施例提供的第十种电子器件模组的结构示意图。
其中，各附图标号所代表的含义分别为：
相关技术：
10、电子设备；110、显示屏；120、后盖；130、中框；131、金属板；132、顶边框；133、底边框；134、左边框；135、右边框；140、电路组件；1401、第一焊接块；1402、第二焊接块；141、电路板；142、第一电学组件；1422、第一焊盘；143、第二电子器件；1432、第二焊盘；144、第一导热层；145、其他电子器件；146、屏蔽盖；150、储能模块；162、前置摄像器；164、后置摄像器；172、第二导热层；174、散热片；
本申请：
20、电子器件模组；210、第一电学组件；211、第三表面；2111、第一区域；2112、第二区域；2113、第三区域；212、第一焊盘；2122、第一子焊盘；2124、第二子焊盘；213、第六表面；214、第四焊料块；2142、第四焊球；215、第六焊盘；216、第五焊盘；2162、第三子焊盘；2164、第四子焊盘；220、转接板；2202、导电层；221、第一表面；222、第一通孔；223、第二表面；2231、第四区域；2232、第五区域；224、第二通孔；226、第三通孔；228、第四通孔；230、第二电子器件；2301、载板；2302、晶圆；2303、金属盖；2304、金属环；231、第七表面；232、第二焊盘；233、第四表面；240、第三电子器件；241、第八表面；242、第三焊盘；243、第五表面；250、第一焊料块；2502、第一焊球；260、第二焊料块；2602、第二焊球；270、第四电子器件；271、第九表面；272、第四焊盘；273、第十表面；280、第三焊料块；291、电路板；292、支撑块；293、填充胶；294、导热层；295、覆铜层；296、锡膏；297、导热件。
具体实施方式
为使本申请的目的、技术方案和优点更加清楚，下面将结合附图对本申请的实施方式作进一步地详细描述。
应当理解的是，本申请提及的“多个”是指两个或两个以上。在本申请的描述中，除非另有说明，“/”表示或的意思，比如，A/B可以表示A或B；本文中的“和/或”仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，比如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，为了便于清楚描述本申请的技术方案，采用了“第一”、“第二”等字样对功能和作用基本相同的相同项或相似项进行区分。本领域技术人员可以理解“第一”、“第二”等字样并不对数量和执行次序进行限定，并且“第一”、“第二”等字样也并不限定一定不同。
在对本申请实施例提供的电子器件模组进行详细的解释说明之前，先对电子器件模组的应用场景予以说明。
电子器件模组应用于电子设备。这里的电子设备例如可以是智能手表、手机、平板电脑、笔记本电脑等。图1和图2是相关技术中两种不同的电子设备10的外观示意图。在图1所示的实施例中，电子设备10为笔记本电脑；在图2所示的实施例中，电子设备10为手机。
以电子设备10为手机为例，图3是相关技术中的一种电子设备10的组装结构示意图。如图3所示，电子设备10包括：显示屏110、后盖120、中框130、电路组件140和储能模块150。其中，中框130、电路组件140和储能模块150设置于显示屏110和后盖120之间。电路组件140和储能模块150可以设置在中框130或后盖120上，例如，电路组件140与储能模块150设置在中框130朝向后盖120的一面上。在另一些实施例中，电路组件140与储能模块150也可以设置在中框130朝向显示屏110的一面上。
显示屏110可以为有机发光二极管（organic light emitting diode，OLED）显示屏，也可以为液晶显示屏（liquid crystal display，LCD）。应当理解的是，显示屏110可以包括显示器和触控器件，显示器用于向用户输出显示内容，触控器件用于接收用户在显示屏110上输入的触摸事件。
后盖120可以为金属后盖，也可以为玻璃后盖，还可以为塑料后盖，或者，还可以为陶瓷后盖，本申请实施例中，对后盖120材质不作限定。
中框130可以包括金属板131和边框。其中，边框围设在金属板131外边缘。一般的，边框可以为方框。例如，如图3所示，边框可以包括相对设置的顶边框132和底边框133，以及位于顶边框132和底边框133之间且相对设置的左边框134和右边框135。金属板131可以为铝板，也可以为铝合金，还可以为镁合金。各个边框可以为金属边框，也可以为陶瓷边框，还可以为玻璃边框。其中，金属板131和边框之间可以通过焊接、卡接或一体成型，或者金属板131与边框之间通过塑胶件注塑相连。
电路组件140是电子设备10的重要组成之一，是软件实现必要的载体。电路组件140包括：电路板以及安装在电路板上的电子器件。电子器件包括但不限于：用于进行信号处理的处理器、用于进行数据存储的存储器、用于进行无线通信的射频模块、蓝牙（bluetooth）模块、传感器（例如压力传感器、陀螺仪传感器、气压传感器、磁传感器、加速度传感器、距离传感器、接近光传感器、温度传感器、环境光传感器、骨传导传感器等）、电阻、电容、电感、摄像头、扬声器、麦克风等。其中，处理器包括系统级芯片（system on chip，SOC）。SOC包括中央处理器（central processing unit，CPU）、图形处理器（graphicsprocessing unit，GPU）、基带处理器等。存储器包括内部存储器和外部存储器。电路组件140还可以包括用于固定的螺母、螺栓等配件。电子器件可以通过焊接块焊接在电路板上。
可以理解的是，电路组件140基于不同的电子器件可能会有凸起的位置和/或凹下的位置。电路组件140的具体形状、元器件的位置、大小等与电子设备10的设计布局相关。
储能模块150为电池。储能模块150用于为电子设备10中的电路组件140和显示屏110供电。
在一些实施例中，如图3所示，电子设备10中还可以包括摄像器和闪光灯（图中未示出）。摄像器可以包括前置摄像器162和后置摄像器164。其中，后置摄像器164以及闪光灯可以设置在金属板131朝向后盖120的一面上，后盖120上开设可供闪光灯和后置摄像器164安装的安装孔。前置摄像器162可以设在金属板131朝向显示屏110的一面上。在一些实施例中，电子设备10内设置的前置摄像器162可以包括一个或多个摄像头，后置摄像器164也可以包括一个或多个摄像头。
随着科学技术的发展，电子设备10需要实现的功能越来越多，这导致设置在电子设备10内部的电子器件也就越来越多。相应地，电路组件140在电子设备10内占用的空间也就越来越大。然而，电子设备中电子器件的数量的增加与电子设备10的轻薄化发展趋势是相悖的。
图4是相关技术中的一种电子设备10的内部结构示意图。如图4所示，电路组件140可以包括电路板141以及安装在电路板141上的第一电学组件142、第二电子器件143、屏蔽盖146和其他电子器件145。为便于描述，将第一电学组件142和第二电子器件143组合形成的结构称为电子器件模组。图5是相关技术中的一种电子器件模组的纵向剖面示意图，图6是图5中区域A的放大图。
具体来说，为便于理解，在此定义出第一方向X、第二方向Y和第三方向Z。第一方向X、第二方向Y和第三方向Z两两垂直。其中，第一方向X和第二方向Y均为电路板141的延伸方向，第三方向Z为电路板141的厚度方向。纵向即指第三方向Z。
如图4和图5所示，相关技术中，电路板141靠近中框130（包括金属板131、顶边框132、底边框133、左边框134、右边框135）的表面上设置有屏蔽盖146，且屏蔽盖146和电路板141相配合形成一个用于容纳电子器件的容纳腔。第一电学组件142、第二电子器件143和位于电路板141靠近中框130的表面上的其他电子器件145均位于该容纳腔内。电路板141远离中框130的表面上也可以设置有其他电子器件145和屏蔽盖，在此不做赘述。
在图4至图6所示的相关技术中，电路板141、第一电学组件142和第二电子器件143沿第三方向Z堆叠设置。其中，第一电学组件142可以是SOC，第二电子器件143可以是双倍速率同步动态随机存储器（double data rate synchronous dynamic random accessmemory，DDR SDRAM）。如图5和图6所示，第一电学组件142靠近第二电子器件143的表面具有多个第一焊盘1422；第二电子器件143靠近第一电学组件142的表面具有多个第二焊盘1432。多个第一焊盘1422和多个第二焊盘1432一一对应。一个第一焊盘1422和与之对应的一个第二焊盘1432之间通过一个第一焊接块1401连接。多个第一焊盘1422在第一电学组件142靠近第二电子器件143的表面上的排布如图7所示，多个第二焊盘1432在第二电子器件143靠近第一电学组件142的表面上的排布如图8所示。第一电学组件142和第二电子器件143之间通过多个第一焊接块1401焊接后，形成的电子器件模组的俯视图可以如图9所示。如此，第一电学组件142和第二电子器件143之间则通过多个第一焊接块1401实现固定和电连接。如图4和图5所示，第一电学组件142靠近电路板141的表面可以通过多个第二焊接块1402焊接在电路板141上，从而实现电路板141与第一电学组件142之间的固定和电连接。
在图4所示的相关技术中，金属板靠近显示屏110的一侧还设置有散热片174。第二电子器件143靠近屏蔽盖146的表面与屏蔽盖146之间设置有第一导热层144，屏蔽盖146与散热片174之间设置有第二导热层172，以使第二电子器件143上的热量可以通过第一导热层144、屏蔽盖146和第二导热层172传递至散热片174，从而实现散热作用。第一导热层144和第二导热层172可以是导热界面材料（thermal interface material，TIM）对此不再赘述。
然而，相关技术中，采用堆叠方式设置电子器件模组时，第一电学组件142上仅能固定并电连接一个第二电子器件143，这不能最大程度的利用电子设备10的内部空间。为此，本申请实施例提供了一种电子器件模组及电子设备，通过对电子器件的设置方式进行优化，使电子设备内能够设置更多的电子器件。
下面对本申请实施例提供的电子器件模组进行详细的解释说明。本申请实施例提供的电子器件模组可以应用于如图1至图3所示的电子设备，以使电子设备内能够设置更多的电子器件。
在本申请实施例中，两个电子器件之间的连接关系包括固定连接和电连接两种。其中，固定连接是从结构关系的角度进行描述。例如，第一电学组件和第二电子器件固定连接，是指第一电学组件相对第二电子器件不能发生位移。电连接是从电学关系的角度进行描述。例如，第一电学组件和第二电子器件电连接，是指第一电学组件和第二电子器件之间可以进行电信号的传输。另外，两个电子器件之间的电连接可以是通过导线直接连接，也可以是通过其他电子器件间接连接。
在本申请实施例中，“高度”、“厚度”均是沿第三方向Z的物理概念。
图10是本申请实施例提供的一种电子器件模组20的结构示意图，图11是本申请实施例提供的一种电子器件模组20的爆炸结构示意图，且图11为图10所示的电子器件模组20的爆炸结构。如图10和图11所示，电子器件模组20包括第一电学组件210、转接板220、第二电子器件230和第三电子器件240。
第一电学组件210可以是电子设备中的芯片或印制电路板（printed circuitboard，PCB）。第二电子器件230和第三电子器件240可以是电子设备中的芯片。例如，在一些可能的实施例中，若电子设备为手机，则第一电学组件210可以是SOC，第二电子器件230和第三电子器件240可以是DDR SDRAM。在另一些可能的实施例中，若电子设备为笔记本电脑，则第一电学组件210可以是电子设备中的主板，第二电子器件230可以是CPU，第三电子器件240则可以是DDR SDRAM。在此，对第一电学组件210、第二电子器件230和第三电子器件240的具体实现方式不做限定。
转接板220是PCB的一种。如图10和图11所示，转接板220具有相对的第一表面221和第二表面223。第一电学组件210位于转接板220的第一表面221。第二电子器件230、第三电子器件240均位于转接板220的第二表面223。也就是说，转接板220位于第一电学组件210和第二电子器件230之间，且位于第一电学组件210和第三电子器件240之间。
图12是图11中区域A的放大图。如图11和图12所示，第一电学组件210具有相对的第三表面211和第六表面213。其中，第三表面211是指电子器件模组20中，第一电学组件210靠近转接板220的表面；第六表面213指第一电学组件210远离转接板220的表面。在此，第一电学组件210的第三表面211具有多个第一焊盘212。多个第一焊盘212用于与第二电子器件230电连接。
图13是图11中区域B的放大图。如图11和图13所示，第二电子器件230具有相对的第四表面233和第七表面231。其中，第七表面231是指电子器件模组20中，第二电子器件230靠近转接板220的表面；第四表面233指第二电子器件230远离转接板220的表面。在此，第二电子器件230的第七表面231具有多个第二焊盘232，且第二电子器件230的第二焊盘232的个数与第一电学组件210的第一焊盘212的个数相等。多个第一焊盘212和多个第二焊盘232一一对应，一个第一焊盘212和与之对应的一个第二焊盘232之间通过一个第一焊料块250焊接。如此，多个第一焊盘212和多个第二焊盘232之间通过多个第一焊料块250一一焊接，从而一方面实现第一电学组件210和第二电子器件230之间的电连接，另一方面实现第一电学组件210和第二电子器件230的固定。
如图11所示，在本申请实施例中，转接板220还具有多个第一通孔222，第一通孔222的个数与第一焊料块250的个数相等，以使多个第一焊料块250可以一一位于多个第一通孔222内。也就是说，转接板220位于第一电学组件210和第二电子器件230之间，且第一电学组件210和第二电子器件230之间连接的多个第一焊料块250均贯穿转接板220。多个第一焊料块250与转接板220的多个第一通孔222可以焊接在一起，从而实现转接板220的固定。一般的，在电子器件模组20中，第一电学组件210的第三表面211紧贴转接板220的第一表面221，且第二电子器件230的第七表面231紧贴转接板220的第二表面223。为便于描述，将通过一个第一焊料块250焊接的第一焊盘212、第二焊盘232以及该第一焊料块250合称为连接结构。也就是说，沿第三方向Z，转接板220的厚度等于连接结构的高度。可以理解的，任意一个连接结构的高度等于其中第一焊盘212的厚度、第二焊盘232的厚度、第一焊料块250的高度之和。在本申请实施例中，第一焊盘212的厚度、第二焊盘232的厚度、第一焊料块250的高度相对于相关技术均不发生变化。也就是说，转接板220的设置不会增加第一电学组件210的第三表面211与第二电子器件230的第七表面231之间的间距，也即不会增加电子器件模组20的总厚度。
图14是图11中区域C的放大图。如图11和图14所示，第三电子器件240具有相对的第五表面243和第八表面241。其中，第八表面241是指电子器件模组20中，第三电子器件240靠近转接板220的表面；第五表面243指第三电子器件240远离转接板220的表面。在此，第三电子器件240的第八表面241具有多个第三焊盘242。多个第三焊盘242用于与第一电学组件210电连接，且多个第三焊盘242均与转接板220焊接。一般的，多个第三焊盘242中的每个第三焊盘242均通过一个第二焊料块260与转接板220焊接。
作为一种可能的实施例，如图10和图11所示，转接板220还具有多个第二通孔224，第二通孔224的个数与第二焊料块260的个数相等，每个第二焊料块260均位于一个第二通孔224内。这种情况下，每个第三焊盘242均通过一个第二焊料块260与转接板220的一个第二通孔224焊接在一起，从而实现第三电子器件240的固定。第三电子器件240与第一电学组件210之间的电连接可以通过转接板220内的导线实现。
图15是本申请实施例提供的另一种电子器件模组20的结构示意图，图16是本申请实施例提供的另一种电子器件模组20的爆炸结构示意图，且图16为图15所示的电子器件模组20的爆炸结构。如图15和图16所示，作为另一种可能的实施例，多个第三焊盘242中的每个第三焊盘242均通过一个第二焊料块260与转接板220的第二表面223焊接，从而实现第三电子器件240的固定。第三电子器件240与第一电学组件210之间的电连接可以通过转接板220的内部导线实现。
在本申请实施例中，通过设置具有多个第一通孔222的转接板220，在不增加第一电学组件210和第二电子器件230的间距的前提下，可以实现第三电子器件240的固定和电连接，从而使电子设备内能够设置更多的电子器件，提高电子设备的集成度。
下面从三种可能的实现方式，对电子器件模组20的结构及制备方法进行详细的解释说明。
一、在第一种可能的实现方式中，第二电子器件230和第三电子器件240为相同的两个电子器件，且第三电子器件240通过转接板220与第一电学组件210电连接。
在这一可能的实施例中，电子器件模组20的结构可以如图10所示，电子器件模组20的爆炸结构可以如图11所示。其中，第一电学组件210可以是SOC，第二电子器件230和第三电子器件240可以是两个DDR SDRAM。如此，通过该电子器件模组20，可以实现一个SOC与两个DDR SDRAM的固定和电连接。
具体来说，图17是本申请实施例提供的一种第一焊盘212的排布示意图，图18是本申请实施例提供的一种第二焊盘232的排布示意图。如图17和图18所示，在这一实施例中，第一电学组件210具有多个第一焊盘212，第二电子器件230具有多个第二焊盘232，且多个第一焊盘212和多个第二焊盘232一一对应，以使一个第一焊盘212和与之对应的一个第二焊盘232之间能够通过一个第一焊料块250焊接。图19是本申请实施例提供的一种第三焊盘242的排布示意图。如图18和图19所示，第二电子器件230和第三电子器件240为相同的两个电子器件。基于此，第二焊盘232的排布与第三焊盘242的排布完全相同。
图20是本申请实施例提供的一种转接板220的结构示意图。如图20所示，转接板220具有多个第一通孔222和多个第二通孔224，第二通孔224的个数与第一通孔222的个数相等，且第二通孔224的排布规律与第一通孔222的排布规律相同。在图20所示的实施例中，位于左侧的虚线框中的多个通孔均为第一通孔222，位于右侧的虚线框中的多个通孔均为第二通孔224。可以理解的，在图20所示的实施例中，“虚线框”仅用于对多个第一通孔222和多个第二通孔224进行划分，事实上，转接板220上可以不设有这两个“虚线框”。
多个第一通孔222和多个第二通孔224均为导电通孔。多个第一通孔222和多个第二通孔224一一对应，且相对应的第一通孔222和第二通孔224电连接。具体来说，图21是本申请实施例提供的一种导电通孔的纵向剖面示意图。如图21所示，导电通孔是指该通孔的孔壁设置有导电层2202。导电层2202可以是金属镀层。基于此，对于任意一组相对应的第一通孔222和第二通孔224，转接板220内的导线可以将该第一通孔222的孔壁和第二通孔224的孔壁连接在一起，从而实现第一通孔222和第二通孔224电连接。在图20所示的实施例中，相对应的第一通孔222和第二通孔224电连接是指：（多个第一通孔222中）位于第一行第一列的第一通孔222和（多个第二通孔224中）位于第一行第一列的第二通孔224电连接，位于第一行第二列的第一通孔222和位于第一行第二列的第二通孔224电连接……位于第七行第七列的第一通孔222和位于第七行第七列的第二通孔224电连接。
多个第一焊料块250一一位于多个第一通孔222内，且每个第一焊料块250与一个第一通孔222、一个第一焊盘212、一个第二焊盘232焊接。多个第二焊料块260一一位于多个第二通孔224内，且每个第二焊料块260与一个第二通孔224、一个第三焊盘242焊接。如此，通过转接板220的一个第一通孔222、位于该第一通孔222内的第一焊料块250、与该第一通孔222对应的第二通孔224，以及位于该第二通孔224内的第二焊料块260，即可将一组对应的第一焊盘212、第二焊盘232、第三焊盘242电连接在一起。也就是说，通过转接板220、多个第一焊料块250、多个第二焊料块260，能够实现第一电学组件210、第二电子器件230和第三电子器件240的固定和电连接。在这一实施例中，第三电子器件240的第八表面241也紧贴转接板220的第二表面223。
下面对这一可能的实现方式中的电子器件模组20进行进一步拓展。
图22是本申请实施例提供的又一种电子器件模组20的结构示意图，图23是本申请实施例提供的又一种电子器件模组20的爆炸结构示意图，且图23为图22所示的电子器件模组20的爆炸结构。如图22和图23所示，电子器件模组20还可以进一步包括第四电子器件270。第二电子器件230、第三电子器件240和第四电子器件270均为相同的电子器件。第四电子器件270也位于转接板220的第二表面223。
图24是图23中区域D的放大图。如图23和图24所示，第四电子器件270具有相对的第九表面271和第十表面273。其中，第九表面271是指电子器件模组20中，第四电子器件270靠近转接板220的表面；第十表面273指第四电子器件270远离转接板220的表面。在此，第四电子器件270的第九表面271具有多个第四焊盘272。多个第四焊盘272用于与第一电学组件210电连接，且多个第四焊盘272均与转接板220焊接。一般的，多个第四焊盘272中的每个第四焊盘272均通过一个第三焊料块280与转接板220焊接。
在这一实施例中，多个第四焊盘272的排布方式与多个第三焊盘242的排布方式、多个第二焊盘232的排布方式均相同，不再赘述。转接板220上的多个第一通孔222、多个第二通孔224和多个第三通孔226的排布可以如图25所示。多个第三通孔226均为导电通孔。多个第三通孔226和多个第一通孔222一一对应，且相对应的第三通孔226和第一通孔222电连接。
多个第三焊料块280一一位于多个第三通孔226内。每个第三焊盘242通过一个第三焊料块280与一个第三通孔226焊接。如此，通过转接板220的一个第一通孔222、位于该第一通孔222内的第一焊料块250、与该第一通孔222对应的第二通孔224、位于该第二通孔224内的第二焊料块260、与该第一通孔222对应的第三通孔226，以及位于该第三通孔226内的第三焊料块280，即可将一组对应的第一焊盘212、第二焊盘232、第三焊盘242、第四焊盘272电连接在一起。也就是说，通过转接板220、多个第一焊料块250、多个第二焊料块260、多个第三焊料块280，能够实现第一电学组件210、第二电子器件230、第三电子器件240、第四电子器件270的固定和电连接。在这一实施例中，第四电子器件270的第九表面271也紧贴转接板220的第二表面223。
在一些实施例中，如图23所示，第二电子器件230位于第三电子器件240和第四电子器件270之间，且第一电学组件210、转接板220和第二电子器件230沿预设方向堆叠设置。预设方向垂直于第一表面221，也就是说，预设方向即上述的第三方向Z及第三方向Z的反方向。在一些具体的实施例中，如图25所示，多个第三通孔226和多个第二通孔224对称设置。也就是说，在电子器件模组20中，第三电子器件240和第四电子器件270也对称设置。如此，可以使转接板220用于承载第三电子器件240的部分和用于承载第四电子器件270的部分受力平衡，从而提升电子器件模组20的稳定性。
图26是本申请实施例提供的又一种电子器件模组20的结构示意图。如图26所示，在一些实施例中，电子器件模组20还包括电路板291和支撑块292。
电路板291用于安装第一电学组件210和其他未示出的电子器件。其他未示出的电子器件例如可以是电阻、电容、电感或其他芯片。第一电学组件210可以通过多个第四焊料块214焊接在电路板291上。第一电学组件210安装于电路板291时，位于电路板291和转接板220之间。也就是说，电路板291、第一电学组件210、转接板220、第二电子器件230沿第三方向Z堆叠设置。
支撑块292位于电路板291和转接板220之间。沿第三方向Z，支撑块292的下端设置在电路板291靠近转接板220的表面上，且支撑块292的上端抵顶于转接板220的第一表面221。如此，可以起到固定转接板220，增加电子器件模组20的可靠性和稳定性的作用。一般的，支撑块292抵顶于转接板220不设有通孔的位置。
进一步的，如图27所示，电子器件模组20还可以包括填充胶293。填充胶293用于粘接第一电学组件210和转接板220，以起到固定转接板220的作用，从而提高电子器件模组20的可靠性和稳定性。
具体来说，图28是本申请实施例提供的又一种转接板220的结构示意图。如图28所示，转接板220上出设置有多个第一通孔222、多个第二通孔224、多个第三通孔226外，还可以设置有多个第四通孔228。多个第四通孔228均为不导电的流胶通孔。多个第四通孔228的设置位置需满足如下条件：任意一个第四通孔228沿第三方向Z的反方向的投影均位于第一电学组件210的第三表面211上，且任意一个第四通孔228沿第三方向Z的反方向的投影均不位于第一焊盘212上。
图29是本申请实施例提供的另一种第一焊盘212的排布示意图，其中用阴影图形表示了多个第四通孔228沿第三方向Z的反方向的投影位置。如图29所示，在这一实施例中，为便于理解，可以将第三表面211划分为第一区域2111、第二区域2112和第三区域2113。第一区域2111、第二区域2112和第三区域2113以虚线进行划分。其中，第二区域2112和第三区域2113均为环形区域，且第二区域2112环绕第一区域2111设置，第三区域2113环绕第二区域2112设置。也就是说，第二区域2112位于第一区域2111和第三区域2113之间。在此，多个第一焊盘212均位于第二区域2112内。沿第三方向Z的反方向，多个第四通孔228在第三表面211上的投影均位于第一区域2111和第三区域2113内。
第四通孔228用于容纳填充胶293。当填充胶293填充于第四通孔228内时，即可将转接板220与第一电学组件210的第三表面211的第一区域2111、第三区域2113粘接在一起，从而固定转接板220。
在一些实施例中，如图30所示，电子器件模组20还包括导热层294和覆铜层295。其中，覆铜层295可以是相关技术中的屏蔽盖146，也可以是用于代替屏蔽盖146的铜箔。导热层294用于代替相关技术中的第一导热层144，位于第二电子器件230与覆铜层295之间，且位于第三电子器件240与覆铜层295之间，以及第四电子器件270与覆铜层295之间。也就是说，导热层294覆盖第二电子器件230的第四表面233，且覆盖第三电子器件240的第五表面243，覆盖第四电子器件270的第十表面273。覆铜层295覆盖导热层294。
可以理解的，在这一可能的实现方式中，所示出的第一焊盘212的排布图（如图17）、第二焊盘232的排布图（如图18）、第三焊盘242的排布图（如图19）均仅为示意图。这些示意图仅用于表示第二焊盘232、第三焊盘242、第四焊盘272的排布方式相同，且多个第一焊盘212与多个第二焊盘232一一对应，而不用于限定第一焊盘212、第二焊盘232、第三焊盘242的数量。在一些具体的实施例中，第一电学组件210为SOC时，多个第一焊盘212的排布图可以如相关技术中的图7所示。这种情况下，第一电学组件210具有496个第一焊盘212，且第二焊盘232、第三焊盘242、第四焊盘272的排布均如图8所示。
图31是本申请实施例提供的一种电子器件模组20制备过程中的尺寸标注图。下面结合图31，对这一可能的实现方式中，电子器件模组20的制备方法及器件尺寸进行说明。
电子器件模组20的制备方法包括如下步骤S1至S9。
S1，将第一电学组件210贴放在电路板291上。
第一电学组件210的第六表面213可以具有多个第六焊盘215。每个第六焊盘215上设置有一个第四焊球2142。在此，将第一电学组件210贴放在电路板291上，使每个第六焊盘215上的第四焊球2142均与电路板291接触。
S2，设计并制作转接板220。
基于电子器件模组20中是否包括第四电子器件270来设计转接板220。若电子器件模组20中不包括第四电子器件270，则转接板220可以如图20所示，并可以在图20所示的转接板220上添加第四通孔228。若电子器件模组20包括第四电子器件270，则转接板220可以如图28所示。
在下述描述中，以电子器件模组20包括第四电子器件270为例继续进行说明。
S3，将转接板220贴放在第一电学组件210上。
第一电学组件210的第三表面211具有多个第一焊盘212。在此，将转接板220贴放在第一电学组件210上，使转接板220的第一表面221与第一电学组件210的第三表面211紧贴，并通过转接板220的多个第一通孔222暴露出多个第一焊盘212。
S4，在所有的第一通孔222、第二通孔224、第三通孔226内喷入锡膏296。
锡膏296位于多个第一焊盘212上。锡膏296为助焊剂和锡的混合物。在锡膏296中，助焊剂和锡的比例为一比一。在此，所喷入的锡膏296的高度可以等于转接板220的厚度的0.2倍至1倍。
在其他一些实施例中，也可以仅在所有的第一通孔222、第二通孔224、第三通孔226内喷入助焊剂。助焊剂用于清除第一通孔222、第二通孔224、第三通孔226的孔壁上的杂物，以避免金属锡的氧化。
在其他一些实施例中，步骤S4也可以替换为：在所有的第一通孔222、第二通孔224、第三通孔226内点入锡膏296。
S5，将第二电子器件230、第三电子器件240、第四电子器件270贴放在转接板220上。
第二电子器件230的第七表面231具有多个第二焊盘232，每个第二焊盘232上设置有一个第一焊球2502。在此，将第二电子器件230贴放在转接板220上，使多个第二焊盘232上的第一焊球2502一一位于多个第一通孔222内。第三电子器件240的第八表面241具有多个第三焊盘242，每个第三焊盘242上设置有一个第二焊球（图31中未示出）。在此，将第三电子器件240贴放在转接板220上，使多个第三焊盘242上的第二焊球一一位于多个第二通孔224内。第四电子器件270的第九表面271具有多个第四焊盘272，每个第四焊盘272上设置有一个第三焊球（图31中未示出）。在此，将第四电子器件270贴放在转接板220上，使多个第四焊盘272上的第三焊球一一位于多个第三通孔226内。
S6，对步骤S5所得的模组进行回流组装。
在这一步骤中，通过对步骤S5所得的模组进行回流组装，可以使助焊剂挥发，并使所有的第一焊球2502、第二焊球、第三焊球和第四焊球2142加热软化。其中，第一焊球2502软化后会与第一通孔222内喷入的锡相结合，并在形变固化后成为第一焊料块250。第二焊球软化后会与第二通孔224内喷入的锡相结合，并在形变固化后成为第二焊料块260。第三焊球软化后会与第三通孔226内喷入的锡相结合，并在形变固化后成为第三焊料块280。第四焊球2142在形变固化后成为第四焊料块214。
另外，焊球软化形变后，还会使转接板220的第一表面221与第一电学组件210的第三表面211紧贴，使转接板220的第二表面223与第二电子器件230的第七表面231、第三电子器件240的第八表面241、第四电子器件270的第九表面271紧贴。
S7，在第一电学组件210两侧添加支撑块292。
支撑块292的高度与第一电学组件210的第三表面211平齐，且支撑块292相对于第一电学组件210对称设置。在此，支撑块292可以是圆柱形支撑块292，且支撑块292的直径等于第一通孔222的直径的两倍。支撑块292也可以是横截面（沿第一方向X和第二方向Y的截面）为正方形的长方体，且横截面的边长等于第一通孔222的直径的两倍。
S8，在转接板220的第四通孔228内注入填充胶293，并对填充胶293进行固化。
S9，形成覆盖第二电子器件230的第四表面233、第三电子器件240的第五表面243和第四电子器件270的第十表面273的导热层294，并形成覆盖导热层294的覆铜层295。
其中，覆铜层295为电子器件模组20的屏蔽盖的一部分。
在图31中，未示出第三电子器件240和第四电子器件270，且未示出最右侧的第一焊盘212上的锡膏296。参见图31，在上述电子器件模组20的制备方法中，各器件的尺寸数据如下表1所示。
其中，相邻两个第一焊球2502的中心之间的距离为0.4mm（毫米）。第一焊球2502的直径优选为0.26mm。第一通孔222的直径优选为0.3mm，相邻两个第一通孔222的孔壁的最小间距优选为0.1mm。转接板220内导线的宽度优选为0.015mm。转接板220的厚度优选为0.15mm。
基于此，锡膏296的体积为：。
第一焊球2502为圆球时，第一焊球2502的体积为：。
第一通孔222的体积为：。
在不考虑第一焊盘212和第二焊盘232的体积的情况下，有。其中，/>乘以0.5是由于锡膏296中有一半的助焊剂，且助焊剂在回流组装的过程中会挥发。因此，有：
。
即：。在j等于a的情况下，有：
。/>
化简可得：。
即：。
在d与a的差值小于或等于0.02mm时，第一焊球2502与第一通孔222的孔壁的总间距可以设计为0.02mm。当d-a的差值大于0.02mm时，第一焊球2502与第一通孔222的孔壁的总间距为d-a。
在本申请的其他一些实施例中，上述的步骤S4也可以替换为：在所有的第一通孔222、第二通孔224、第三通孔226内放入预制锡块。预制锡块呈圆柱状。预制锡块的高度为转接板220的厚度的0.2倍至1倍。预制锡块的直径为通孔（包括第一通孔222、第二通孔224、第三通孔226）的直径的0.8倍至0.3倍。其中，第一通孔222、第二通孔224、第三通孔226的直径相同。预制锡块也可以在回流组装中软化，并与焊球结合，不再赘述。
二、在第二种可能的实现方式中，第二电子器件230和第三电子器件240为不同的两个电子器件，且第三电子器件240通过转接板220与第一电学组件210电连接。
图32是本申请实施例提供的又一种电子器件模组20的结构示意图，图33是本申请实施例提供的又一种电子器件模组20的爆炸结构示意图，且图33为图32所示的电子器件模组20的爆炸结构。其中，第一电学组件210可以是笔记本电脑或个人计算机（personalcomputer，PC）中的主板，第二电子器件230可以是笔记本电脑的CPU或SOC，第三电子器件240可以是笔记本电脑的DDR SDRAM。如此，通过该电子器件模组20，可以实现主板与CPU、DDR SDRAM的固定和电连接。
具体来说，如图32和图33所示，在这一可能的实现方式中，第一电学组件210的第三表面211还具有多个第五焊盘216。第一电学组件210的第五焊盘216的个数与第三电子器件240的第三焊盘242的个数相等。每个第五焊盘216均与转接板220的第一表面221焊接，每个第三焊盘242均通过一个第二焊料块260与转接板220的第二表面223焊接。多个第五焊盘216、多个第二焊料块260和多个第三焊盘242一一对应，且每个第五焊盘216通过转接板220内的导线与对应的第二焊料块260电连接。也就是说，每个第五焊盘216均通过转接板220内的导线及第二焊料块260与对应的第三焊盘242电连接，从而实现第一电学组件210和第三电子器件240之间的电连接。在一些可能的实施例中，多个第一通孔222均为导电通孔，第三电子器件240还可以通过转接板220与第二电子器件230电连接。
图34是本申请实施例提供的一种第一焊盘212和第五焊盘216的排布示意图，图35是本申请实施例提供的另一种第二焊盘232的排布示意图。在这一实施例中，第三焊盘242的排布依旧可以如图19所示。参见图34、图35和图19，第一电学组件210具有多个第一焊盘212和多个第五焊盘216，第二电子器件230具有多个第二焊盘232，第三电子器件240具有多个第三焊盘242，且多个第一焊盘212和多个第二焊盘232一一对应，多个第五焊盘216和多个第三焊盘242一一对应。
在这一可能的实现方式中，依旧如图32和图33所示，由于第二电子器件230和第三电子器件240为不同的两个电子器件，因此沿第三方向Z，第二电子器件230和第三电子器件240的厚度可能不同。一般的，第二电子器件230为CPU、第三电子器件240为DDR SDRAM时，第三电子器件240的厚度小于第二电子器件230。
基于此，将第二电子器件230与第一电学组件210之间的多个第一焊料块250设计于多个第一通孔222中，将第三电子器件240的多个第三焊盘242下方的多个第二焊料块260设计于转接板220的第二表面223上，可以减小第二电子器件230和第三电子器件240的高度差，从而有利于电子设备中电子器件的布局。例如，在一些优选的实施例中，通过控制多个第二焊料块260的高度，可以使第二电子器件230的第四表面233和第三电子器件240的第五表面243位于同一平面上，且该平面平行于第一表面221。
下面对这一可能的实现方式中的电子器件模组20进行进一步拓展。
图36是本申请实施例提供的一种电子器件模组20的俯视示意图。如图36所示，电子器件模组20还可以进一步包括第四电子器件270。第四电子器件270与第三电子器件240为相同的电子器件，且第四电子器件270与转接板220的焊接方式、第四电子器件270与第一电学组件210的电连接方式均与第三电子器件240相同。在一些优选的实施例中，第四电子器件270的远离转接板220的第十表面也与第四表面233、第五表面243在同一平面上。
图37是本申请实施例提供的又一种电子器件模组20的结构示意图，图38是本申请实施例提供的又一种电子器件模组20的爆炸结构示意图，且图38为图37所示的电子器件模组20的爆炸结构。如图37和图38所示，在一些实施例中，转接板220的第二表面223包括第四区域2231和第五区域2232。第四区域2231和第五区域2232为相邻的两个区域。其中，第四区域2231是指转接板220的第二表面223用于设置第二电子器件230的区域。也就是说，第二电子器件230的第七表面231和第四区域2231紧贴。第五区域2232是指转接板220的第二表面223用于设置第三电子器件240的区域。也就说，每个第三焊盘242均通过一个第二焊料块260与第五区域2232焊接。其中，转接板220在第五区域2232所在位置的厚度可以不等于转接板220在第四区域2231所在位置的厚度。
例如，在一些可能的实施例中，转接板220在第五区域2232所在位置的厚度可以小于转接板220在第四区域2231所在位置的厚度，从而有利于第二电子器件230的第四表面233和第三电子器件240的第五表面243位于同一平面上。在其他一些可能的实施例中，也可以是转接板220在第五区域2232所在位置的厚度大于转接板220在第四区域2231所在位置的厚度，不再赘述。
图39是本申请实施例提供的另一种电子器件模组20制备过程中的尺寸标注图。下面结合图39，对这一可能的实现方式中，电子器件模组20的制备方法及部分器件尺寸进行说明。
电子器件模组20的制备方法包括如下步骤S1至S5。
S1，设计并制作转接板220。
基于电子器件模组20是否包括第四电子器件270来设计转接板220。在下述描述中，以电子器件模组20不包括第四电子器件270为例继续进行说明。
图40是本申请实施例提供的一种转接板的结构示意图。如图40所示，在一些实施例中，在设计和制作转接板220时，可以在第一表面221具有第一通孔222的区域（对应于第二表面223的第四区域2231）和第一表面221对应多个第五焊盘216的区域（对应于第二表面223的第五区域2232）设计出高度差△h。高度差△h等于第五焊盘216的厚度。在另一些实施例中，转接板220的第一表面221也可以不设有该高度差△h。
S2，将转接板220贴放在第一电学组件210上。
第一电学组件210的第三表面211具有多个第一焊盘212和多个第五焊盘216。在此，将转接板220贴放在第一电学组件210上，并通过转接板220的第一通孔222暴露出多个第一焊盘212，且使多个第五焊盘216均与转接板220电连接。
S3，在所有的第一通孔222内喷入锡膏296或锡。
S4，将第二电子器件230、第三电子器件240贴放在转接板220上。
第二电子器件230的第七表面231具有多个第二焊盘232，每个第二焊盘232上设置有一个第一焊球2502。在此，将第二电子器件230贴放在转接板220上，使多个第二焊盘232上的第一焊球2502一一位于多个第一通孔222内。
第三电子器件240的第八表面241具有多个第三焊盘242，每个第三焊盘242上设置有一个第二焊球2602。在此，将第三电子器件240贴放在转接板220上，使多个第三焊盘242上的第二焊球2602均与转接板220电连接。
S5，对步骤S4所得的模组进行回流组装。
在这一步骤中，通过对步骤S4所得的模组进行回流组装，可以使助焊剂挥发，并使所有的第一焊球2502、第二焊球2602等软化。第一焊球2502软化后会与第一通孔222内喷入的锡相结合，并在形变固化后成为第一焊料块250。第二焊球2602在形变固化后成为第二焊料块260。
一般的，相邻两个第二焊球2602的中心之间的距离为0.8mm。第二焊球2602的直径为3.5mm到4.5mm。
可以理解的，在图34至图36所示的实施例中，第二电子器件230的横截面均呈长方形。在其他一些实施例中，第二电子器件230的横截面也可以呈正方形。
作为一种可能的实现方式，第二电子器件230的横截面为长方形。当第二电子器件230的横截面为长方形时，同一个第二电子器件230中，相邻两个第一焊球2502的中心之间的距离可能存在两种。这种情况下，在上述电子器件模组20的制备方法中，各器件的尺寸数据如下表2所示。
作为另一种可能的实现方式，第二电子器件230的横截面为正方形。当第二电子器件230的横截面为正方形时，同一个第二电子器件230中，相邻两个第一焊球2502的中心之间的距离仅存在一种情况。但不同的两个第二电子器件230中，相邻两个第一焊球2502的中心之间的距离可能不同。下面分为情况1和情况2进行描述。
情况1：第二电子器件230中，相邻两个第一焊球2502的中心之间的距离为1mm。这种情况下，在上述电子器件模组20的制备方法中，各器件的尺寸数据如下表3所示。
情况2：第二电子器件230中，相邻两个第一焊球2502的中心之间的距离为1.27mm。这种情况下，在上述电子器件模组20的制备方法中，各器件的尺寸数据如下表4所示。
图41至图43是本申请实施例提供的三种不同的第二电子器件230的结构示意图。如图41所示，在一些实施例中，第二电子器件230包括载板2301和位于载板2301一个表面的晶圆2302。载板2301的另一个表面用于设置多个第二焊盘232，每个第二焊盘232上用于设置一个第一焊球2502。在一些可能的实施例中，如图42所示，载板2301用于设置晶圆2302的表面还设置有金属盖2303。金属盖2303和载板2301形成一个用于容纳晶圆2302的空腔。在另一些可能的实施例中，如图43所示，载板2301用于设置晶圆2302的表面还设置有金属环2304。金属环2304呈环状，晶圆2302位于金属环2304的环绕范围内。
三、在第三种可能的实现方式中，第二电子器件230与第三电子器件240为相同的两个电子器件，且第三电子器件240直接与第一电学组件210焊接。
图44是本申请实施例提供的又一种电子器件模组20的结构示意图，图45是本申请实施例提供的又一种电子器件模组20的爆炸结构示意图，且图45为图44所示的电子器件模组20的爆炸结构。其中，第一电学组件210可以是SOC，第二电子器件230和第三电子器件240可以是两个DDR SDRAM。
在这一可能的实施例中，相对于现有技术和第一种可能的实现方式，需要增加第一电学组件210的第三表面211的焊盘数量，并对第一电学组件210的第三表面211的所有焊盘进行重新排布。另外，还需要对第二电子器件230的第七表面231的所有焊盘（即所有的第二焊盘232）、第三电子器件240的第八表面241的所有焊盘（即所有的第三焊盘242）进行重新排布。
具体来说，图46是本申请实施例提供的一种第一电学组件210的焊盘排布对比图。图46中的（a）图为相关技术中第一电学组件142的第三表面的焊盘排布图，也即相关技术中的图7。图46中的（b）图为本申请实施例提供的一种第一电学组件210的第三表面211的焊盘排布图。参见图46中的（a）图可知，在相关技术中，第一电学组件142的第三表面具有496个焊盘。为便于描述，将这496个焊盘均称为第一焊盘1422。496个第一焊盘1422均用于与一个第二电子器件230连接。在图46中的（b）图中，用虚线示出的焊盘为原有的焊盘，用实线示出的焊盘为新增的焊盘。参见图46中的（b）图可知，这一可能的实现方式在相关技术的基础上，在原本的焊盘外围的上下各新增了两行焊盘，在原本焊盘外围的左右各新增了三列焊盘，在原本的焊盘内围的上下各新增了四列焊盘，在原本的焊盘内围的左右各新增了三列又四个焊盘。如此，新增的焊盘数量也为496个。也就是说，在图46中的（b）图中第一电学组件210的第三表面211共具有992个焊盘。可以理解的是，在这一可能的实现方式中，第一电学组件210的第三表面211的大小和形状相对于现有技术不发生变化。
在此，还对第一电学组件210的第三表面211的992个焊盘进行重新排布，将这992个焊盘分为496个第一焊盘212和496个第五焊盘216。其中，所有的第一焊盘212均用于与第二电子器件230连接，所有的第五焊盘216均用于与第三电子器件240连接。在一些具体的实施例中，如图46中的（b）图所示，可以将第三表面211等分为左右两部分，第一焊盘212位于第三表面211的左半部分，第五焊盘216位于第三表面211的右半部分。可以理解的，在图46的（b）图中，采用沿第二方向Y延伸的划分线对第三表面211进行了划分。划分线为实线。该划分线仅用于标识第一焊盘212和第五焊盘216的位置，事实上，在第一电学组件210的第三表面211可以不存在该划分线。
图47是本申请实施例提供的一种第二焊盘232的排布示意图。如图47所示，第二电子器件230的第七表面231具有496个第二焊盘232。在此，对所有的第二焊盘232进行了重新排布，以使多个第二焊盘232与多个第一焊盘212在位置上一一对应，从而使一个第一焊盘212和与之对应的第二焊盘232之间能够通过一个第一焊料块250焊接。应当理解的是，在这一可能的实现方式中，仅改变了第二焊盘232的排布方式，第二电子器件230的内部电路是不发生变化的。因此，第二电子器件230的第七表面231的大小和形状也不发生变化。
图48是本申请实施例提供的一种第三焊盘242的排布示意图。如图48所示，第三电子器件240与第二电子器件230是相同的两个电子器件，因此第三电子器件240的第八表面241上第三焊盘242的排布方式与第二焊盘232的排布方式完全相同。在此，多个第三焊盘242与多个第五焊盘216一一对应，从而使一个第五焊盘216和与之对应的第三焊盘242之间能够通过一个第二焊料块260焊接。
如图47及图48所示，在这一可能的实现方式中，多个第二焊盘232靠近第七表面231的一个边缘排布，多个第三焊盘242靠近第八表面241的一个边缘排布，从而使多个第一焊盘212与多个第二焊盘232一一对应焊接时，多个第五焊盘216也能够与多个第三焊盘242一一对应焊接。
仍旧如图44和图45所示，在这一可能的实现方式中，转接板220具有多个第一通孔222。多个第一焊料块250一一位于多个第一通孔222内。转接板220还具有多个第二通孔224，多个第二焊料块260一一位于多个第二通孔224内。在此，当第一焊盘212的个数等于第二焊盘232的个数，且第五焊盘216的个数等于第三焊盘242的个数时，多个第一通孔222和多个第二通孔224不需要导电。这种情况下，多个第一通孔222和多个第二通孔224可以均为不导电通孔。此时，转接板220主要起承载第二电子器件230和第三电子器件240的作用。基于此，转接板220的大小可以设置为：使第二电子器件230和第三电子器件240沿第三方向Z的反方向的投影均位于第二表面223内。
可以理解的，在其他一些实施例中，第五焊盘216的个数也可以少于第三焊盘242的个数。这种情况下，多出的第三焊盘242可以通过第二焊料块260、导电的第二通孔224、转接板220、导电的第一通孔222、第一焊料块250与对应的第二焊盘232、第一焊盘212电连接在一起，从而实现该第一焊盘212的共用。作为一种可能的实现方式，共用的第一焊盘212为地线端或电源端。
在一些具体的实施例中，如图46中的（b）图所示，多个第一焊盘212和多个第五焊盘216的排布方式为：多个第一焊盘212和多个第五焊盘216一一对应，且相对应的第一焊盘212和第五焊盘216具有相同功能，且相对应的第一焊盘212和第五焊盘216关于第一电学组件210的中心对称。在此，“相对应的第一焊盘212和第五焊盘216具有相同功能”是指：相对应的第一焊盘212和第五焊盘216在第一电学组件210内连接至同一信号线。例如，若一个第一焊盘212为接地端，则对应的第五焊盘216也为接地端；若一个第一焊盘212为电源端，则对应的第五焊盘216也为电源端；若一个第一焊盘212为信号端，则对应的第五焊盘216为相同信号的信号端。
下面对这一可能的实现方式中的电子器件模组20进行进一步拓展。
图49是本申请实施例提供的另一种第一焊盘212和第五焊盘216的排布示意图。如图49所示，在一些实施例中，多个第一焊盘212中可以包括一个第一子焊盘2122、一个第二子焊盘2124和其他多个子焊盘（图中未标注）。其中，第一子焊盘2122和第二子焊盘2124的面积均大于多个第一焊盘212中的其他多个子焊盘中的任意一个子焊盘的面积。同样的，多个第五焊盘216可以包括一个第三子焊盘2162、一个第四子焊盘2164和其他多个子焊盘（图中未标注）。其中，第三子焊盘2162和第四子焊盘2164的面积均大于多个第五焊盘216中的其他多个子焊盘中的任意一个子焊盘的面积。
例如，在图49所示的实施例中，第一子焊盘2122、第二子焊盘2124、第三子焊盘2162、第四子焊盘2164均为矩形焊盘，且占用两个其他子焊盘所占用的位置。这种情况下，如图49所示，需要在焊盘内围将第一焊盘212和第五焊盘216的个数补足，以满足第一焊盘212、第五焊盘216的个数均为496个的要求。在其他一些实施例中，第一子焊盘2122、第二子焊盘2124、第三子焊盘2162、第四子焊盘2164也可以呈椭圆形或其他规则图形，在此不做赘述。
进一步的，第一子焊盘2122和第四子焊盘2164之间的间距等于预设长度，且第二子焊盘2124和第三子焊盘2162之间的间距等于预设长度。多个第一焊盘212中的其他多个子焊盘中的任意一个子焊盘与多个第五焊盘216中的其他多个子焊盘中的任意一个子焊盘之间的间距均小于预设长度。也就是说，第一子焊盘2122、第二子焊盘2124、第三子焊盘2162、第四子焊盘2164位于第一电学组件210的第三表面211的所有焊盘的四角，且第一子焊盘2122和第四子焊盘2164为对应的两个子焊盘，关于第一电学组件210的中心对称；第二子焊盘2124和第三子焊盘2162为对应的两个子焊盘，关于第一电学组件210的中心对称。
图50是本申请实施例提供的又一种第二焊盘232的排布示意图。如图50所示，在第一焊盘212包括大面积的第一子焊盘2122、第二子焊盘2124的情况下，还需要对第二焊盘232进行同样的设计，从而一方面使多个第二焊盘232与多个第一焊盘212在位置上一一对应；另一方面将第一子焊盘2122、第二子焊盘2124对应的第二焊盘232设计成与之相同的形状，有利于焊接面积的增加，提升焊接强度。图51是本申请实施例提供的又一种第三焊盘242的排布示意图。如图51所示，在第五焊盘216包括大面积的第三子焊盘2162、第四子焊盘2164的情况下，还需要对第三焊盘242进行同样的设计，不再赘述。
在一些实施例中，如图52所示，电子器件模组20还包括导热层294和覆铜层295。其中，覆铜层295可以是相关技术中的屏蔽盖146，也可以是用于代替屏蔽盖146的铜箔。导热层294用于代替相关技术中的第一导热层144，位于第二电子器件230与覆铜层295之间，且位于第三电子器件240与覆铜层295之间。也就是说，导热层294覆盖第二电子器件230的第四表面233，且覆盖第三电子器件240的第五表面243。覆铜层295覆盖导热层294。
在一些实施例中，如图52所示，可以对转接板220进行开孔设计，以暴露出第一电学组件210的第三表面211的中心。这里的“第三表面211的中心”不设有第一焊盘212和第五焊盘216。电子器件模组20还可以包括导热件297。导热件297的第一端通过转接板220的开孔与所暴露出的第三表面211相接，导热件297的第二端与导热层294相接。导热件297用于将第一电学组件210工作时产生的热量传递至导热层294，从而实现第一电学组件210的散热。
在一些实施例中，如图52所示，第一电学组件210可以通过多个第四焊料块214焊接在电路板291上。第一电学组件210安装于电路板291时，位于电路板291和转接板220之间。
以上所述实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围，均应包含在本申请的保护范围之内。

Claims (7)

1.一种电子器件模组，应用于电子设备，其特征在于，所述电子器件模组包括：第一电学组件、转接板、第二电子器件和第三电子器件；
所述转接板具有相对的第一表面和第二表面，所述第一电学组件位于所述第一表面，所述第二电子器件、所述第三电子器件均位于所述第二表面；
所述第一电学组件具有多个第一焊盘，所述第二电子器件具有多个第二焊盘，所述多个第一焊盘和所述多个第二焊盘之间通过多个第一焊料块焊接；所述转接板具有多个第一通孔，所述多个第一焊料块一一位于所述多个第一通孔内；
所述第三电子器件具有多个第三焊盘，所述多个第三焊盘和所述第二表面之间通过多个第二焊料块焊接，且所述多个第三焊盘均与所述第一电学组件电连接；其中，所述第二电子器件和所述第三电子器件为不同的两个电子器件，且沿预设方向，所述第三电子器件的高度小于所述第二电子器件，所述预设方向垂直于所述第一表面；所述第二电子器件具有远离所述转接板的第四表面，所述第三电子器件具有远离所述转接板的第五表面；所述第四表面和所述第五表面位于同一平面上。
2.如权利要求1所述的电子器件模组，其特征在于，所述第二表面包括相邻的第四区域和第五区域；
所述第二电子器件位于所述第四区域，所述多个第三焊盘和所述第五区域之间通过所述多个第二焊料块焊接；
所述转接板在所述第五区域所在位置的厚度小于所述转接板在所述第四区域所在位置的厚度。
3.如权利要求1所述的电子器件模组，其特征在于，所述第一电学组件包括主板，所述第二电子器件包括中央处理器，所述第三电子器件包括存储器。
4.如权利要求1至3任意一项所述的电子器件模组，其特征在于，所述第二电子器件还包括载板和晶圆；
所述晶圆位于所述载板的一个表面，所述多个第二焊盘位于所述载板的另一个表面。
5.如权利要求4所述的电子器件模组，其特征在于，所述第二电子器件还包括金属盖；
所述金属盖与所述晶圆设置于所述载板的同一表面，且所述金属盖与所述载板围合形成一个空腔，所述晶圆位于所述空腔内。
6.如权利要求4所述的电子器件模组，其特征在于，所述第二电子器件还包括金属环；
所述金属环与所述晶圆设置于所述载板的同一表面，所述金属环呈环状，且所述晶圆位于所述金属环的环绕范围内。
7.一种电子设备，其特征在于，包括如权利要求1至6任意一项所述的电子器件模组。
CN202311766787.8A 2023-12-21 2023-12-21 电子器件模组及电子设备 Active CN117457642B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311766787.8A CN117457642B (zh) 2023-12-21 2023-12-21 电子器件模组及电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311766787.8A CN117457642B (zh) 2023-12-21 2023-12-21 电子器件模组及电子设备

Publications (2)

Publication Number Publication Date
CN117457642A CN117457642A (zh) 2024-01-26
CN117457642B true CN117457642B (zh) 2024-05-24

Family

ID=89584023

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311766787.8A Active CN117457642B (zh) 2023-12-21 2023-12-21 电子器件模组及电子设备

Country Status (1)

Country Link
CN (1) CN117457642B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6875921B1 (en) * 2003-10-31 2005-04-05 Xilinx, Inc. Capacitive interposer
CN106449541A (zh) * 2015-08-13 2017-02-22 三星电子株式会社 半导体封装件
CN211062704U (zh) * 2019-12-18 2020-07-21 青岛歌尔智能传感器有限公司 芯片模组和电子设备
CN113725096A (zh) * 2020-03-27 2021-11-30 矽磐微电子(重庆)有限公司 半导体封装方法及半导体封装结构
CN113725090A (zh) * 2020-03-27 2021-11-30 矽磐微电子(重庆)有限公司 半导体封装方法
CN216902897U (zh) * 2022-02-15 2022-07-05 甬矽半导体(宁波)有限公司 半导体封装结构
CN114980496A (zh) * 2021-02-19 2022-08-30 华为技术有限公司 一种电路板组件、电子设备和电路板组件的加工方法
CN219107753U (zh) * 2022-09-29 2023-05-30 荣耀终端有限公司 电路板组件及电子设备

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10516381B2 (en) * 2017-12-29 2019-12-24 Texas Instruments Incorporated 3D-printed protective shell structures for stress sensitive circuits
CN116487271A (zh) * 2022-01-14 2023-07-25 星科金朋私人有限公司 半导体器件及其制造方法
CN117038588A (zh) * 2022-04-29 2023-11-10 中芯国际集成电路制造(上海)有限公司 封装结构以及封装方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6875921B1 (en) * 2003-10-31 2005-04-05 Xilinx, Inc. Capacitive interposer
CN106449541A (zh) * 2015-08-13 2017-02-22 三星电子株式会社 半导体封装件
CN211062704U (zh) * 2019-12-18 2020-07-21 青岛歌尔智能传感器有限公司 芯片模组和电子设备
CN113725096A (zh) * 2020-03-27 2021-11-30 矽磐微电子(重庆)有限公司 半导体封装方法及半导体封装结构
CN113725090A (zh) * 2020-03-27 2021-11-30 矽磐微电子(重庆)有限公司 半导体封装方法
CN114980496A (zh) * 2021-02-19 2022-08-30 华为技术有限公司 一种电路板组件、电子设备和电路板组件的加工方法
CN216902897U (zh) * 2022-02-15 2022-07-05 甬矽半导体(宁波)有限公司 半导体封装结构
CN219107753U (zh) * 2022-09-29 2023-05-30 荣耀终端有限公司 电路板组件及电子设备

Also Published As

Publication number Publication date
CN117457642A (zh) 2024-01-26

Similar Documents

Publication Publication Date Title
JP6434540B2 (ja) ポータブル電子デバイスのシステムインパッケージアセンブリのためのサーマルソリューション
TWI529827B (zh) 具有封裝堆疊之積體電路封裝系統及其製造方法
CN211879369U (zh) 芯片封装结构及电子设备
JP5970564B2 (ja) 三次元的な、複数の受動部品による構造
US20150022985A1 (en) Device-embedded package substrate and semiconductor package including the same
US20070076391A1 (en) Chip embedded packaging structure
US9119320B2 (en) System in package assembly
TWI468086B (zh) 電子裝置、系統級封裝模組及系統級封裝模組的製造方法
US20170287796A1 (en) Electronic component package
US10332821B2 (en) Partially molded direct chip attach package structures for connectivity module solutions
KR20140130916A (ko) Ｅｍｉ 차폐기능과 방열 기능을 가지는 반도체 패키지
EP4236642A1 (en) Heat dissipation apparatus and electronic device
AU2017403198B2 (en) Mainboard for consumer electronic product, and terminal
CN117457642B (zh) 电子器件模组及电子设备
CN114464585B (zh) 一种半导体基板、半导体器件、集成电路系统和电子设备
KR20200055982A (ko) 인터포저와 이를 포함하는 패키지 구조물
CN212519571U (zh) 印制电路板组件和终端
CN114068332A (zh) 系统级封装结构及其制作方法和电子设备
CN218827121U (zh) 封装结构及电子设备
CN113015324B (zh) 电路板组件、电子设备、加工电路板组件的方法
CN220400584U (zh) 芯片封装基板、芯片封装结构和芯片模组
CN219811487U (zh) 封装模组、板对板连接结构及电子设备
CN213586428U (zh) 电路板组件和电子设备
CN211529933U (zh) Sip封装组件及其芯片
JP3932907B2 (ja) モジュール基板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant