CN114068332A - 系统级封装结构及其制作方法和电子设备 - Google Patents

系统级封装结构及其制作方法和电子设备 Download PDF

Info

Publication number
CN114068332A
CN114068332A CN202010750420.7A CN202010750420A CN114068332A CN 114068332 A CN114068332 A CN 114068332A CN 202010750420 A CN202010750420 A CN 202010750420A CN 114068332 A CN114068332 A CN 114068332A
Authority
CN
China
Prior art keywords
conductive
substrate
template
package structure
array
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010750420.7A
Other languages
English (en)
Inventor
马会财
佘勇
肖甜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Priority to CN202010750420.7A priority Critical patent/CN114068332A/zh
Priority to PCT/CN2021/108316 priority patent/WO2022022431A1/zh
Publication of CN114068332A publication Critical patent/CN114068332A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

本申请涉及半导体封装技术领域，尤其涉及一种系统级封装结构及其制作方法和电子设备。本申请的系统级封装结构的制作方法，包括以下步骤：提供模板，所述模板开设有通孔；将导电材料填充于所述通孔内；提供基板，所述基板设置有焊盘；经烧结的所述导电材料形成导电柱，所述导电柱的一端与所述焊盘电连接。本申请的制作方法工艺流程简单，高效、可靠，成本较低，易于进行推广应用，本申请能够缓解现有的封装方法存在的成本高、效率低、操作复杂等问题。

Description

系统级封装结构及其制作方法和电子设备
技术领域
本申请涉及半导体封装技术领域，尤其涉及一种系统级封装结构及其制作方法和电子设备。
背景技术
近年来，随着集成电路技术的不断演进与发展，集成功能越来越多，电子产品越来越向小型化、智能化、高性能以及高可靠性发展。而集成电路封装不仅影响着集成电路、电子模块甚至整机的性能，而且还制约着整个电子系统的小型化、低成本化和可靠性。其中，系统级封装(System In a Package，SiP)技术使电子元件的集成度越来越高，其可将大量的电子器件，如多个具有不同功能的有源电子元件与可选无源器件组装到一起，实现一定功能的单个标准封装件，形成一个系统或子系统。系统级封装模块具有微型体积、低耗电等特点，可广泛应用于无线通信模块、便携式通讯产品等领域中。
现有的系统级封装模块中，例如双面系统级封装模块，需要通过某种转接方案将基板的信号引出到模组外进行通信。现有的将基板的信号引出到模组外进行通信的方式包括：通过在转接板(Frame board，FB)的双面设置焊球，其中一个焊球连接到基板内叠层电路，另一个焊球与外部电路实现互连；或者，在基板上植球，通过该植球部分与外部电路实现互连；或者，在基板上电镀铜柱，通过在该铜柱露出端子植球与外部电路实现互连；或者，用激光或机械加工的方式生成铜柱阵列等方式与外部电路实现互连。然而，现有的这些方法还存在工艺复杂、效率低或成本高等问题，有待于进一步改进。
发明内容
本申请的目的在于提供一种系统级封装结构及其制作方法和电子设备，工艺流程简单，高效、可靠，成本较低，易于进行推广应用。
根据本申请的第一方面，提供一种系统级封装结构的制作方法，包括以下步骤：提供模板，所述模板开设有通孔；将导电材料填充于所述通孔内；提供基板，所述基板设置有焊盘；经烧结的所述导电材料形成导电柱，所述导电柱的一端与所述焊盘电连接。
该系统级封装结构的制作方法，通过使用带有通孔的模板，即使用模板法，烧结制作导电柱，并使导电柱的一端与基板上的焊盘电连接，从而在基板的焊盘上形成导电柱，具有工艺简单，高效、可靠，成本较低等特点，能够缓解现有的系统级封装结构的制作方法存在的工艺复杂、效率较低、成本较高或较难应用于导电柱之间的间距较小等场景的问题。
在一种可能的实现方式中，经烧结的所述导电材料形成导电柱，所述导电柱的一端与所述焊盘电连接包括：将填充有所述导电材料的所述模板转移到所述基板上，使所述通孔与所述焊盘相对应；然后进行烧结，使所述导电材料形成所述导电柱，所述导电柱的一端与所述焊盘电连接；去除所述模板。
在一种可能的实现方式中，经烧结的所述导电材料形成导电柱，所述导电柱的一端与所述焊盘电连接包括：将填充有所述导电材料的所述模板进行烧结，使所述导电材料形成所述导电柱；将带有所述导电柱的所述模板转移到所述基板上，使所述通孔与所述焊盘相对应，并使所述导电柱的一端与所述焊盘电连接；去除所述模板。
在一种可能的实现方式中，经烧结的所述导电材料形成导电柱，所述导电柱的一端与所述焊盘电连接包括：将填充有所述导电材料的所述模板转移到所述基板上，使所述通孔与所述焊盘相对应；去除所述模板；然后进行烧结，使所述导电材料形成所述导电柱，所述导电柱的一端与所述焊盘电连接。
上述不同的制作流程，可以根据实际需求或实际情况而选择性的设定，简化了操作，使得该系统级封装结构的制作方法工艺步骤少、灵活性好、适应性强。
在一种可能的实现方式中，将导电材料填充于所述通孔内包括：先将所述模板设置于转移载板上，而后再将所述导电材料填充于所述通孔内。
在一种可能的实现方式中，采用印刷的方式，将所述导电材料填充于所述通孔内。
在一种可能的实现方式中，所述焊盘包括多个焊盘，所述多个焊盘形成焊盘阵列，所述通孔包括多个通孔，所述多个通孔形成通孔阵列，所述导电柱包括多个导电柱，所述多个导电柱形成导电柱阵列；所述通孔阵列与所述焊盘阵列相对应配置，以使所形成的所述导电柱阵列与所述焊盘阵列相对应电连接。由此，有助于实现更高的集成度，适应性强，利于使用模板法制作导电柱阵列。
在一种可能的实现方式中，所述基板包括相对设置的第一表面和第二表面；在所述基板的所述第一表面安装有一个或多个电子元件，在所述基板的所述第二表面安装有一个或多个电子元件；在所述基板的所述第一表面和/或所述第二表面设置有所述焊盘。通过在封装基板的双面安装一个或多个电子元件，能够提高系统级封装芯片的集成度，双面重复利用封装基板面积，实现更高的集成度，同时获得更加可靠的互连。
在一种可能的实现方式中，所述导电柱包括金属柱、非金属柱或由金属材料和非金属材料复合而成的复合柱。示例性的，其中，金属柱可以是焊锡柱、铜柱、银柱等，非金属柱可以是碳素材料柱等。通过该导电柱有助于实现双面系统级封装结构与外界的电、信号互连。
在一种可能的实现方式中，所述导电材料包括金属材料、碳素材料或高分子材料中的一种或多种。也就是，该导电材料可以为金属材料，也可以为非金属材料，也可以为金属材料和非金属材料的混合材料，其中的非金属材料可以为碳素材料、高分子材料等。进一步，碳素材料可以为石墨、石墨烯、碳纳米管(CNT)、碳纤维等碳素材料。
所述导电材料的形态包括粉末或膏体。
可选的，该导电材料可以为铜粉、银粉、铝粉、焊锡膏、纳米铜膏、纳米银膏等。采用这几种导电材料，具有来源广泛，实用性强，容易烧结成导电柱，导电率较高，能够满足所需的导电、信号传输等需求。
在一种可能的实现方式中，所述通孔的开口尺寸范围为10μm-1mm，进一步可以为50μm-1mm，进一步可以为100μm-0.9mm，进一步可以为200μm-0.8mm。
所述通孔包括多个通孔，相邻两个所述通孔之间的间距范围为10μm-1mm，进一步可以为50μm-1mm，进一步可以为100μm-0.9mm，进一步可以为500μm-0.8mm。
在一种可能的实现方式中，所述模板的厚度范围为10μm-1mm，进一步可以为50μm-1mm，进一步可以为100μm-0.9mm，进一步可以为500μm-0.8mm。
在一种可能的实现方式中，所述烧结的温度为100℃-280℃，进一步可以为150℃-280℃，进一步可以为160℃-260℃，进一步可以为180℃-240℃。
在一种可能的实现方式中，在所述经烧结的所述导电材料形成导电柱，所述导电柱的一端与所述焊盘电连接之后，所述方法还包括：对带有所述导电柱的所述基板进行塑封，形成塑封层；将与所述导电柱相对应的部分所述塑封层去除，使所述导电柱露出。
在一种可能的实现方式中，在所述将与所述导电柱相对应的部分所述塑封层去除，使所述导电柱露出之后，所述方法还包括：在所述导电柱上植球。
根据本申请的第二方面，提供一种系统级封装结构，包括：
基板，所述基板设置有焊盘；导电柱，所述导电柱的一端与焊盘电连接，所述导电柱的另一端用于与外部电路电连接；其中，所述导电柱经由对导电材料烧结而形成，所述导电材料填充于模板的通孔内，所述模板的所述通孔与所述焊盘相对应布置。
如前述第一方面关于系统级封装结构的制作方法的阐述，该系统级封装结构与前述系统级封装结构的制作方法是基于同一发明构思的，因而至少具有与前述系统级封装结构的制作方法所描述的所有特征和优势，通过该系统级封装结构的制作方法所得到的系统级封装结构具有性能可靠、成本低的效果，在此不再详细描述。
在一种可能的实现方式中，所述基板包括相对设置的第一表面和第二表面；所述第一表面安装有一个或多个电子元件，所述第二表面安装有一个或多个电子元件；所述第一表面和/或所述第二表面设置有所述焊盘。
在一种可能的实现方式中，所述焊盘包括多个焊盘，所述多个焊盘形成焊盘阵列，所述导电柱包括多个导电柱，所述多个导电柱形成导电柱阵列；所述导电柱阵列与所述焊盘阵列相对应电连接。
在一种可能的实现方式中，所述导电柱包括金属柱、非金属柱或由金属材料和非金属材料复合而成的复合柱。
在一种可能的实现方式中，所述导电柱的直径范围为10μm-1mm，进一步可以为50μm-1mm，进一步可以为100μm-0.9mm，进一步可以为200μm-0.8mm。
所述导电柱包括多个导电柱，相邻两个所述导电柱之间的间距范围为10μm-1mm，进一步可以为50μm-1mm，进一步可以为100μm-0.9mm，进一步可以为500μm-0.8mm。
在一种可能的实现方式中，所述导电柱的高度范围为10μm-1mm，进一步可以为50μm-1mm，进一步可以为100μm-0.9mm，进一步可以为500μm-0.8mm。
在一种可能的实现方式中，所述系统级封装结构还包括包封在所述基板外部的塑封层，所述导电柱露在所述塑封层的外部。
在一种可能的实现方式中，所述系统级封装结构还包括设置在所述导电柱上的焊球。
根据本申请的第三方面，提供一种电子设备，包括由前述的制作方法制作而成的系统级封装结构或前述系统级封装结构。
如前述第一方面关于系统级封装结构的制作方法和第二方面关于系统级封装结构的阐述，该电子设备与前述系统级封装结构及其制作方法是基于同一发明构思的，因而至少具有与前述系统级封装结构及其制作方法所描述的所有特征和优势，在此不再详细描述。
本申请提供的技术方案可以达到以下有益效果：
本申请提供的系统级封装结构及其制作方法，在封装过程中使用了带有通孔的模板，将导电材料填充在该通孔内，对该导电材料进行烧结以形成导电柱，该导电柱的一端电连接在基板的焊盘上，进而可以在基板上形成导电柱，将基板信号引出。其通过模板法使用导电材料在基板上形成导电柱，用以将基板信号引出，能够缓解现有的基板电镀铜柱时间长、效率低的问题，能够缓解现有的模塑通孔(TMV)法无法实现高深宽比、小间距的导电柱阵列和激光成本高的问题，能够缓解现有的转接板(FB)法存在的界面容易分层问题，是一种高效、低成本、高可靠性，能够实现高深宽比、小间距的导电柱阵列的双面系统级封装结构制作方法。
因此，包含本申请系统级封装结构的电子设备，至少具有与上述系统级封装结构及其制作方法相同的优势，在此不再赘述。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性的，并不能限制本申请。
附图说明
为了更清楚地说明本申请实施例的技术方案，下面将对本申请实施例中所需要使用的附图作简单地介绍，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本申请示例性的一种实施方式提供的电子设备结构示意图；
图2为本申请示例性的一种实施方式提供的系统级封装结构的制作方法流程示意图；
图3为本申请示例性的一种实施方式提供的基板结构示意图；
图4为本申请示例性的一种实施方式提供的设置有导电柱阵列的基板结构示意图；
图5为本申请示例性的一种实施方式提供的模板结构示意图；
图6为本申请示例性的另一种实施方式提供的模板结构示意图；
图7为本申请示例性的另一种实施方式提供的模板结构示意图；
图8为本申请示例性的另一种实施方式提供的系统级封装结构的制作方法流程示意图；
图9为本申请实施例1提供的系统级封装结构的制作方法流程示意图；
图10为本申请实施例提供的系统级封装结构的示意图；
图11为对比例1提供的系统级封装结构的示意图；图11(a)中，系统级封装结构中的导电柱为凸台结构，图11(b)中，系统级封装结构中的导电柱为鼓形结构；
图12为对比例2提供的系统级封装结构的示意图；
图13为本申请实施例2提供的系统级封装结构的制作方法流程示意图；
图14为本申请实施例3提供的系统级封装结构的制作方法流程示意图；
图15为本申请实施例4提供的系统级封装结构的示意图。
其中，附图标记说明如下：
1-壳体；
2-系统级封装结构；
3-电池；
4-基板；401-第一表面；402-第二表面；
5-电子元件；
6-焊盘；
7-模板；
8-通孔；
9-导电柱；
10-焊球；
11-第一封装体；
12-第二封装体。
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本申请的实施例，并与说明书一起用于解释本申请的原理。
具体实施方式
为了更好的理解本申请的技术方案，下面结合附图对本申请实施例进行详细描述。应当理解，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。
除非另有定义或说明，本文中所用的专业与科学术语与本领域熟练人员所熟悉的意义相同。
为了提高电子产品性能，集成电路(Integrated circuit，IC)器件的集成度和印刷电路板(PCB)上器件和电路的集成度不断提高，其中，系统级封装(SiP)是一种器件高密度集成封装的趋势，可广泛应用于电子产品的中央处理器、存储、通信、电源管理和充电等模块系统集成芯片。目前，SiP正在从单面向双面发展，双面SiP需通过某种转接方案将基板的信号引出到模组外进行通信。例如，现有技术通过双面SiP中的转接板、模塑穿孔、铜柱或焊球或者导电结构件转接方案将双面SiP的信号从主基板引出到模组的底面。具体地，现有技术中，将基板的信号引出到模组外进行通信的方式主要包括以下几种：
a)在转接板的两侧表面设置焊球，通过将转接板的一侧面的焊球焊接在基板上，信号通过该焊球到传递基板内叠层电路，然后，通过转接板的另一侧面的焊球实现与外部电路(其他或相邻模组)互连。但是，该方案存在的不足之处在于，转接板方案占用面积较大，工艺复杂，转接板与主板之间在后续回流过程中会由于局部变形不匹配发生环氧树脂塑封料(Epoxy molding compound，EMC)/基板界面分层，此外，还存在焊料连锡风险高的问题。
b)首先在基板上植球，然后塑封，通过平磨塑封层漏出植球部分实现与外部电路互连。但是，该方案存在的不足之处在于，在基板背面先植焊球方案，无法满足I/O(输入/输出)端子数量多、间距小的需求。
c)在基板上电镀铜柱，然后塑封，通过平磨塑封层漏出铜柱部分，在铜柱漏出端子植球实现与外部电路互连。但是，该方案存在的不足之处在于，在基板上电镀铜柱的方案，电镀铜柱的时间随铜柱高度增加而增加，当铜柱高度超过200μm，电镀时间大于3小时，效率较低，成本较高，此外，该方案很难实现较厚的模组互连。
d)预先用激光或者机械加工的方式生成铜柱阵列，铜柱阵列一端固定在框架上，然后将铜柱阵列的另一端焊接在基板上，然后塑封，通过平磨塑封层去掉框架部分漏出铜柱阵列的一端，并在这一端子上植球实现与外部电路互连。但是，该方案存在的不足之处在于，在基板上表面贴装(Surface mounting technique，SMT)铜柱方案中，首先要用机械加工或激光加工方式制作带框架的铜柱，当铜柱阵列间距减小、数量增加的情况下，机械和激光加工难度大，制作时间长，效率低，成本较高。
e)首先对双面SiP进行塑封，然后在SiP背面用激光方法形成孔阵列，即模塑通孔(Through molding via，TMV)，在通孔内填充焊球实现互连引出端子(I/O端子)。但是，该方案存在的不足之处在于，TMV方案无法实现厚度较大、(铜柱阵列)间距较小的应用，且成本较高；此外，TMV方案用激光在塑封层上打孔，效率低，成本高。
鉴于此，为了克服现有技术的不完善，本申请实施例的技术方案提供一种系统级封装及其制作方法和电子设备，以期能够缓解现有的系统级封装结构的制作方法存在的工艺复杂、效率较低、成本较高或较难应用于金属柱如铜柱之间的间距较小等场景的问题，提供一种可快速、高效、适用于高深宽比、小间距的金属柱引出I/O方案的系统级封装结构的制作方法。
在一种具体实施例中，下面通过具体的实施例并结合附图对本申请的系统级封装及其制作方法和包含该系统级封装结构的电子设备做进一步的详细描述。
为了方便理解本申请实施例提供的系统级封装结构及其制作方法，下面首先说明一下其应用场景，该系统级封装结构可以应用于电子设备。具体地，电子设备可以包括但不限于手机、平板电脑、笔记本电脑、车载电脑、显示屏设备(如电视)、可穿戴设备如穿戴手表、智能手环、智能眼镜、头戴式显示器等，还有增强现实(Augmented Reality，AR)设备、虚拟现实(Virtual Reality，VR)设备、个人数字助理(Personal Digital Assistant，PDA)、智能家居产品等。另外，本申请的电子设备不限于上述设备，而是可以包括新开发的电子设备。本申请实施例对于上述电子设备的具体形式不作特殊限制。
作为示例而非限定，在本申请实施例中，该电子设备可以为手机、可穿戴设备、电脑、车载电脑等。本申请实施例提供的系统级封装结构可以用于手机、可穿戴设备、电脑、车载电脑等射频天线模块、电源管理模块、充电模块小型化和一体式封装模块等。
为了方便描述，本申请实施例以手机为上述电子设备为例对所述电子设备做具体阐述。然而，本领域技术人员将理解，本发明的原理可以在任何适当布置的电子设备中实现。此外，为了清楚和简洁，可以省略对公知功能和结构的描述。
具体地，请参考附图1所示，本申请在一些实施例中提供一种电子设备，该电子设备包括壳体1和设置于壳体1内的系统级封装结构2和电池3。在该电子设备的壳体1内可以设置一个或多个系统级封装结构2。其中，系统级封装结构2可以为双面系统级封装结构。该系统级封装结构2可以应用于电子设备品的中央处理器、存储、通信、电源管理、显示模组和充电等模块系统集成芯片。该双面系统级封装结构2的具体结构及制作方法将在下文结合图2-图15进行详细描述，在此暂不详述。
为了进一步提高系统级封装芯片的集成度，通过在封装基板的双面安装一个或多个电子元件(电子元器件)，其中电子元件包括有源元件和/或无源元件，双面重复利用封装基板面积，实现更高的集成度，同时获得更加可靠的互连。
需要指出的是，本申请实施例对于双面系统级封装结构2在电子设备中的具体位置或与其他器件的连接等不作限定，其可以是具有多种设置形式的。示例性的，双面系统级封装结构2可以设置于电池3的上方，或者也可以设置于电池3的下方，或者也可以与其他的器件相邻设置。
还需说明的是，本申请实施例示意的结构并不构成对电子设备的具体限定。在本申请另一些实施例中，电子设备可以包括比图示更多或更少的部件，或者组合某些部件，或者拆分某些部件，或者不同的部件布置。例如电子设备还可以包括摄像头等器件。
在一些实施例中，该电子设备包括显示屏，壳体和显示屏可以固定连接，壳体和显示屏可以形成密封空间，以容纳系统级封装结构、电池等器件。
具体地，显示屏可以为有机发光二极管显示器(OrganicLight-Emitting Diode，OLED)、液晶显示器(Liquid Crystal Display，LCD)等显示器件，但并不限于此，还可以采用其它方式。应当理解的是，显示屏可以包括显示器和触控器件，显示器用于向用户输出显示内容，触控器件用于接收用户在显示屏上输入的触摸事件。本申请实施例中，对显示屏的结构和材质不作限定。
本领域技术人员理解，为了向用户提供所需的功能，电子设备可包括布置在设备内部的若干器件，本申请对此也不作特殊限制，本领域技术人员可以根据实际需求对各器件的位置或具体结构等进行调整。
下面将对系统级封装结构及其制作方法，尤其是双面系统级封装结构及其制作方法进行进一步的说明。
请参阅图2所示，本申请的实施例提供一种系统级封装结构的制作方法，其包括以下步骤：
提供模板，模板开设有通孔；
将导电材料填充于所述通孔内；
提供基板，基板设置有焊盘；
经烧结的导电材料形成导电柱，导电柱的一端与焊盘电连接。
其中，系统级封装结构为双面系统级封装结构，即双面SiP。导电柱可以用于传递电信号，也就是，通过该导电柱可以实现双面SiP与外界的电、信号互连。
本申请实施例提供的系统级封装结构的制作方法，在封装过程中使用了带有通孔的模板，将导电材料填充在该通孔内，对该导电材料进行烧结以形成导电柱，该导电柱的一端电连接在基板的焊盘上，进而可以在基板上形成导电柱，将基板信号引出。由此，该系统级封装结构的制作方法，通过模板法使用导电材料比如金属膏体或粉末烧结在基板上形成导电柱，用以将基板信号引出。该模板法烧结制作导电柱工艺参数可以与SMT工艺兼容，能够缓解现有的基板电镀铜柱时间长、效率低的问题，能够缓解现有的TMV法无法实现高深宽比、小间距的导电柱阵列和激光成本高的问题，能够缓解现有的转接板(FB)法存在的界面容易分层问题，是一种高效、低成本、高可靠性，能够实现高深宽比、小间距的导电柱阵列的双面SiP制作方法。
具体地，如图3所示，在一些实施例中，基板4包括相对设置的第一表面401和第二表面402；在基板4的第一表面401安装有一个或多个电子元件5，在基板4的第二表面402安装有一个或多个电子元件5；在基板4的第一表面401和/或第二表面402设置有焊盘6。也就是，在该基板4的第一表面401和第二表面402均可以安装有电子元件5，在该基板4的第一表面401可以设置有焊盘6，或在该基板4的第二表面402可以设置有焊盘6，或在该基板4的第一表面401和第二表面402均可以设置有焊盘6。该焊盘6可以用于与导电柱的一端电连接。
应理解，该基板4包括第一表面401和第二表面402，且第一表面401和第二表面402相对设置。其中，第一表面401可以为基板4的上表面(正面)，第二表面402可以为基板4的下表面(背面)；或者，第一表面401可以为基板1的下表面(背面)，第二表面402可以为基板1的上表面(正面)。示例性的，为了方便描述几个部件的相对位置关系，下面主要以第一表面401为基板4的上表面(正面)，第二表面402为基板4的下表面(背面)为例对该双面SiP及其制作方法做具体阐述。参照图3所示，其中，上表面为部件上朝向上方的表面，下表面为部件上朝向下方的表面。然而，本领域技术人员将理解，基板的正面和背面仅为相对的概念，本申请实施例不限制基板的正面和背面的具体位置。
为适应不同的应用场景或满足不同的需求，上述焊盘6的设置位置是可以具有多种方式的。可选的，如图3和图4所示，在一些实施例中，在该基板4的背面设置有焊盘6，相应的，通过模板法使用导电材料烧结在基板4的背面焊盘6上形成导电柱9。在另一实施例中，当系统级封装结构包括多层结构时，在该基板4的正面和背面均可以设置有焊盘6，相应的，通过模板法使用导电材料烧结在基板4的正面焊盘6和背面焊盘6上均形成导电柱9。
需要指出的是，本申请实施例对于上述设置在基板正面、背面的一个或多个电子元件5的具体类型不作限定。例如，一个或多个电子元件5可以为有源元件和/或无源元件。示例性的，无源元件可以包括电感、电容、电阻、滤波器、天线等。示例性的，电子元件5可以是裸芯片或芯片封装件，该裸芯片或芯片封装件可以是模拟集成电路芯片、数字集成电路芯片，可包括运算放大器、乘法器、集成稳压器、定时器、信号发生器、数据选择器、编码译码器、触发器、计数器、寄存器、存储器、可编程逻辑等。电子元件5还可以是光学元件、通信元件、各类传感器等。
基板4是封装系统的重要组成部分。例如，基板4可提供机械支撑和电互连。上述基板4上可以集成有电阻、电容、电感、处理器、裸芯片、封装过的逻辑部件、存储器或其他二次封装的器件等电子元件。此外，基板还可以埋置电阻、电容、电感、滤波器等无源元件，以提高系统的封装效率。
在本发明的实施例中，可通过各种电子元件和基板的互连技术将电子元件安装在基板的正面和背面。例如，可通过SMT、引线键合、载带自动键合、倒装芯片键合、压接倒装互连等技术将电子元件安装在SiP基板的表面上，此外，该连接方式不限于以上列出的技术。本领域的技术人员可根据实际需要，选择适当的互连技术将具体电子元件和或组件安装在SiP基板的表面上，本发明对此不作限定。因此，为了简化和清楚起见，本文省略电子元件和基板的互连技术的详细描述。
可以理解，本申请实施例中，所提供的基板4，是正面和背面设置有一个或多个电子元件5，正面和/或背面设置有焊盘6的基板4。
具体地，在一些实施例中，如图3至图5所示，上述基板4设置有多个焊盘6，多个焊盘6形成焊盘阵列；上述模板7设置有多个通孔8，多个通孔8形成通孔阵列；通过多个通孔8的设置能够形成多个导电柱9，多个导电柱9形成导电柱阵列；通孔阵列与焊盘阵列相对应配置，以使所形成的导电柱阵列与焊盘阵列相对应电连接。其中，基板4的背面可以设置有焊盘阵列，或者在基板4的正面和背面均可以设置有焊盘阵列。
应理解，上述多个焊盘6是间隔设置的，相应的，上述多个通孔8也是间隔设置的，相应的，上述多个导电柱9也是间隔设置的。并且，多个通孔8的排列方式或位置、形状结构、尺寸等是与基板上的焊盘阵列相对应设置的，以使所形成的导电柱阵列中的每一导电柱9能以对一对应连接到焊盘阵列中的每一焊盘6。在具体设置时，各焊盘6之间是相隔离的，所谓的相隔离就是相邻两个焊盘6之间具有一定的间距、是不接触的，相应的，连接在各焊盘6上的导电柱9也是相隔离的，即相邻两个导电柱9之间具有一定的间距、是不接触的，以使相邻的导电柱9之间没有信号传输。从而能避免各引出端子之间具有良好的隔离效果，能避免因接触导致的短路现象，保证各器件能够稳定的工作。
具体地，在一些实施例中，模板7可以是由能够耐一定的高温、能重复利用的材质制作而成。这样，能在烧结过程中保持模板具有一定的机械性能或使用性能，而且能够多次重复使用，可降低成本。模板7的具体材料类型可以是多种类型的，示例性的，模板7可由硅树脂、陶瓷、不锈钢等材料制作而成，制成的模板7可耐一定的高温例如可耐250℃左右的高温，且能够重复利用。此外，模板7的材料并不限于以上所列举的几种，还可以选用其他的材料，本发明实施例对此不作限定。
在制作上述模板7时，可以利用各种成型或开孔方式，依据基板4上的焊盘阵列，形成带有通孔阵列的模板7。本申请实施例中，可以使通孔阵列与模板7一体成型，或者也可以先制作模板7，而后在该模板上进行开孔，以形成通孔阵列。本申请实施例对于形成通孔阵列的具体方式不作限定，示例性的，通孔阵列是采用机械穿孔、光刻工艺等中的任何一种形成的。
具体地，在一些实施例中，上述模板7上的通孔阵列是与基板4上的焊盘阵列一一对应的，通孔8的开孔尺寸、间距、位置等，需要根据实际基板4上的焊盘阵列的排列方式、尺寸等而设定。
在具体设置时，通孔8的开口尺寸范围为10μm-1mm，进一步可以为50μm-1mm，进一步可以为100μm-0.9mm，进一步可以为200μm-0.8mm，典型但非限制性的，例如可以为10μm、20μm、40μm、50μm、80μm、100μm、150μm、200μm、300μm、400μm、500μm、600μm、700μm、800μm、900μm、1mm以及这些点值中的任意两个所构成的范围中的任意值。
在具体设置时，相邻两个通孔8之间的间距范围为10μm-1mm，进一步可以为50μm-1mm，进一步可以为100μm-0.9mm，进一步可以为500μm-0.8mm，典型但非限制性的，例如可以为10μm、20μm、40μm、50μm、80μm、100μm、150μm、200μm、300μm、400μm、500μm、600μm、700μm、800μm、900μm、1mm以及这些点值中的任意两个所构成的范围中的任意值。
需要说明的是，上述通孔8的开口尺寸，是根据通孔的横截面形状而确定或相适应的。例如，通孔8的截面形状可以是圆形、方形、椭圆形、多边形或其他规则/不规则形状等，相应的，所形成的导电柱9的截面形状可以是圆形、方形、椭圆形、多边形或其他规则/不规则形状等。当通孔8的截面形状为圆形时，上述通孔8的开口尺寸可以表示为该通孔的直径(圆形的直径)；当通孔8的截面形状为椭圆形时，上述通孔8的开口尺寸可以表示为该椭圆形的长直径(长径)，即该椭圆形中最长的两点间距离；当通孔8的截面形状为正方形时，上述通孔8的开口尺寸可以表示为正方形的边长等等，在此不再一一列举。
上述通孔8的直径、相邻两个通孔8之间的间距是依据所需封装的基板4上的焊盘阵列设置的，在上述通孔8的直径、相邻两个通孔8之间的间距范围内，能够满足实际应用需求，适应性强，而且能够使相邻导电柱9之间具有一定的间距，能避免因接触导致的短路现象，保证各器件能够稳定的工作。还可以缓解现有的系统级封装方法无法实现高深宽比、小间距的导电柱阵列的问题。
需要说明的是，如图5、图6所示，本申请实施例对于通孔8、导电柱的具体形状结构不作限定，其可以是圆形、方形、椭圆形、多边形等，还可以是其他的形状，在此不再一一详细描述，能够实现基板与外部的电、信号互连的任何形状结构的导电柱均落入本发明的保护范围。
上述模板7的厚度可以根据实际双面SiP产品底面厚度而定。例如，在具体设置时，模板7的厚度范围为10μm-1mm，进一步可以为50μm-1mm，进一步可以为100μm-0.9mm，进一步可以为500μm-0.8mm，典型但非限制性的，例如可以为10μm、20μm、40μm、50μm、60μm、70μm、80μm、100μm、150μm、200μm、300μm、400μm、500μm、600μm、700μm、800μm、900μm、1mm以及这些点值中的任意两个所构成的范围中的任意值。该模板7的厚度是指模板在竖直方向上的厚度，可以理解为模板的高度。
应理解，上述模板7的厚度(高度)可以为通孔8的高度(通孔的深度)。本文中，“深宽比”是指通孔的深度与通孔的开口尺寸例如通孔的直径之间的比例。
上述通孔8的直径与所形成的导电柱9的直径是相适应的，上述相邻两通孔8之间的间距与所形成的相邻两导电柱9之间的间距是相对应的。此外，通孔8的高度与所形成的导电柱9的高度与可以是相适应的，或者，在实际操作中，根据所填充的导电材料的情况或操作误差等，所形成的导电柱9的高度与通孔8的高度直径也可具有略微的差异。对于所形成的导电柱9的具体尺寸在此不再详细描述，可参照前述关于通孔的尺寸的描述。
在具体设置时，通孔8的上下尺寸是可以相同的，也可以是不同的。例如，通孔8可以为各部分尺寸均相同的通孔结构。或者，通孔8可以为阶梯孔，该阶梯孔包括上部分孔结构和下部分孔结构，其中，上部分孔结构的直径大于下部分孔结构的直径，或上部分孔结构的直径小于下部分孔结构的直径。或者，通孔8可以为自上而下直径依次减少的孔结构，或为自上而下直径依次增大的孔结构。当然，在其他实施例中，通孔8的具体形状结构并不限于，其还可以具有其他的结构形状结构，在此不再详细描述。此外，通孔阵列中的各个通孔8的形状结构可以是相同的，也可以是不同的。例如，该通孔阵列可由圆形通孔组成，或者也可以由圆形通孔和椭圆形通孔组成。
在具体设置时，依据基板上的焊盘阵列，该通孔阵列的具体形式也是可以具有多种类型的。例如，通孔阵列可以是单排、多排，或随机排列。如图5所示，在一些实施例中，通孔阵列可以是在基板的上下分别设置为两行、左右分别设置为一列，并围构形成环形结构的通孔阵列。
如图6所示，在另一些实施例中，通孔阵列可以是在基板的上下分别设置为一行、左右分别设置为一列，并围构形成环形结构的通孔阵列。
如图7所示，在另一些实施例中，通孔阵列可以是在基板的上中下分别设置为一行、左中右分别设置为一列，并将模板划分为四部分的通孔阵列。
需要说明的是，通孔阵列的具体形式并不限于上述列举的几种结构形式，在满足封装基板或系统级封装结构需要的情况下，通孔阵列的具体形式还可以采用其他结构形式，本申请对此不作特殊限制。比如在一些实际情况中，系统级封装结构所包括的导电柱、焊盘数量可能大于一百个，因此附图所示的数量、排列方式仅供举例说明，并非限制本发明。
本申请实施例中，在上述通孔阵列内填充导电材料，经烧结后，可在基板的焊盘阵列上形成导电柱阵列。其中，导电材料可为金属材料和/或非金属材料，所形成的导电柱可以为金属柱、非金属柱或复合柱。
具体地，在一些实施例中，导电材料包括金属材料、碳素材料或高分子材料中的一种或多种。也就是，该导电材料可以为金属材料，也可以为非金属材料，也可以为金属材料和非金属材料的混合材料，其中的非金属材料可以为碳素材料、高分子材料等。进一步，碳素材料可以为石墨、石墨烯、碳纳米管(CNT)、碳纤维等碳素材料。
该导电材料的形态包括粉末或膏体。
进一步，该导电材料可以是金属粉末或含有金属粉末的膏体。
可选的，该导电材料可以为铜粉、银粉、铝粉、焊锡膏例如SAC305焊锡膏、纳米铜膏、纳米银膏等。采用这几种导电材料，具有来源广泛，实用性强，容易烧结成导电柱，导电率较高，能够满足所需的导电、信号传输等需求。
可选的，该导电材料可以为碳素材料如石墨、石墨烯或碳纳米管，或者为碳素材料如石墨、石墨烯或碳纳米管与金属材料如铜粉、银粉等的混合材料，或者为高分子材料与金属材料的混合材料等。
具体地，在一些实施例中，导电柱为金属柱、非金属柱或由金属材料和非金属材料复合而成的复合柱。进一步，金属柱可以是焊锡柱、铜柱、银柱等，或者也可以为碳素材料柱，或者也可以为由碳素材料和金属材料复合而成的复合柱等。由此，通过该金属柱有助于实现双面SiP结构与外界的电、信号互连。
应理解，上述示例性的列出几种导电材料或导电柱的具体类型，然而，导电材料或导电柱的具体类型并不限于上述列举的几种，在满足双面SiP结构与外界的电、信号互连需要的情况下，导电材料或导电柱的具体类型的具体类型还可以采用其他形式，本申请实施例对此不作特殊限制。
具体地，在一些实施例中，焊盘的材料也可以是具有多种类型的，例如，焊盘的材料包括铜、铝或钨，焊盘的表面可以喷锡、浸银或浸金等，本申请实施例对此也不作特殊限制。
将导电材料烧结以形成导电柱的具体烧结工艺参数，可以与双面SiP结构的背面电子元件的回流焊接工艺参数相同，此外，烧结工艺条件也需要根据具体的导电材料的类型进行调节。具体地，在一些实施例中，烧结的温度为100℃-280℃，进一步可以为150℃-280℃，进一步可以为160℃-260℃，进一步可以为180℃-240℃，典型但非限制的，例如可以为100℃、120℃、150℃、160℃、180℃、190℃、200℃、220℃、240℃、250℃、260℃、280℃以及这些点值中的任意两个所构成的范围中的任意值。
上述导电材料可以采用现有的常用无铅焊料，因而，该烧结操作，可以在无铅焊料回流温度曲线下进行模板的通孔阵列内金属粉末或金属膏体的烧结，进而使通孔阵列内的金属粉末或金属膏体完成固化烧结。上述金属粉末或膏体的烧结温度与常用无铅焊料回流工艺温度兼容，因而，对于该烧结步骤的具体操作方法或操作条件不再详细描述，其均是本领域技术人员根据实际情况可以调控的。
具体地，在一些实施例中，如图8所示，将导电材料填充于通孔内包括：先将模板设置于转移载板上，而后再将导电材料填充于通孔内。
该模板上的通孔为贯穿模板的贯穿孔，因而，为了便于将导电材料填充于通孔内，需要在填充前先将模板固定到转移载板上，例如可以用胶带将模板预固定在转移载板上，而后将导电材料填充于通孔内，以利用转移载板起到一定的支撑和确保通孔内所填充的导电材料的量的作用。
此外，在填充完毕后，可以将填充有导电材料的模板和转移载板一同转移到基板上，使模板的上表面(背离转移载板一侧的表面)倒转并与基板接触，并将模板上的通孔阵列与基板上的焊盘阵列进行对位，完成对位后可以将位于模板的下表面(靠近转移载板一侧的表面)的转移载板去除，然后进行烧结。
需要说明的是，该去除转移载板的操作顺序是可以调整的，其可以依据具体地封装方法的操作顺序而适应的调整。示例性的，在填充完毕后，还可以先对导电材料进行烧结，而后可以将导电柱的模板和转移载板一同转移到基板上，使模板的上表面倒转并与基板接触，并将模板上的通孔阵列与基板上的焊盘阵列进行对位，完成对位后再依次去除转移载板和模板。
将导电材料填充于通孔内的具体实现方式也是可以具有多种方式的。例如，在一些实施例中，请继续参阅图8所示，可以采用印刷的方式，将导电材料填充于通孔内。印刷过程中，根据通孔的尺寸如直径和高度可能需要重复几次，保证通孔内填满或者填充一定量的金属粉末或膏体，然后可以将模板上表面清洗干净，以确保无金属粉末或膏体残留。此外，在其他实施例中，还可以采用其他的方式将导电材料填充于通孔内，在此不再详细描述。
具体地，在一些实施例中，请继续参阅图8所示，在经烧结的导电材料形成导电柱，导电柱的一端与焊盘电连接之后，系统级封装结构的制作方法还包括：对带有导电柱的基板进行塑封，形成塑封层；将与导电柱相对应的部分塑封层去除，使导电柱露出。该塑封层与基板的结合牢靠，保证了封装的可靠性。
可以理解，该方法中，经过烧结，在基板的焊盘阵列上形成导电柱阵列之后，本领域技术人员可以根据实际需求，采用适宜的塑封工艺技术和设备，完成上述塑封过程，以及可以采用适宜的方式使导电柱露出，本发明实施例对此不作限定。示例性的，在基板的焊盘阵列上形成导电柱阵列之后，可以对双面SiP进行塑封工艺，形成塑封层，塑封后通过平磨塑封层漏出导电柱阵列，然后可以在导电柱的端子上植球形成互连，然后对双面SiP完成后续的工序步骤，最终得到双面SiP结构。
为了实现双面SiP结构与外界的互连，导电柱阵列需要露在塑封的外部。例如可以通过平磨塑封层、减薄工艺等使导电柱阵列露出。示例性的，上述塑封层的形成工艺可以为注塑工艺、转塑工艺或丝网印刷工艺等，当然，还可以为其他的形成工艺本发明实施例对此不作限定。
可选的，在一些实施例中，请继续参阅图8所示，在将与导电柱相对应的部分塑封层去除，使导电柱露出之后，方法还包括：在导电柱上植球。也就是，通过植球的方式，在导电柱上形成焊球，该焊球可以位于导电柱的顶部，还可以位于导电柱的顶部和侧壁。此外，在其他实施例中，为适应不同的应用场景或满足不同的需求，也可以不进行植球步骤，即直接利用金属柱的另一端与外部电路进行互连，实现双面SiP结构与外界的电、信号互连。
在一个具体地实施方案中，该系统级封装结构的制作方法，包括以下步骤：
使用硅树脂、陶瓷、不锈钢等材料制作可耐250℃高温且重复利用的模板，模板上设置有与双面SiP的基板背面焊盘阵列一一对应的通孔阵列。其中，通孔的开孔尺寸和间距等可以根据实际产品的焊盘阵列而设定，例如，通孔的开口尺寸可以为10μm-1mm范围的任意尺寸，相邻两通孔之间的间距可以为10μm-1mm范围的任意尺寸。通孔的形状可以为方孔、圆孔、椭圆孔等任何形状的孔。通孔的上下的尺寸可以相同或者不同，例如，通孔的上表面尺寸大于下表面尺寸，或者通孔的下表面尺寸大于上表面尺寸等。所制作的模板厚度(通孔深度)可以根据实际双面SiP产品厚度而定，例如模板厚度可以为10μm-1mm范围的任意尺寸。
然后，可以将模板用胶带预固定在转移载板上，再将金属粉末或含有金属粉末的膏体通过印刷的方式填充到模板的通孔阵列内，该金属粉末或膏体的烧结温度与常用无铅焊料回流工艺温度兼容，印刷过程中，根据通孔的直径和深度可能需要重复几次，以保证通孔孔内填满或者填充一定量的金属粉末的膏体，而后再将模板上表面(背离转移载板一侧的表面)清洗干净，以确保无金属粉末或膏体残留。
在填充完毕后，将模板和转移载板一同拿起，并将填充好导电材料的模板的上表面安装在双面SiP的基板上，并使模板的通孔阵列与基板上的焊盘阵列对位，完成对位后去掉转移载板。
对位放置好并去除转移载板之后，可以进行模板通孔内金属粉末或金属膏体的烧结，烧结工艺参数与双面SiP背面器件的回流焊接工艺参数相同，例如烧结温度可以在100℃-280℃范围，该烧结步骤完成后通孔内的导电材料已完成固化烧结。烧结工艺步骤可以在双面SiP背面器件表贴之前、之后或同时。
在烧结之后，可以将模板取下来即进行脱模，形成导电柱阵列，即使得导电柱的一端与焊盘电连接。然后，可以对双面SiP背面进行塑封工艺，塑封后通过平磨塑封层漏出导电柱阵列，在导电柱的另一端上植球形成互连，然后对双面SiP完成后续的工序步骤，最终得到双面SiP结构。
从以上可知，本发明实施例的系统级封装结构的制作方法操作简单，易于实施，高效、可靠，成本低，易于实现大规模生产。并且，该方法能够解决现有的某些方法如TMV法无法实现高深宽比、小间距的导电柱阵列的问题，能够解决现有的电镀铜柱法的时间长、效率低等问题。
需要说明的是，本发明中，除非另有说明，各个操作步骤可以顺序进行，也可以不按照顺序进行。本发明实施例对于制备系统级封装结构的步骤顺序不作限定，可以根据实际生产工艺进行调整。例如，可以先将填充好导电材料的模板的转移到双面SiP的基板上(简称转移)，而后进行烧结，再去除模板(简称脱模)；或者，也可以先进行转移，再进行脱模，而后再进行烧结；或者，也可以先进行烧结，再进行转移，而后再进行脱模。
下面结合附图对几种不同的系统级封装结构的具体制作方法进行详细的说明。以下以具体实施例说明本发明的效果和制作方法中各操作步骤的顺序不同，但本发明的保护范围不受以下实施例的限制。
实施例1
图9显示了实施例1提供的系统级封装结构的制作方法流程示意图，如图9所示。
S100、模板制作：使用硅树脂材料制作可耐250℃高温且重复利用的模板，模板上设置有与双面SiP的基板背面焊盘阵列一一对应的通孔阵列，该通孔阵列可以为上下分别设置为两行、左右分别设置为一列形式的通孔阵列。所制作的模板厚度可以为0.15mm或0.3mm，模板上通孔的直径可以为0.2mm，相邻两通孔之间的间距可以为0.4mm。
S200、填充：将所制得的模板预固定在转移载板上，再将SAC305焊锡膏或纳米铜膏通过印刷的方式填充到模板的通孔阵列内，可以将通孔填满，再将模板上表面清洗干净。
S300、转移：在填充完毕后，将模板和转移载板一同取出，并将填充好导电材料的模板的上表面转移到双面SiP的基板上，并使模板的通孔阵列与基板上的焊盘阵列对位，完成对位后去掉转移载板。
S400、烧结：对位放置好并去除转移载板之后，可以在无铅焊料回流温度曲线下进行模板通孔内导电材料的烧结，例如烧结温度可以在150℃-280℃范围，该烧结步骤完成后通孔内的导电材料已完成固化烧结。
S500、脱模：在烧结之后，可以将模板取下来即进行脱模，在基板的焊盘阵列上形成导电柱阵列。所形成的导电柱阵列中各导电柱的直径为0.2mm，高度为0.15mm或0.285mm。
S600、塑封等后处理：在脱模之后，可以对双面SiP进行塑封工艺，形成塑封层，塑封后通过平磨塑封层漏出导电柱阵列，然后经过后续的操作工序步骤，最终得到双面SiP结构。
本申请实施例1制得的双面系统级封装结构如图10所示。
对比例1
利用现有的任意一种TMV法，进行双面系统级封装结构的制备。
对比例1制得的双面系统级封装结构如图11所示。图11(a)中，双面系统级封装结构2中的导电柱9为凸台结构，图11(b)中，双面系统级封装结构2中的导电柱9为鼓形结构。
对比例2
利用现有的任意一种电镀导电柱法如电镀金属柱法，或者SMT金属柱法，进行双面系统级封装结构的制备。
对比例2制得的双面系统级封装结构如图12所示。图12中，双面系统级封装结构2中的导电柱9为圆柱形结构。
本发明实施例1提供的系统级封装结构的制作方法，包括S100模板制作、S200填充、S300转移、S400烧结、S500脱模、S600塑封等后处理。该实施例1通过模板法，对纳米铜膏或焊锡膏进行烧结制作的双面系统级封装结构如下图10所示。在无铅焊料回流温度条件下烧结的导电柱9的形貌为垂直度为90°，该导电柱9可以为规整的圆柱状，该导电柱9的内部组织不致密，即导电柱9的内部组织致密度一般会小于100％，例如该致密度为60％-95％或70％-90％。
如图11(a)和图11(b)所示，对比例1利用现有的TMV法制得的双面系统级封装结构2，其中的导电9柱一般呈上下开口不一致的凸台状或呈鼓形结构，这样，在相邻导电柱9之间的间距较小的情况下，容易使两导电柱相连，容易导致短路现象的发生，影响信号的传输。如图12所示，对比例2利用现有的电镀导电柱或SMT导电柱法制得的双面系统级封装结构2，可以制得呈圆柱状的导电柱9，但是其所得到的导电柱9内部组织结构致密，一般该导电柱9的致密度为100％，会增加成本，而且操作时间长，效率低。
由此可知，本发明实施例提供的系统级封装结构的制作方法，通过模板法在双面SiP基板上直接制作导电柱阵列，工艺步骤少，导电柱成型工艺与回流工艺兼容，所制得的导电柱阵列稳定、可靠，成本低，效率高，适于高深宽比、小间距的导电柱阵列的制备。从而，能够缓解现有的TMV方案的激光打孔高成本且无法能实现高深宽比、小间距的导电柱阵列的制备问题，或能够缓解现有的金属柱电镀工艺耗时长、成本高的问题。
实施例2
图13显示了实施例2提供的系统级封装结构的制作方法流程示意图，如图13所示。
S100、模板制作：使用硅树脂材料制作可耐250℃高温且重复利用的模板，模板上设置有与双面SiP的基板背面焊盘阵列一一对应的通孔阵列，该通孔阵列可以为上下分别设置为两行、左右分别设置为一列形式的通孔阵列。所制作的模板厚度可以为0.4mm或0.5mm，模板上通孔的直径可以为0.3mm，相邻两通孔之间的间距可以为0.2mm。
S200、填充：将所制得的模板预固定在转移载板上，再将纳米银膏或纳米铜膏通过印刷的方式填充到模板的通孔阵列内，可以将通孔填满，再将模板上表面清洗干净。
S300、烧结：在填充完毕后，可以在无铅焊料回流温度曲线下进行模板通孔内导电材料的烧结，例如烧结温度可以在150℃-280℃范围，该烧结步骤完成后通孔内的导电材料已完成固化烧结。
S400、转移：在烧结之后，将带有导电柱阵列的模板转移到双面SiP的基板上，并使模板的通孔阵列与基板上的焊盘阵列对位，使得所形成的导电柱阵列中的每一导电柱与焊盘阵列中的每一焊盘对应地电连接。
S500、脱模：在转移之后，可以将模板取下来，即进行脱模。在基板的焊盘阵列上所形成的导电柱阵列中各导电柱的直径为0.3mm，高度为0.4mm或0.5mm。
S600、塑封等后处理：在脱模之后，可以对双面SiP进行塑封工艺，形成塑封层，塑封后通过平磨塑封层漏出导电柱阵列，然后经过后续的操作工序步骤，最终得到双面SiP结构。
本发明实施例2提供的系统级封装结构的制作方法，包括S100模板制作、S200填充、S300烧结、S400转移、S500脱模、S600塑封等后处理。实施例2与实施例1的主要区别在于，在制作过程中，实施例2先进行烧结制作导电柱阵列，而后再将带有该导电柱阵列的模板转移到基板上；而实施例1先将填充有导电材料的模板转移到基板上，而后再进行烧结制作导电柱阵列。
实施例2所制得的双面系统级封装结构也可以如图10所示。相比于对比例1和对比例2，实施例2也能达到与实施例1相同或类似的效果，在此不再赘述。
实施例3
图14显示了实施例3提供的系统级封装结构的制作方法流程示意图，如图14所示。
S100、模板制作：使用不锈钢等材料制作可耐250℃高温且重复利用的模板，模板上设置有与双面SiP的基板背面焊盘阵列一一对应的通孔阵列，该通孔阵列可以为上下分别设置为两行或三行、左右分别设置为一列或两列形式的通孔阵列。所制作的模板厚度可以为0.6mm，模板上通孔的直径可以为0.4mm，相邻两通孔之间的间距可以为0.15mm。
S200、填充：将所制得的模板预固定在转移载板上，再将焊锡膏或纳米银膏或纳米铜膏通过印刷的方式填充到模板的通孔阵列内，可以将通孔填满，再将模板上表面清洗干净。
S300、转移：在填充完毕后，将填充有导电材料的模板转移到双面SiP的基板上，并使模板的通孔阵列与基板上的焊盘阵列对位，在对位放置好之后可以去除转移载板。
S400、脱模：在转移之后，可以将模板取下来，即进行脱模。
S500、烧结：在脱模之后，可以在无铅焊料回流温度曲线下进行导电材料的烧结，例如烧结温度可以在150℃-280℃范围，该烧结步骤完成后导电材料已完成固化烧结。在基板的焊盘阵列上形成的导电柱阵列，各导电柱的直径为0.4mm，高度为0.6mm。
S600、塑封等后处理：在烧结之后，可以对双面SiP进行塑封工艺，形成塑封层，塑封后通过平磨塑封层漏出导电柱阵列，然后经过后续的操作工序步骤，最终得到双面SiP结构。
本发明实施例3提供的系统级封装结构的制作方法，包括S100模板制作、S200填充、S300转移、S400脱模、S500烧结、S600塑封等后处理。实施例3与实施例1的主要区别在于，在制作过程中，实施例3先将填充有导电材料的模板转移到基板上，然后进行脱模，即在基板上预置导电柱阵列，然后再进行烧结制作导电柱阵列；而实施例1先将填充有导电材料的模板转移到基板上，再进行烧结制作导电柱阵列，而后再进行脱模。
相比于对比例1和对比例2，实施例3也能达到与实施例1相同或类似的效果，在此不再赘述。
实施例4
本实施例4提供的系统级封装结构的制作方法的制作流程，可以为上述实施例1-3中任一实施例所提供的制作流程，区别在于：
实施例4中的基板的上表面(正面)和下表面(背面)均设置有焊盘阵列，在基板的上表面焊盘阵列上形成有导电柱阵列，在基板的下表面焊盘阵列上形成有导电柱阵列。并且，在导电柱上形成有焊球，可以采用植球工艺在导电柱上形成焊球。通过焊球可以实现双面系统级封装结构与外界或其余封装结构的电、信号互连。
本申请实施例4制得的双面系统级封装结构如图15所示。其中，双面系统级封装结构可以为第一封装体11，第一封装体11与第二封装体12沿竖直方向层叠，第一封装体11的上表面与第二封装体12的下表面相对，第一封装体11的上表面和下表面均可以设置有一个或多个电子元件5，第二封装体12可以设置有一个或多个电子元件5。该第一封装体11的基板上表面焊盘阵列上形成有导电柱阵列，导电柱阵列中的导电柱9上形成有焊球10，该焊球10位于第一封装体11的上表面与第二封装体12的下表面之间，且焊球10的两端分别与导电柱9和第二封装体12的下表面连接，由此，通过该导电柱阵列和焊球10的设置，实现了第一封装体11与第二封装体12之间的信号传输。
此外，该第一封装体11中的基板4下表面焊盘阵列上形成有导电柱阵列，导电柱阵列中的导电柱9上形成有焊球10，通过该导电柱阵列和焊球10的设置，也可以实现第一封装体11与其他封装体之间的信号传输。
需要说明的是，本文中使用的术语“和/或”或者“/”仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。
本发明中使用的“第一”“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。
在本申请的描述中，需要理解的是，术语“上”、“下”等指示的方位或位置关系，仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。还需要理解的是，当诸如层、基体之类的元件被称作位于另一个元件“上”或者“下”时，其不仅能够直接连接在另一个元件“上”或者“下”，也可以通过中间元件间接连接在另一个元件“上”或者“下”。
需要指出的是，本专利申请文件的一部分包含受著作权保护的内容。除了对专利局的专利文件或记录的专利文档内容制作副本以外，著作权人保留著作权。

Claims (24)

1.一种系统级封装结构的制作方法，其特征在于，包括以下步骤：
提供模板，所述模板开设有通孔；
将导电材料填充于所述通孔内；
提供基板，所述基板设置有焊盘；
经烧结的所述导电材料形成导电柱，所述导电柱的一端与所述焊盘电连接。
2.根据权利要求1所述的系统级封装结构的制作方法，其特征在于，经烧结的所述导电材料形成导电柱，所述导电柱的一端与所述焊盘电连接包括：
将填充有所述导电材料的所述模板转移到所述基板上，使所述通孔与所述焊盘相对应；
然后进行烧结，使所述导电材料形成所述导电柱，所述导电柱的一端与所述焊盘电连接；
去除所述模板。
3.根据权利要求1所述的系统级封装结构的制作方法，其特征在于，经烧结的所述导电材料形成导电柱，所述导电柱的一端与所述焊盘电连接包括：
将填充有所述导电材料的所述模板进行烧结，使所述导电材料形成所述导电柱；
将带有所述导电柱的所述模板转移到所述基板上，使所述通孔与所述焊盘相对应，并使所述导电柱的一端与所述焊盘电连接；
去除所述模板。
4.根据权利要求1所述的系统级封装结构的制作方法，其特征在于，经烧结的所述导电材料形成导电柱，所述导电柱的一端与所述焊盘电连接包括：
将填充有所述导电材料的所述模板转移到所述基板上，使所述通孔与所述焊盘相对应；
去除所述模板；
然后进行烧结，使所述导电材料形成所述导电柱，所述导电柱的一端与所述焊盘电连接。
5.根据权利要求1所述的系统级封装结构的制作方法，其特征在于，将导电材料填充于所述通孔内包括：
先将所述模板设置于转移载板上，而后再将所述导电材料填充于所述通孔内。
6.根据权利要求5所述的系统级封装结构的制作方法，其特征在于，采用印刷的方式，将所述导电材料填充于所述通孔内。
7.根据权利要求1所述的系统级封装结构的制作方法，其特征在于，所述焊盘包括多个焊盘，所述多个焊盘形成焊盘阵列，所述通孔包括多个通孔，所述多个通孔形成通孔阵列，所述导电柱包括多个导电柱，所述多个导电柱形成导电柱阵列；
所述通孔阵列与所述焊盘阵列相对应配置，以使所形成的所述导电柱阵列与所述焊盘阵列相对应电连接。
8.根据权利要求1所述的系统级封装结构的制作方法，其特征在于，所述基板包括相对设置的第一表面和第二表面；
在所述基板的所述第一表面安装有一个或多个电子元件，在所述基板的所述第二表面安装有一个或多个电子元件；
在所述基板的所述第一表面和/或所述第二表面设置有所述焊盘。
9.根据权利要求1所述的系统级封装结构的制作方法，其特征在于，所述导电柱包括金属柱、非金属柱或由金属材料和非金属材料复合而成的复合柱。
10.根据权利要求1所述的系统级封装结构的制作方法，其特征在于，所述导电材料包括金属材料、碳素材料或高分子材料中的一种或多种；
所述导电材料的形态包括粉末或膏体。
11.根据权利要求1所述的系统级封装结构的制作方法，其特征在于，所述通孔的开口尺寸范围为10μm-1mm；
所述通孔包括多个通孔，相邻两个所述通孔之间的间距范围为10μm-1mm。
12.根据权利要求1所述的系统级封装结构的制作方法，其特征在于，所述模板的厚度范围为10μm-1mm。
13.根据权利要求1所述的系统级封装结构的制作方法，其特征在于，所述烧结的温度为100℃-280℃。
14.根据权利要求1-13任一项所述的系统级封装结构的制作方法，其特征在于，在所述经烧结的所述导电材料形成导电柱，所述导电柱的一端与所述焊盘电连接之后，所述方法还包括：对带有所述导电柱的所述基板进行塑封，形成塑封层；
将与所述导电柱相对应的部分所述塑封层去除，使所述导电柱露出。
15.根据权利要求14所述的系统级封装结构的制作方法，其特征在于，在所述将与所述导电柱相对应的部分所述塑封层去除，使所述导电柱露出之后，所述方法还包括：在所述导电柱上植球。
16.一种系统级封装结构，其特征在于，包括：
基板，所述基板设置有焊盘；
导电柱，所述导电柱的一端与焊盘电连接，所述导电柱的另一端用于与外部电路电连接；
其中，所述导电柱经由对导电材料烧结而形成，所述导电材料填充于模板的通孔内，所述模板的所述通孔与所述焊盘相对应布置。
17.根据权利要求16所述的系统级封装结构，其特征在于，所述基板包括相对设置的第一表面和第二表面；
所述第一表面安装有一个或多个电子元件，所述第二表面安装有一个或多个电子元件；
所述第一表面和/或所述第二表面设置有所述焊盘。
18.根据权利要求16所述的系统级封装结构，其特征在于，所述焊盘包括多个焊盘，所述多个焊盘形成焊盘阵列，所述导电柱包括多个导电柱，所述多个导电柱形成导电柱阵列；
所述导电柱阵列与所述焊盘阵列相对应电连接。
19.根据权利要求16所述的系统级封装结构，其特征在于，所述导电柱包括金属柱、非金属柱或由金属材料和非金属材料复合而成的复合柱。
20.根据权利要求16所述的系统级封装结构，其特征在于，所述导电柱的直径范围为10μm-1mm；
所述导电柱包括多个导电柱，相邻两个所述导电柱之间的间距范围为10μm-1mm。
21.根据权利要求16所述的系统级封装结构，其特征在于，所述导电柱的高度范围为10μm-1mm。
22.根据权利要求16-21任一项所述的系统级封装结构，其特征在于，所述系统级封装结构还包括包封在所述基板外部的塑封层，所述导电柱露在所述塑封层的外部。
23.根据权利要求16-21任一项所述的系统级封装结构，其特征在于，所述系统级封装结构还包括设置在所述导电柱上的焊球。
24.一种电子设备，其特征在于，包括由权利要求1-15任一项所述的制作方法制作而成的系统级封装结构或权利要求16-23任一项所述的系统级封装结构。
CN202010750420.7A 2020-07-30 2020-07-30 系统级封装结构及其制作方法和电子设备 Pending CN114068332A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202010750420.7A CN114068332A (zh) 2020-07-30 2020-07-30 系统级封装结构及其制作方法和电子设备
PCT/CN2021/108316 WO2022022431A1 (zh) 2020-07-30 2021-07-26 系统级封装结构及其制作方法和电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010750420.7A CN114068332A (zh) 2020-07-30 2020-07-30 系统级封装结构及其制作方法和电子设备

Publications (1)

Publication Number Publication Date
CN114068332A true CN114068332A (zh) 2022-02-18

Family

ID=80037539

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010750420.7A Pending CN114068332A (zh) 2020-07-30 2020-07-30 系统级封装结构及其制作方法和电子设备

Country Status (2)

Country Link
CN (1) CN114068332A (zh)
WO (1) WO2022022431A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115863304A (zh) * 2023-02-07 2023-03-28 北京唯捷创芯精测科技有限责任公司 双面塑封的封装结构、封装方法、电路结构及电子设备

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07122594A (ja) * 1993-10-28 1995-05-12 Hitachi Ltd 導電性バンプの形成方法
CN104465611B (zh) * 2014-12-10 2017-04-12 华进半导体封装先导技术研发中心有限公司 实现PoP互连的阵列式焊球排布的封装结构及其制作方法
US10598874B2 (en) * 2017-11-02 2020-03-24 International Business Machines Corporation Fabrication method of high aspect ratio solder bumping with stud bump and injection molded solder, and flip chip joining with the solder bump

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115863304A (zh) * 2023-02-07 2023-03-28 北京唯捷创芯精测科技有限责任公司 双面塑封的封装结构、封装方法、电路结构及电子设备

Also Published As

Publication number Publication date
WO2022022431A1 (zh) 2022-02-03

Similar Documents

Publication Publication Date Title
KR102198858B1 (ko) 인터포저 기판을 갖는 반도체 패키지 적층 구조체
TWI264744B (en) Solid electrolytic capacitor, transmission-line device, method of producing the same, and composite electronic component using the same
US20150022985A1 (en) Device-embedded package substrate and semiconductor package including the same
US20080017968A1 (en) Stack type semiconductor package and method of fabricating the same
US20090032927A1 (en) Semiconductor substrates connected with a ball grid array
CN102498562A (zh) 柔性电路模块
CN103270586A (zh) 具有含多个垂直嵌入管芯的衬底的多芯片封装以及形成所述封装的工艺
US20100230823A1 (en) Semiconductor device, electronic device and method of manufacturing semiconductor device
CN106463493A (zh) 用于PoP封装的基板块
US20120175782A1 (en) Semiconductor package and method of manufacturing the same
KR101689547B1 (ko) 전기 접속 구조의 제조 방법
JP2020512688A (ja) 消費者向け電子製品のメインボードおよび端末
US20140346667A1 (en) Semiconductor package and method of fabricating the same
CN113725094B (zh) 一种多芯片混合封装方法
CN205248255U (zh) 封装叠加型堆叠封装
CN114068332A (zh) 系统级封装结构及其制作方法和电子设备
CN112928035A (zh) 具有电磁屏蔽功能的板级倒装芯片封装结构及其制备方法
CN210006734U (zh) 封装天线模组
CN101118901B (zh) 堆叠式芯片封装结构及其制程
CN115513159A (zh) 芯片组件、电子设备以及芯片组件的制备方法
CN110060983B (zh) 天线封装结构及封装方法
CN203491244U (zh) 一种封装结构
CN209675269U (zh) 一种封装芯片、芯片模组及终端
US8837163B2 (en) Integrated flex tail circuit packaging
CN112614830A (zh) 一种封装模组及电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination