CN209675269U - 一种封装芯片、芯片模组及终端 - Google Patents
一种封装芯片、芯片模组及终端 Download PDFInfo
- Publication number
- CN209675269U CN209675269U CN201920807693.3U CN201920807693U CN209675269U CN 209675269 U CN209675269 U CN 209675269U CN 201920807693 U CN201920807693 U CN 201920807693U CN 209675269 U CN209675269 U CN 209675269U
- Authority
- CN
- China
- Prior art keywords
- chip
- pad
- encapsulation
- electrically connected
- printed wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
本实用新型公开了一种封装芯片、芯片模组及终端。其中，封装芯片包括封装基板以及安装于所述封装基板上的芯片，封装基板远离芯片一侧的表面为第一表面，第一表面上设置有多个信号连接点和多个焊盘，每个信号连接点电连接一个所述焊盘，信号连接点与所述芯片上对应的信号输出引脚电连接。本实用新型实施例提供的封装芯片、芯片模组及终端，降低了芯片模组的厚度。
Description
技术领域
本实用新型实施例涉及芯片封装技术领域，尤其涉及一种封装芯片、芯片模组及终端。
背景技术
随着移动支付等应用的发展，终端产品的智能化程度不断提高，智能手机等移动终端内部的集成度越来越高，对移动终端中芯片模组体积的要求也越来越严格。在保证芯片模组功能的同时，终端系统需要更薄的芯片模组来应对终端内部越来越狭小的设计空间。
传统的PCB硬板或软板模组，对于成品的厚度要求不高。目前一般采用表面贴装配合多层PCB板的方法来制造搭载芯片的PCB模组，此工艺在厚度上取决于芯片、焊料、PCB板和相应机械补强部件的叠加总厚度，总体的模组厚度都会大于1mm。对于内部空间日益紧张的手机智能终端来说，对超薄模组(<0.5mm)的需求越来越大，而传统的PCB硬板或软板的结构很难进一步降低整体模组的厚度。
实用新型内容
本实用新型提供一种封装芯片、芯片模组及终端，以减小芯片模组的厚度。
第一方面，本实用新型实施例提供了一种封装芯片，包括封装基板以及安装于所述封装基板上的芯片，所述封装基板远离所述芯片一侧的表面为第一表面，所述第一表面上设置有多个信号连接点和多个焊盘，每个所述信号连接点电连接一个所述焊盘；
其中，所述信号连接点与所述芯片上对应的信号输出引脚电连接。
可选的，所述多个焊盘集中设置于所述第一表面上的第一区域内；
所述焊盘通过导线与对应所述信号连接点电连接。
可选的，至少所述第一表面上的第一区域减薄预设厚度。
可选的，所述焊盘覆盖对应所述信号连接点。
可选的，还包括玻璃盖板，所述玻璃盖板通过粘结剂贴附于所述封装基板和所述芯片远离所述第一表面一侧的表面上。
第二方面，本实用新型实施例还提供了一种芯片模组，包括第一方面中所述的任一封装芯片，以及印制线路板，所述封装芯片通过所述多个焊盘与所述印制线路板电连接。
可选的，所述印制线路板为柔性印制线路板。
可选的，所述焊盘通过连接层与所述印制线路板电连接；
所述连接层的材料为焊料或导电胶。
可选的，所述多个焊盘集中设置于所述第一表面上的第一区域内，至少所述第一表面上的第一区域减薄预设厚度，所述预设厚度大于或等于所述印制线路板和所述连接层的总厚度。
第三方面，本实用新型实施例还提供了一种终端，该终端包括第二方面所述的任一芯片模组。
本实用新型实施例提供的技术方案，在封装基板远离芯片一侧的表面设置多个信号连接点和多个焊盘，将信号连接点与芯片上对应的信号输出引脚电连接，并将每个信号连接点电连接一个焊盘，通过舍弃现有技术中尺寸较大的阵列焊球，将较薄的焊盘作为电路的I/O端，从而降低封装芯片的厚度。
附图说明
图1为现有的芯片模组的结构示意图；
图2为本实用新型实施例提供的一种封装芯片的结构示意图；
图3为本实用新型实施例提供的一种封装芯片的底部结构示意图；
图4为本实用新型实施例提供的另一种封装芯片的结构示意图；
图5为本实用新型实施例提供的另一种封装芯片的底部结构示意图；
图6为本实用新型实施例提供的又一种封装芯片的结构示意图；
图7为本实用新型实施例提供的一种芯片模组的结构示意图；
图8为本实用新型实施例提供的另一种芯片模组的结构示意图。
具体实施方式
下面结合附图和实施例对本实用新型作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本实用新型，而非对本实用新型的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本实用新型相关的部分而非全部结构。
图1为现有的芯片模组的结构示意图，如图1所示，封装芯片11采用焊球阵列封装(Ball Grid Array，BGA)技术，封装芯片11的底部设置有阵列焊球111作为电路的I/O端，封装芯片11通过阵列焊球111与印制线路板(Printed Circuit Board,PCB)12进行电连接，通常阵列焊球111的厚度大于100μm，占用了很多空间。
基于上述技术问题，本实用新型实施例提供了一种封装芯片，通过在封装芯片的底部设置多个信号连接点和多个焊盘，将信号连接点与芯片上对应的信号输出引脚电连接，并将信号连接点和焊盘一一对应电连接，通过舍弃尺寸较大的阵列焊球，将较薄的焊盘作为电路的I/O端，从而降低芯片模组的厚度。
以上是本实用新型的核心思想，下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下，所获得的所有其他实施例，都属于本实用新型保护的范围。
图2为本实用新型实施例提供的一种封装芯片的结构示意图，图3为本实用新型实施例提供的一种封装芯片的底部结构示意图，如图2和图3所示，本实用新型实施例提供的封装芯片21包括封装基板211以及安装于封装基板211上的芯片212，封装基板211远离芯片212一侧的表面为第一表面2111，第一表面2111上设置有多个信号连接点31和多个焊盘32，每个信号连接点31电连接一个焊盘32，其中，信号连接点31与芯片212上对应的信号输出引脚电连接。
本实用新型实施例提供的技术方案，在封装基板211远离芯片212一侧的表面设置多个信号连接点31和多个焊盘32，将信号连接点31与芯片212上对应的信号输出引脚电连接，并将每个信号连接点31电连接一个焊盘32，通过舍弃现有技术中尺寸较大的阵列焊球，将较薄的焊盘32作为电路的I/O端，从而降低封装芯片21的厚度。
可选的，采用硅通孔技术(Through Silicon Via，TSV)将信号连接点31与芯片212上对应的信号输出引脚电连接，具体的，参考图2所示，封装芯片21的信号连接点31处设置有通孔22，将铜线或其他连接线穿过通孔22，从而将信号连接点31与芯片212上对应的信号输出引脚电连接。硅通孔技术可以通过垂直互连减小互联长度，减小信号延迟，实现器件集成的小型化。
可选的，如图2所示，硅通孔技术(Through Silicon Via，TSV)可采用斜孔工艺(Trench TSV/shellcase TSV)，以降低封装芯片21的成本，其中，通孔22的高度可为30μm。图4为本实用新型实施例提供的另一种封装芯片的结构示意图，如图4所示，硅通孔技术(Through Silicon Via，TSV)也可采用直孔工艺(Vertical TSV)，与斜孔工艺(TrenchTSV/shellcase TSV)相比，可靠性更高。
继续参考图3所示，可选的，多个焊盘32集中设置于第一表面2111上的第一区域33内，焊盘32通过导线34与对应的信号连接点31电连接。
示例性的，通过重布线设计，将从信号连接点31处连接出来的线路在第一表面2111上引向无信号连接点31的一侧，将该侧设置第一区域33，并在第一区域33制造焊盘32，其中，焊盘32可以以bump或者pad的形式制作，焊盘32的厚度为10μm-50μm。
本实用新型实施例提供的封装芯片21通过重新布线(RDL)，将较为分散的信号连接点31上的信号引到第一区域33中的多个焊盘32上，后续可仅通过第一区域33将印制线路板与焊盘32进行电连接，使得电路的设计更加灵活。
可选的，至少第一表面2111上的第一区域33减薄预设厚度。
示例性的，继续参考图2所示，将封装基板211的第一区域33处减薄预设厚度D1，在后续焊盘32与印制线路板进行电连接时，可仅将印制线路板置于第一区域33中，从而使得封装芯片21与印制线路板的整体厚度降低预设厚度D1，其中，封装基板211的厚度可为100～200μm，预设厚度D1可为10μm-180μm。
图5为本实用新型实施例提供的另一种封装芯片的底部结构示意图，如图5所示，可选的，焊盘32覆盖对应的信号连接点31。
通过将焊盘32覆盖对应的信号连接点31，减少导线34长度，从而节约成本。
可选的，封装芯片21为图像传感器芯片，示例性的，封装芯片21为CMOS图像传感芯片(CIS)，能够应用于图像采集领域。
图6为本实用新型实施例提供的又一种封装芯片的结构示意图，如图6所示，本实用新型实施例提供的封装芯片21还包括玻璃盖板51，玻璃盖板51通过粘结剂52贴附于封装基板211和芯片212远离第一表面2111一侧的表面上。
其中，玻璃盖板51的厚度可为100um-700um，示例性的，玻璃盖板51的厚度为150um；粘结剂52的厚度可为5um-1000um，示例性的，粘结剂52的厚度为20um；玻璃盖板51用于保护芯片212，能够起到防水防碰撞的作用，此外，玻璃盖板具有良好的透光性，使得封装芯片21能够用于光学图像传感器领域。也可以将玻璃盖板51替换成其他材料的盖板，只要不导电即可。
本实用新型实施例提供的技术方案，在封装基板211远离芯片212一侧的表面设置多个信号连接点31和多个焊盘32，将信号连接点31与芯片212上对应的信号输出引脚电连接，并将每个信号连接点31电连接一个焊盘32，本实用新型实施例提供的封装芯片21厚度可达到100μm-300μm，与现有技术中使用阵列焊球排布I/O点的封装芯片相比，省去阵列焊球的高度，将较薄的焊盘32作为电路的I/O端，可明显降低封装芯片21的厚度。
基于同样的发明构思，本实用新型实施例还提供了一种芯片模组，该芯片模组包括上述实施例中所述的任一封装芯片和印制线路板，与上述实施例相同或相应的结构以及术语的解释在此不再赘述。
示例性的，图7为本实用新型实施例提供的一种芯片模组的结构示意图，如图7所示，该芯片模组包括封装芯片21和印制线路板61，封装芯片21通过多个焊盘32与印制线路板61电连接。
本实用新型实施例提供的芯片模组，在封装基板211远离芯片212一侧的表面设置多个信号连接点31和多个焊盘32，将信号连接点31与芯片212上对应的信号输出引脚电连接，并将每个信号连接点31电连接一个焊盘32，通过舍弃现有技术中尺寸较大的阵列焊球，将较薄的焊盘32作为电路的I/O端与印制线路板61进行电连接，从而降低芯片模组的厚度。
继续参考图7所示，可选的，焊盘32通过连接层62与印制线路板61电连接，连接层61的材料为焊料(solder)或导电胶。
其中，导电胶可选用异方性导电胶膜(Anisotropic Conductive Film，ACF)，通过ACF bonding技术将封装芯片21与印制线路板61进行电连接，可靠性高。或采用焊料(solder)将封装芯片21与印制线路板61进行电连接，与典型BGA技术相比，强度大约提高三倍，并降低应用成本和工艺时间，减少返工和二次处理步骤，促进产量的提高，灵活的焊料应用还能够对印制线路板61的变形进行补偿。
可选的，印制线路板61为柔性印制线路板(Flexible Printed Circuit，FPC)。
其中，柔性印制线路板的厚度为80μm-150μm，与厚度大于150μm的PCB硬板相比更加轻薄，从而降低芯片模组的厚度。
继续参考图7所示，可选的，多个焊盘32集中设置于第一表面2111上的第一区域33内，至少第一表面2111上的第一区域33减薄预设厚度D1，其中，预设厚度D1大于或等于印制线路板61和连接层62的总厚度。
示例性的，继续参考图7所示，将封装基板211的第一区域33处减薄预设厚度D1，在焊盘32与印制线路板61进行电连接时，仅将印制线路板61置于第一区域33中，从而使得封装芯片21与印制线路板61的整体厚度降低预设厚度D1。通过使预设厚度D1大于或等于印制线路板61和连接层62的总厚度，从而使得封装芯片21和印制线路板61进行电连接之后，印制线路板61不会增加芯片模组的厚度，与现有技术(如图1所示)相比，有效降低了芯片模组的厚度。
预设厚度D1也可以小于印制线路板61和连接层62的总厚度，只要将封装基板211的第一区域33处减薄即可，示例性的，使得封装芯片21朝向印刷电路板61的一面与印刷电路板61远离封装芯片21的一面的高度差≤50μm，示例性的，封装芯片21朝向印刷电路板61的一面与印刷电路板61远离封装芯片21的一面的高度差为10um。
图8为本实用新型实施例提供的另一种芯片模组的结构示意图，如图8所示，封装芯片21可采用直孔工艺(Vertical TSV)进行封装，与斜孔工艺(Trench TSV/shellcaseTSV)(如图7所示)相比，可靠性更高。
本实用新型实施例提供的芯片模组，通过重新布线(RDL)，将较为分散的信号连接点31上的信号引到第一区域33中的多个焊盘32上，将封装基板211的第一区域33处减薄预设厚度D1，印制线路板61仅通过第一区域33与焊盘32进行电连接，从而有效降低了芯片模组的厚度。本实用新型实施例提供的芯片模组与现有的芯片模组相比，在保证了结构强度和芯片功能的前提下，减少了印制电路板61与阵列焊球111所占用的厚度空间，大大降低了芯片模组整体的厚度。
基于同样的发明构思，本实用新型实施例还提供了一种终端，该终端包括上述实施例中所述的任一芯片模组，与上述实施例相同或相应的结构以及术语的解释在此不再赘述。
注意，上述仅为本实用新型的较佳实施例及所运用技术原理。本领域技术人员会理解，本实用新型不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本实用新型的保护范围。因此，虽然通过以上实施例对本实用新型进行了较为详细的说明，但是本实用新型不仅仅限于以上实施例，在不脱离本实用新型构思的情况下，还可以包括更多其他等效实施例，而本实用新型的范围由所附的权利要求范围决定。
Claims (10)
1.一种封装芯片，其特征在于，包括封装基板以及安装于所述封装基板上的芯片，所述封装基板远离所述芯片一侧的表面为第一表面，所述第一表面上设置有多个信号连接点和多个焊盘，每个所述信号连接点电连接一个所述焊盘；
其中，所述信号连接点与所述芯片上对应的信号输出引脚电连接。
2.根据权利要求1所述的封装芯片，其特征在于，所述多个焊盘集中设置于所述第一表面上的第一区域内；
所述焊盘通过导线与对应所述信号连接点电连接。
3.根据权利要求2所述的封装芯片，其特征在于，至少所述第一表面上的第一区域减薄预设厚度。
4.根据权利要求1所述的封装芯片，其特征在于，所述焊盘覆盖对应所述信号连接点。
5.根据权利要求1所述的封装芯片，其特征在于，还包括玻璃盖板，所述玻璃盖板通过粘结剂贴附于所述封装基板和所述芯片远离所述第一表面一侧的表面上。
6.一种芯片模组，其特征在于，包括上述权利要求1-5中任一项所述的封装芯片，以及印制线路板，所述封装芯片通过所述多个焊盘与所述印制线路板电连接。
7.根据权利要求6所述的芯片模组，其特征在于，所述印制线路板为柔性印制线路板。
8.根据权利要求6所述的芯片模组，其特征在于，所述焊盘通过连接层与所述印制线路板电连接；
所述连接层的材料为焊料或导电胶。
9.根据权利要求8所述的芯片模组，其特征在于，所述多个焊盘集中设置于所述第一表面上的第一区域内，至少所述第一表面上的第一区域减薄预设厚度，所述预设厚度大于或等于所述印制线路板和所述连接层的总厚度。
10.一种终端，其特征在于，包括上述权利要求6-9中任一项所述的芯片模组。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201920807693.3U CN209675269U (zh) | 2019-05-30 | 2019-05-30 | 一种封装芯片、芯片模组及终端 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201920807693.3U CN209675269U (zh) | 2019-05-30 | 2019-05-30 | 一种封装芯片、芯片模组及终端 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN209675269U true CN209675269U (zh) | 2019-11-22 |
Family
ID=68575655
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201920807693.3U Active CN209675269U (zh) | 2019-05-30 | 2019-05-30 | 一种封装芯片、芯片模组及终端 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN209675269U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110112109A (zh) * | 2019-05-30 | 2019-08-09 | 苏州多感科技有限公司 | 一种封装芯片、芯片模组及终端 |
-
2019
- 2019-05-30 CN CN201920807693.3U patent/CN209675269U/zh active Active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110112109A (zh) * | 2019-05-30 | 2019-08-09 | 苏州多感科技有限公司 | 一种封装芯片、芯片模组及终端 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101506975B (zh) | 堆叠管芯封装 | |
| CN101341593B (zh) | 多晶片集成电路封装及形成其的方法 | |
| CN100472782C (zh) | 半导体器件 | |
| CN103201836A (zh) | 具有面阵单元连接体的可堆叠模塑微电子封装 | |
| CN101611481A (zh) | 半导体封装 | |
| CN203103285U (zh) | 一种高密度蚀刻引线框架fcaaqfn封装件 | |
| CN103094240A (zh) | 一种高密度蚀刻引线框架fcaaqfn封装件及其制作工艺 | |
| CN100416811C (zh) | 光电芯片封装构造、制造方法及其芯片承载件 | |
| JP2020512688A (ja) | 消費者向け電子製品のメインボードおよび端末 | |
| CN209675269U (zh) | 一种封装芯片、芯片模组及终端 | |
| CN100524736C (zh) | 堆叠型晶片封装结构 | |
| CN101281901A (zh) | 多芯片整合式影像感测芯片模块及其封装方法 | |
| CN205177820U (zh) | 芯片正背面之间的电性连接结构 | |
| CN101118901B (zh) | 堆叠式芯片封装结构及其制程 | |
| CN115513159A (zh) | 芯片组件、电子设备以及芯片组件的制备方法 | |
| CN110112109A (zh) | 一种封装芯片、芯片模组及终端 | |
| CN100517677C (zh) | 多芯片封装的导线架、其制造方法及其封装构造 | |
| CN108630626A (zh) | 无基板封装结构 | |
| CN210692484U (zh) | 天线封装结构 | |
| JP2004319678A (ja) | 指紋センサ装置及びその製造方法 | |
| CN103474363B (zh) | 一种基于有机基板技术的封装工艺及封装结构 | |
| US6806581B2 (en) | Bonded anisotropic conductive film | |
| CN112614830A (zh) | 一种封装模组及电子设备 | |
| CN114068332A (zh) | 系统级封装结构及其制作方法和电子设备 | |
| CN105590904A (zh) | 一种指纹识别多芯片封装结构及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |