CN101281901A - 多芯片整合式影像感测芯片模块及其封装方法 - Google Patents

多芯片整合式影像感测芯片模块及其封装方法 Download PDF

Info

Publication number
CN101281901A
CN101281901A CNA2007100911334A CN200710091133A CN101281901A CN 101281901 A CN101281901 A CN 101281901A CN A2007100911334 A CNA2007100911334 A CN A2007100911334A CN 200710091133 A CN200710091133 A CN 200710091133A CN 101281901 A CN101281901 A CN 101281901A
Authority
CN
China
Prior art keywords
image sensing
sensing chip
substrate
storage tank
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2007100911334A
Other languages
English (en)
Inventor
刁国栋
谢有德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
XINXIANG PHOTOELECTRIC CO Ltd
Original Assignee
XINXIANG PHOTOELECTRIC CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by XINXIANG PHOTOELECTRIC CO Ltd filed Critical XINXIANG PHOTOELECTRIC CO Ltd
Priority to CNA2007100911334A priority Critical patent/CN101281901A/zh
Publication of CN101281901A publication Critical patent/CN101281901A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]

Landscapes

  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本发明是一种多芯片整合式影像感测芯片模块及其封装方法，包括有一基板、一影像感测芯片、一集成电路以及数根金属导线，所述的基板，其是包括有至少一电路回路，且基板是具有一第一表面以及一第二表面，并在基板的板厚预设位置处设有一容置槽，容置槽是贯穿于第一表面以及第二表面；影像感测芯片，其是具有一作动面与一非作动面，且非作动面是结合在基板的第一表面上，并覆盖在基板的容置槽上方；集成电路，其是设置在基板的容置槽内，并结合在影像感测芯片的非作动面之上；以及数根金属导线，其是将影像感测芯片与集成电路分别与基板电连接。

Description

多芯片整合式影像感测芯片模块及其封装方法
技术领域
本发明涉及一种多芯片整合式影像感测芯片模块封装结构，特别是指一种将不同功能的集成电路与影像感测芯片同时予以封装包覆，达到多芯片整合式影像感测芯片模块薄型化的多芯片整合式影像感测芯片模块结构。
背景技术
随着科技时代的日新月异，各式各样的随身信息电子产品以及设备因应而生，而各式的产品零组件均朝着轻薄短小的目标迈进。如何使产品更具人性化，多机一体的概念，体积缩小携带方便符合人因工程，更合乎消费者便利追求时尚的需求，是目前市场主要的课题之一。而将手机结合数字相机功能甚至是MP3或笔记型计算机，或是将PDA结合数字相机功能，即是其中一项重要的改良突破，如何使其组装更方便迅速，制造过程更简单、体积更轻薄，将是业界发展的主要目标。
请参阅图1所示，其是现有多芯片影像感测芯片模块剖面示意图。现有多芯片影像感测芯片模块1是包括有：一影像感测芯片模块10、以及一集成电路11所组合而成。所述的影像感测芯片模块10是包括有：一基板101、一影像感测芯片102、一承载座103、数根金属导线104、以及一玻璃盖板105。将所述的影像感测芯片102设置在基板101顶面上，以所述的数个金属线104将所述的影像感测芯片102与所述的基板101电连接。利用所述的承载座103环绕所述的影像感测芯片102且设在所述的基板101的顶面上，用以保护所述的影像感测芯片102以及与所述的基板101相导通的数个金属线104，进而在所述的承载座103上设置所述的玻璃盖板105，使所述的影像感测芯片102可通过所述的承载座103上所设的所述的玻璃盖板105撷取外界影像。
所述的集成电路11是凭借将锡球组合在所述的基板101的底面上，且与所述的基板101电连接。通过所述的基板101使所述的集成电路11与所述的影像感测芯片模块10电连接，因此，所述的现有多芯片影像感测芯片模块1整体堆栈的体积与厚度过大，无法进一步达到因应市场薄型化趋势的规格需求。
发明内容
本发明的第一目的在于：提供一多芯片整合式影像感测芯片模块及其封装方法，其是凭借所述的影像感测芯片与一集成电路封装在同一模块内，达到令所述的集成电路可控制所述的影像感测芯片的目的。
本发明的另一目的在于：提供一多芯片整合式影像感测芯片模块，其是凭借所述的基板的板厚预设位置处设有一容置槽，可令所述的集成电路设置在其内，达到降低所述的封装结构的体积的目的。
本发明的又一目的在于：提供一多芯片整合式影像感测芯片模块的封装方法，是可简化其生产制程，大幅降低生产成本的目的。
为实现上述目的，本发明采用的技术方案是：
一种多芯片整合式影像感测芯片模块，包括有一基板、一影像感测芯片、一集成电路以及数根金属导线，其特征在于：所述的基板，其是包括有至少一电路回路，且所述的基板是具有一第一表面以及一第二表面，并在所述的基板的板厚预设位置处设有一容置槽，所述的容置槽是贯穿于所述的第一表面以及所述的第二表面；所述的影像感测芯片，其是具有一作动面与一非作动面，且所述的非作动面是结合在所述的基板的所述的第一表面上，并覆盖在所述的基板的所述的容置槽上方；所述的集成电路，其是设置在所述的基板的所述的容置槽内，并结合在所述的影像感测芯片的所述的非作动面之上；以及，所述的数根金属导线，其是将所述的影像感测芯片与所述的集成电路分别与所述的基板电连接。
其中，所述的多芯片整合式影像感测芯片模块更包括有：
一承载座，其为一中空框架，是结合在所述的基板的第一表面上，且将所述的影像感测芯片覆盖并框围在其框架中，并在所述的承载座中空内缘处设有一个阶梯状的卡合部；
一透明盖板，其是覆盖在所述的承载座的所述的卡合部内，并与所述的影像感测芯片的所述的作动面相对；以及，一胶材，其是将位于所述的容置槽内的所述的集成电路以及与所述的基板所电连接的数根金属导线一并封装在所述的基板上；其中，所述的容置槽是由所述的基板的第二表面往所述的第一表面方向成阶梯状渐缩，依序形成一第一凹阶以及一第二凹阶，且令所述的集成电路设置在所述的第二凹阶之内，并以所述的金属导线将所述的集成电路与所述的第一凹阶连接，使所述的集成电路与所述的基板电连接。
为实现上述目的，本发明采用的技术方案还包括：
一种多芯片整合式影像感测芯片模块，包括有一基板、一影像感测芯片、一集成电路以及数根金属导线，其特征在于：所述的基板，其是包括有至少一电路回路，所述的基板是具有一第一表面以及一第二表面，并在所述的基板的板厚预设位置处设有连续阶梯状渐缩的一容置槽，且依序形成一第一凹阶以及一第二凹阶；所述的影像感测芯片，其是具有一作动面与一非作动面，且所述的非作动面是结合在所述的基板的所述的第一表面上，并设置在所述的基板的所述的容置槽上方；以及，所述的集成电路，其是设置在所述的基板的所述的容置槽的所述的第二凹阶内，所述的集成电路是凭借所述的数根金属导线而电连接在基板的容置槽的第一凹阶处。
其中，所述的多芯片整合式影像感测芯片模块更包括有：一承载座，其为一中空框架，是结合在所述的基板的第一表面上，且将所述的影像感测芯片覆盖并框围在其框架中，并在所述的承载座中空内缘处设有一个阶梯状的卡合部；一透明盖板，其是覆盖在所述的承载座的所述的卡合部内，并与所述的影像感测芯片的所述的作动面相对；以及，一胶材，其是将位于所述的容置槽内的所述的集成电路以及与所述的基板所电连接的数根金属导线一并封装在所述的基板上；所述的容置槽是由所述的基板的第二表面往所述的第一表面方向成阶梯状渐缩，容置槽的第一凹阶是邻接且暴露于第二表面。
其中，所述的容置槽是贯穿于所述的第一表面以及所述的第二表面，所述的集成电路是结合在所述的影像感测芯片的所述的非作动面。
其中，所述的容置槽是由所述的基板的第一表面往所述的第二表面方向成阶梯状渐缩，容置槽的第一凹阶是邻接且暴露于第一表面，第一凹阶在第一表面上的水平开口面积是小于影像感测芯片的面积。
为实现上述目的，本发明采用的技术方案还包括：
一种多芯片整合式影像感测芯片模块封装方法，其特征在于：是包括有下列步骤：(A)提供一基板以及一影像感测芯片，将所述的影像感测芯片设置在所述的基板的一第一表面上，且位于所述的基板的一贯穿的容置槽上方，并以数根金属导线将所述的影像感测芯片与所述的基板电连接；(B)将一集成电路设置在所述的基板的所述的容置槽内，且结合在所述的影像感测芯片的所述的非作动面之上，并以数根金属导线将所述的集成电路与所述的基板电连接；以及，(C)运用一胶材将位于所述的容置槽内的所述的集成电路以及与所述的基板所电连接的数根金属导线一并封装在所述的基板上。
其中，在步骤(A)中更包括有下列步骤：(A1)利用一承载座将所述的影像感测芯片覆盖框围并结合在所述的基板的所述的第一表面上；以及(A2)将一透明盖板覆盖在所述的承载座的一个卡合部内，并与所述的影像感测芯片的一作动面相对。
为实现上述目的，本发明采用的技术方案还包括：
一种多芯片整合式影像感测芯片模块封装方法，其特征在于：是包括有下列步骤：(A)提供一基板，将一集成电路设置在所述的基板的一非贯穿的容置槽内，并以数根金属导线将所述的集成电路与所述的基板电连接；(B)运用一胶材将位于所述的容置槽内的所述的集成电路以及与所述的基板所电连接的数根金属导线一并封装在所述的基板上；以及，(C)将一影像感测芯片的一非作动面设置在所述的基板的一第一表面上，且位于所述的容置槽上方，并以数根金属导线将所述的影像感测芯片与所述的基板电连接。
其中，步骤(C)后更包括有下列步骤：(D)利用一承载座将所述的影像感测芯片覆盖框围并结合在所述的基板的所述的第一表面上；以及(E)将一透明盖板覆盖在所述的承载座的一个卡合部内，并与所述的影像感测芯片的一作动面相对。
与现有技术相比较，本发明具有的有益效果是：由于所述的集成电路是设置在所述的基板的板厚预设位置处所设的所述的容置槽内，进而使所述的多芯片整合式影像感测芯片模块的整体厚度以及体积大幅减少，同时使制造过程简化，不仅将所述的集成电路整合在所述的影像感测芯片模块之内，更进而达到节省制造成本同时使其符合微型化轻薄短小的目的。
附图说明
图1是现有多芯片影像感测芯片模块剖面示意图；
图2是本发明多芯片整合式影像感测芯片模块第一较佳实施例剖视图；
图3是本发明多芯片整合式影像感测芯片模块第二较佳实施例剖视图；
图4是本发明多芯片整合式影像感测芯片模块第三较佳实施例剖视图；
图5是本发明多芯片整合式影像感测芯片模块第四较佳实施例剖视图；
图6A是本发明多芯片整合式影像感测芯片模块封装方法的制程步骤示意图；
图6B是本发明多芯片整合式影像感测芯片模块封装方法的制程步骤示意图；
图6C是本发明多芯片整合式影像感测芯片模块封装方法的制程步骤示意图；
图6D是本发明多芯片整合式影像感测芯片模块封装方法的制程步骤示意图；
图6E是本发明多芯片整合式影像感测芯片模块封装方法的制程步骤示意图；
图7A是本发明多芯片整合式影像感测芯片模块封装方法的另一较佳制程步骤示意图；
图7B是本发明多芯片整合式影像感测芯片模块封装方法的另一较佳制程步骤示意图；
图7C是本发明多芯片整合式影像感测芯片模块封装方法的另一较佳制程步骤示意图；
图7D是本发明多芯片整合式影像感测芯片模块封装方法的另一较佳制程步骤示意图；
图7E是本发明多芯片整合式影像感测芯片模块封装方法的另一较佳制程步骤示意图。
附图标记说明：1-现有多芯片影像感测芯片模块；10-影像感测芯片模块；101-基板；102-影像感测芯片；103-承载座；104-数根金属导线；105-玻璃盖板；11-集成电路；2-多芯片整合式影像感测芯片模块；21-基板；211-第一表面；212-第二表面；213、213a、213b、213c-容置槽；214a、214b、214c-第一凹阶；215a、215b、215c-第二凹阶；22-影像感测芯片；221-作动面；2211-影像感测区；222-非作动面；23-集成电路；24、24’-金属导线；25-承载座；251-卡合部；26-透明盖板；30-胶材。
具体实施方式
为了能更清楚地描述本发明所提出的多芯片整合式影像感测芯片模块，以下将配合图标详细说明的。
请参阅图2所示，图2为本发明多芯片整合式影像感测芯片模块第一较佳实施例剖视图。其中，多芯片整合式影像感测芯片模块2是包括：一基板21、一影像感测芯片22、一集成电路23、数根金属导线24、一承载座25、以及一透明盖板26。所述的基板21更包括：一第一表面211、一第二表面212、以及一容置槽213。所述的影像感测芯片22更包括：一作动面221、以及一非作动面222。
所述的基板21是多层式电路板，其包括有至少一电路回路，且所述的基板21的所述的容置槽213是设置在所述的基板21的预设位置处并贯穿于所述的基板21的所述的第一表面211以及所述的第二表面212。所述的基板21的材质可以是树脂(BT)、玻璃布基有环氧树脂(FR-4、FR-5)、高分子材料、以及陶瓷材料其中之一。
所述的影像感测芯片22是用来撷取外界影像，通常是电荷耦合装置(chargecoupled device，CCD)或互补式金属氧化半导体(complementary metal oxidesemiconductor，CMOS)影像感测装置。所述的影像感测芯片22的所述的作动面221上设有一影像感测区2211，且以所述的影像感测芯片22的所述的非作动面222结合在所述的基板21的所述的第一表面211上，并位于所述的基板21的所述的容置槽213上方，进而以数根金属导线24将所述的影像感测芯片22与所述的基板21电连接。所述的金属导线24可以是铜、金、铝、合金、或其它导电金属材料其中之一。
所述的集成电路23，其是位于所述的基板21的所述的容置槽213内，并结合在所述的影像感测芯片22的所述的非作动面222之上，且利用所述的数根金属导线24’将所述的集成电路23与所述的基板21的所述的第二表面212电连接，进而凭借一胶材30将位于所述的容置槽213内的所述的集成电路23以及与所述的基板21所电连接的数根金属导线24’一并封装在所述的基板21上。所述的集成电路23可以是自动对焦驱动IC、光圈控制IC、快门控制IC、影像处理IC、以及微处理器其中之一。
所述的承载座25其为一中空框架，是结合在所述的基板21的所述的第一表面211上，且将所述的影像感测芯片22以及与所述的基板21电连接的所述的数根金属导线24覆盖并框围在所述的承载座25的框架中，并在所述的承载座25的框架内缘设有一个阶梯状的卡合部251。所述的承载座25的材质可以是聚碳酸酯树脂材料(PC)、液晶高分子材料(LCP)、聚酰胺材料(Nylon)、高分子热塑性材料、以及高分子热固性材料其中之一。
所述的透明盖板26是覆盖在所述的承载座21的所述的卡合部251之内，并与所述的影像感测芯片22的所述的作动面221相对，令所述的作动面221上的所述的影像感测区2211可通过所述的透明盖板26撷取外界影像。所述的透明盖板26可以是红外线滤光玻璃、素玻璃、抗反射玻璃以及蓝玻璃其中之一。
请参阅图3所示，图3为本发明多芯片整合式影像感测芯片模块第二较佳实施例剖视图。由于图3的本发明多芯片整合式影像感测芯片模块第二较佳实施例其大体上与图2所示的第一较佳实施例类似，故相同的组件与结构以下将不再赘述。
请参阅图3所示，本发明的第二较佳实施例的多芯片整合式影像感测芯片模块与前述的第一较佳实施例的不同点在于，所述的容置槽213a是可以是由所述的基板21的第二表面212往所述的第一表面211方向成阶梯状渐缩，依序形成一第一凹阶214a以及一第二凹阶215a。也即，容置槽213c的第一凹阶214c是邻接且暴露于第二表面212，并且，所述的第一凹阶214c在第二表面212上所形成的水平方向开口面积是较第二凹阶215a更大，但是第二凹阶215a的深度则较第一凹阶214c更深，因此产生所述的阶梯状渐缩结构。并且，在本实施例中，所述的容置槽213a的第二凹阶215a是贯穿于所述的基板21的第一表面211。令所述的集成电路23设置在所述的第二凹阶215a之内，并直接结合在所述的影像感测芯片22的所述的非作动面222之上。凭借所述的金属导线24’将所述的集成电路23与所述的容置槽213a的所述的第一凹阶214a处相连接，使所述的集成电路23与所述的基板21电连接，进而利用所述的胶材30将所述的集成电路23与所述的金属导线24’封装在所述的容置槽213a内的同时，可将所述的容置槽213a的第一、第二凹阶214a、215a填满所述的胶材30，达到与所述的基板21的所述的第二表面212同一水平面。
请参阅图4所示，图4为本发明多芯片整合式影像感测芯片模块第三较佳实施例剖视图。由于图4的本发明多芯片整合式影像感测芯片模块第三较佳实施例其大体上与图3所示的第二较佳实施例类似，故相同的组件与结构以下将不再赘述。
请参阅图4所示，本发明的第三较佳实施例的多芯片整合式影像感测芯片模块与前述的第二较佳实施例的不同点在于，所述的容置槽213b的第二凹阶215b并未贯穿所述的基板21的第一表面211，且所述的集成电路23是结合在所述的第二凹阶215b内，凭借所述的金属导线24’将所述的集成电路23与所述的容置槽213b的所述的第一凹阶214b相连接，使所述的集成电路23与所述的基板21电连接，进而利用所述的胶材30将所述的集成电路23与所述的金属导线24’封装在所述的容置槽213b内的同时，可将所述的容置槽213b的第一、第二凹阶214b、215b填满所述的胶材30，达到与所述的基板21的所述的第二表面212同一水平面。
请参阅图5所示，图5为本发明多芯片整合式影像感测芯片模块第四较佳实施例剖视图。由于图5的本发明多芯片整合式影像感测芯片模块第四较佳实施例其大体上与图4所示的第三较佳实施例类似，故相同的组件与结构以下将不再赘述。
请参阅图5所示，本发明的第四较佳实施例的多芯片整合式影像感测芯片模块与前述的第三较佳实施例的不同点在于，所述的容置槽213c是可以是由所述的基板21的第一表面211往所述的第二表面212方向成阶梯状渐缩，依序形成一第一凹阶214c以及一第二凹阶215c，也即，容置槽213c的第一凹阶214c是邻接且暴露于第一表面211。令所述的集成电路23设置在所述的第二凹阶215c之内，凭借所述的金属导线24’将所述的集成电路23与所述的容置槽213c的所述的第一凹阶214c相连接，使所述的集成电路23与所述的基板21电连接，进而利用所述的胶材30将所述的集成电路23与所述的金属导线24’封装在所述的容置槽213c内的同时，可将所述的容置槽213c的第一、第二凹阶214c、215c填满所述的胶材30，达到与所述的基板21的所述的第一表面211同一水平面。在本较佳实施例中，第一凹阶214c在第一表面211上的水平开口面积必须小于影像感测芯片22的面积，如此，影像感测芯片22的周缘才能被结合在基板21的第一表面211上。
请参阅图6A～图6E所示，其是如图3所示的本发明多芯片整合式影像感测芯片模块第二较佳实施例的封装方法的一制程步骤示意图。其步骤包括有：
步骤一：如图6A所示，将所述的影像感测芯片22设置在所述的基板21的所述的第一表面211上，且位于所述的基板21的所述的容置槽213上方，并以数根金属导线24将所述的影像感测芯片22与所述的基板21电连接；
步骤二：如图6B所示，利用所述的承载座25将所述的影像感测芯片22覆盖框围并结合在所述的基板21的所述的第一表面211上；
步骤三：如图6C所示，将所述的透明盖板26覆盖在所述的承载座25的所述的卡合部251内，并与所述的影像感测芯片22的所述的作动面221相对；
步骤四：如图6D所示，将所述的集成电路23设置在所述的基板21的所述的容置槽213内，且结合在所述的影像感测芯片22的所述的非作动面222之上，并以数根金属导线24’将所述的集成电路23与所述的基板21电连接；以及
步骤五：如图6E所示，运用所述的胶材30将位于所述的容置槽213内的所述的集成电路23以及与所述的基板21所电连接的数根金属导线24’一并封装在所述的基板21上。
请参阅图7A～图7E所示，其是如图5所示的本发明多芯片整合式影像感测芯片模块第四较佳实施例的封装方法另一较佳制程步骤示意图。其步骤包括有：
步骤一：如图7A所示，将所述的集成电路23设置在所述的基板21的所述的容置槽213内，并以数根金属导线24’将所述的集成电路23与所述的基板21电连接；
步骤二：如图7B所示，运用所述的胶材30将位于所述的容置槽213内的所述的集成电路23以及与所述的基板21所电连接的数根金属导线24’一并封装在所述的基板21上；
步骤三：如图7C所示，将所述的影像感测芯片22的所述的非作动面222设置在所述的基板21的第一表面211上，且位于所述的容置槽213上方，并以数根金属导线24将所述的影像感测芯片22与所述的基板21电连接；
步骤四：如图7D所示，利用所述的承载座25将所述的影像感测芯片22覆盖框围并结合在所述的基板21的所述的第一表面211上；以及
步骤五：如图7E所示，将所述的透明盖板26覆盖在所述的承载座25的所述的卡合部251内，并与所述的影像感测芯片22的所述的作动面221相对。
综上所述，本发明多芯片整合式影像感测芯片模块2，其中，所述的影像感测芯片22是以所述的非作动面222结合在所述的基板21的所述的第一表面211上，且位于所述的基板21的所述的容置槽213上方，并以数根金属导线24将所述的影像感测芯片22与所述的基板21电连接，进而以所述的承载座25将所述的影像感测芯片22以及与所述的基板21电连接的数个金属导脚24加以覆盖并框围，同时将所述的透明盖板26结合在所述的承载座25的所述的卡合部251内，并与所述的影像感测芯片22的所述的作动面221相对，令所述的作动面221上的所述的影像感测区2211可通过所述的透明盖板26撷取外界影像。
所述的集成电路23是设置在所述的基板21板厚所预设的所述的容置槽213内，并位于所述的影像感测芯片22的所述的非作动面222下方，以数根金属导线24’将所述的集成电路23与所述的基板21电连接，进而在所述的容置槽213内填入所述的胶材30，使所述的集成电路23与所述的金属导线24’一并封装在所述的基板21之上。
以上说明对本发明而言只是说明性的，而非限制性的，本领域普通技术人员理解，在不脱离权利要求所限定的精神和范围的情况下，可作出许多修改、变化或等效，但都将落入本发明的权利要求可限定的范围之内。

Claims (10)

1. 一种多芯片整合式影像感测芯片模块，包括有一基板、一影像感测芯片、一集成电路以及数根金属导线，其特征在于：
所述的基板，其是包括有至少一电路回路，且所述的基板是具有一第一表面以及一第二表面，并在所述的基板的板厚预设位置处设有一容置槽，所述的容置槽是贯穿于所述的第一表面以及所述的第二表面；
所述的影像感测芯片，其是具有一作动面与一非作动面，且所述的非作动面是结合在所述的基板的所述的第一表面上，并覆盖在所述的基板的所述的容置槽上方；
所述的集成电路，其是设置在所述的基板的所述的容置槽内，并结合在所述的影像感测芯片的所述的非作动面之上；以及
所述的数根金属导线，其是将所述的影像感测芯片与所述的集成电路分别与所述的基板电连接。
2. 根据权利要求1所述的多芯片整合式影像感测芯片模块，其特征在于：所述的多芯片整合式影像感测芯片模块更包括有：
一承载座，其为一中空框架，是结合在所述的基板的第一表面上，且将所述的影像感测芯片覆盖并框围在其框架中，并在所述的承载座中空内缘处设有一个阶梯状的卡合部；
一透明盖板，其是覆盖在所述的承载座的所述的卡合部内；以及
一胶材，其是将位于所述的容置槽内的所述的集成电路以及与所述的基板所电连接的数根金属导线一并封装在所述的基板上；
其中，所述的容置槽是由所述的基板的第二表面往所述的第一表面方向成阶梯状渐缩，依序形成一第一凹阶以及一第二凹阶，且令所述的集成电路设置在所述的第二凹阶之内，并以所述的金属导线将所述的集成电路与所述的第一凹阶连接，使所述的集成电路与所述的基板电连接。
3. 一种多芯片整合式影像感测芯片模块，包括有一基板、一影像感测芯片、一集成电路以及数根金属导线，其特征在于：
所述的基板，其是包括有至少一电路回路，所述的基板是具有一第一表面以及一第二表面，并在所述的基板的板厚预设位置处设有连续阶梯状渐缩的一容置槽，且依序形成一第一凹阶以及一第二凹阶；
所述的影像感测芯片，其是具有一作动面与一非作动面，且所述的非作动面是结合在所述的基板的所述的第一表面上，并设置在所述的基板的所述的容置槽上方；以及
所述的集成电路，其是设置在所述的基板的所述的容置槽的所述的第二凹阶内，所述的集成电路是凭借所述的数根金属导线而电连接在基板的容置槽的第一凹阶处。
4. 根据权利要求3所述的多芯片整合式影像感测芯片模块，其特征在于：所述的多芯片整合式影像感测芯片模块更包括有：
一承载座，其为一中空框架，是结合在所述的基板的第一表面上，且将所述的影像感测芯片覆盖并框围在其框架中，并在所述的承载座中空内缘处设有一个阶梯状的卡合部；
一透明盖板，其是覆盖在所述的承载座的所述的卡合部内；以及
一胶材，其是将位于所述的容置槽内的所述的集成电路以及与所述的基板所电连接的数根金属导线一并封装在所述的基板上；
所述的容置槽是由所述的基板的第二表面往所述的第一表面方向成阶梯状渐缩，容置槽的第一凹阶是邻接且暴露于第二表面。
5. 根据权利要求3所述的多芯片整合式影像感测芯片模块，其特征在于：所述的容置槽是贯穿于所述的第一表面以及所述的第二表面，所述的集成电路是结合在所述的影像感测芯片的所述的非作动面。
6. 根据权利要求3所述的多芯片整合式影像感测芯片模块，其特征在于：所述的容置槽是由所述的基板的第一表面往所述的第二表面方向成阶梯状渐缩，容置槽的第一凹阶是邻接且暴露于第一表面，第一凹阶在第一表面上的水平开口面积是小于影像感测芯片的面积。
7. 一种多芯片整合式影像感测芯片模块封装方法，其特征在于：是包括有下列步骤：
(A)提供一基板以及一影像感测芯片，将所述的影像感测芯片设置在所述的基板的一第一表面上，且位于所述的基板的一贯穿的容置槽上方，并以数根金属导线将所述的影像感测芯片与所述的基板电连接；
(B)将一集成电路设置在所述的基板的所述的容置槽内，且结合在所述的影像感测芯片的所述的非作动面之上，并以数根金属导线将所述的集成电路与所述的基板电连接；以及
(C)运用一胶材将位于所述的容置槽内的所述的集成电路以及与所述的基板所电连接的数根金属导线一并封装在所述的基板上。
8. 根据权利要求7所述的多芯片整合式影像感测芯片模块封装方法，其特征在于：在步骤(A)中更包括有下列步骤：
(A1)利用一承载座将所述的影像感测芯片覆盖框围并结合在所述的基板的所述的第一表面上；以及
(A2)将一透明盖板覆盖在所述的承载座的一个卡合部内。
9. 一种多芯片整合式影像感测芯片模块封装方法，其特征在于：是包括有下列步骤：
(A)提供一基板，将一集成电路设置在所述的基板的一非贯穿的容置槽内，并以数根金属导线将所述的集成电路与所述的基板电连接；
(B)运用一胶材将位于所述的容置槽内的所述的集成电路以及与所述的基板所电连接的数根金属导线一并封装在所述的基板上；以及
(C)将一影像感测芯片的一非作动面设置在所述的基板的一第一表面上，且位于所述的容置槽上方，并以数根金属导线将所述的影像感测芯片与所述的基板电连接。
10. 根据权利要求9所述的多芯片整合式影像感测芯片模块封装方法，其特征在于：步骤(C)后更包括有下列步骤：
(D)利用一承载座将所述的影像感测芯片覆盖框围并结合在所述的基板的所述的第一表面上；以及
(E)将一透明盖板覆盖在所述的承载座的一个卡合部内。
CNA2007100911334A 2007-04-04 2007-04-04 多芯片整合式影像感测芯片模块及其封装方法 Pending CN101281901A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNA2007100911334A CN101281901A (zh) 2007-04-04 2007-04-04 多芯片整合式影像感测芯片模块及其封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNA2007100911334A CN101281901A (zh) 2007-04-04 2007-04-04 多芯片整合式影像感测芯片模块及其封装方法

Publications (1)

Publication Number Publication Date
CN101281901A true CN101281901A (zh) 2008-10-08

Family

ID=40014284

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2007100911334A Pending CN101281901A (zh) 2007-04-04 2007-04-04 多芯片整合式影像感测芯片模块及其封装方法

Country Status (1)

Country Link
CN (1) CN101281901A (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102901921A (zh) * 2012-09-21 2013-01-30 中国空间技术研究院 一种用于单粒子试验的通用芯片保护装置
CN103635059A (zh) * 2013-11-08 2014-03-12 华为技术有限公司 一种电子设备
CN104051439A (zh) * 2013-03-14 2014-09-17 台积固态照明股份有限公司 具有ic集成照明模块的led
CN106206473A (zh) * 2016-08-30 2016-12-07 无锡中微高科电子有限公司 集成电路塑料封装结构及其制备方法
CN109592634A (zh) * 2018-12-07 2019-04-09 中国科学院上海微系统与信息技术研究所 有源基板及其制备方法
CN111524467A (zh) * 2020-06-11 2020-08-11 厦门通富微电子有限公司 一种显示装置及其制备方法
CN117410238A (zh) * 2023-12-14 2024-01-16 青岛泰睿思微电子有限公司 内埋芯片的打线种球封装结构

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102901921A (zh) * 2012-09-21 2013-01-30 中国空间技术研究院 一种用于单粒子试验的通用芯片保护装置
CN102901921B (zh) * 2012-09-21 2015-01-14 中国空间技术研究院 一种用于单粒子试验的通用芯片保护装置
CN104051439A (zh) * 2013-03-14 2014-09-17 台积固态照明股份有限公司 具有ic集成照明模块的led
CN103635059A (zh) * 2013-11-08 2014-03-12 华为技术有限公司 一种电子设备
CN103635059B (zh) * 2013-11-08 2016-09-28 华为技术有限公司 一种电子设备
CN106206473A (zh) * 2016-08-30 2016-12-07 无锡中微高科电子有限公司 集成电路塑料封装结构及其制备方法
CN109592634A (zh) * 2018-12-07 2019-04-09 中国科学院上海微系统与信息技术研究所 有源基板及其制备方法
CN109592634B (zh) * 2018-12-07 2020-10-09 中国科学院上海微系统与信息技术研究所 有源基板及其制备方法
CN111524467A (zh) * 2020-06-11 2020-08-11 厦门通富微电子有限公司 一种显示装置及其制备方法
CN117410238A (zh) * 2023-12-14 2024-01-16 青岛泰睿思微电子有限公司 内埋芯片的打线种球封装结构
CN117410238B (zh) * 2023-12-14 2024-09-13 青岛泰睿思微电子有限公司 内埋芯片的打线种球封装结构

Similar Documents

Publication Publication Date Title
CN110832835B (zh) 定焦摄像模组及电子设备
KR102472566B1 (ko) 반도체 패키지
CN101281901A (zh) 多芯片整合式影像感测芯片模块及其封装方法
US7772685B2 (en) Stacked semiconductor structure and fabrication method thereof
US6670221B2 (en) Semiconductor device having a built-in contact-type sensor and manufacturing method thereof
EP1639644B1 (en) Integrated circuit package having stacked integrated circuits and method therefor
US20050012032A1 (en) Camera module for compact electronic equipments
US20100328525A1 (en) Camera module
US7855441B2 (en) Semiconductor card package and method of forming the same
US20060091487A1 (en) Manufacturing method of solid-state image sensing device
EP1984949A2 (en) A sip module with a single sided lid
US20090001365A1 (en) Memory card fabricated using sip/smt hybrid technology
US20070278701A1 (en) Semiconductor package and method for fabricating the same
TWI666743B (zh) 感測器封裝件及其製作方法
US20110001857A1 (en) Photographing module
CN109729242B (zh) 摄像模组及其扩展走线封装感光组件、拼板组件和制造方法
US20090014827A1 (en) Image sensor module at wafer level, method of manufacturing the same, and camera module
CN107611147A (zh) 多芯片塑胶球状数组封装结构
CN106548989A (zh) 摄像模块及其制造方法
CN101179086A (zh) 镶嵌式影像感测芯片的封装结构
CN214955005U (zh) 一种可smt的超薄光学屏下指纹模组
CN112236863A (zh) 感光组件及其制作方法
CN101090077A (zh) 半导体封装件及其制法
US6791842B2 (en) Image sensor structure
CN212303668U (zh) 影像感测组件、影像传感器模组以及电子设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication