CN117410238A - 内埋芯片的打线种球封装结构 - Google Patents

内埋芯片的打线种球封装结构 Download PDF

Info

Publication number
CN117410238A
CN117410238A CN202311713291.4A CN202311713291A CN117410238A CN 117410238 A CN117410238 A CN 117410238A CN 202311713291 A CN202311713291 A CN 202311713291A CN 117410238 A CN117410238 A CN 117410238A
Authority
CN
China
Prior art keywords
chip
wiring layer
packaging structure
wire bonding
cavity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311713291.4A
Other languages
English (en)
Inventor
廖顺兴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qingdao Tairuisi Microelectronics Co ltd
Original Assignee
Qingdao Tairuisi Microelectronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qingdao Tairuisi Microelectronics Co ltd filed Critical Qingdao Tairuisi Microelectronics Co ltd
Priority to CN202311713291.4A priority Critical patent/CN117410238A/zh
Publication of CN117410238A publication Critical patent/CN117410238A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures

Abstract

本发明公开了一种内埋芯片的打线种球封装结构，包括ALN基板、玻璃基板和芯片；ALN基板内形成有空腔，使ALN基板呈U形结构，芯片内埋式贴装在空腔内，玻璃基板密封嵌装在空腔的顶部并罩盖在芯片上方；玻璃基板与芯片之间通过打线种球电性连接，玻璃基板与ALN基板之间通过打线种球电性连接。本发明涉及集成电路技术领域，能够解决现有技术中芯片金线连接导致的封装结构尺寸大和线路密集度低、以及UV胶老化导致封装结构受外界湿气影响大的问题。

Description

内埋芯片的打线种球封装结构
技术领域
本发明涉及集成电路技术领域，尤其涉及一种内埋芯片的打线种球封装结构。
背景技术
传统的芯片封装工艺流程是：将芯片3贴装至层压基板6上，芯片3通过金线7与层压基板6电性连接；再将侧盖8通过胶体固定在层压基板6上，盖板9通过无影胶（UV胶）10粘贴固定在侧盖8顶部，如附图1所示。现有技术的芯片封装结构存在以下不足之处：
1、由于芯片通过金线与层压基板电性连接，侧盖所需的横向和竖向尺寸较大，导致封装结构的尺寸较大；同时，由于金线在空间上需求较大的空间，也导致了封装结构内的线路布置无法提高密集度，制约封装结构的线路布置。
2、侧盖通过UV胶与顶盖和层压基板固定，UV胶在长期使用后老化，导致密封性能降低，外界湿气进入封装结构内部，影响芯片的可靠性。
因此，需要提供一种内埋芯片的打线种球封装结构，能够解决现有技术中芯片金线连接导致的封装结构尺寸大和线路密集度低、以及UV胶老化导致封装结构受外界湿气影响大的问题。
发明内容
本发明的目的在于提供一种内埋芯片的打线种球封装结构，能够解决现有技术中芯片金线连接导致的封装结构尺寸大和线路密集度低、以及UV胶老化导致封装结构受外界湿气影响大的问题。
本发明是这样实现的：
一种内埋芯片的打线种球封装结构，包括ALN基板、玻璃基板和芯片；ALN基板内形成有空腔，使ALN基板呈U形结构，芯片内埋式贴装在空腔内，玻璃基板密封嵌装在空腔的顶部并罩盖在芯片上方；玻璃基板与芯片之间通过打线种球电性连接，玻璃基板与ALN基板之间通过打线种球电性连接。
所述的玻璃基板的底面上设有第一布线层，芯片的顶面上设有第二布线层，第一布线层的第一端与第二布线层之间通过第一球电性连接。
所述的ALN基板的空腔内壁上形成有凸台，凸台位于玻璃基板的下方；凸台上设有第三布线层，第三布线层的一端与第一布线层的第二端通过第二球电性连接。
所述的ALN基板内形成有通孔，ALN基板的底部设有第四布线层，第三布线层通过设置在通孔内的连接部与第四布线层电性连接。
所述的玻璃基板密封嵌装在空腔的顶部，并使空腔形成一个真空腔体。
所述的玻璃基板的顶面与ALN基板的顶面齐平。
所述的ALN基板由表面均匀涂覆氮化铝涂层的砷化镓材料制成。
本发明与现有技术相比，具有以下有益效果：
1、本发明由于采用了带有空腔的ALN基板和玻璃基板，玻璃基板嵌装在空腔的顶部，用于真空封闭空腔内的芯片，不仅能够在厚度上大大减小封装结构的体积，也能提高封装结构的气密性，降低外界湿气对芯片和整个封装结构的影响，保证封装结构的可靠性。
2、本发明由于采用了打线种球的方式电性连接ALN基板、芯片和玻璃基板，ALN基板和玻璃基板能够满足布线层的布线需求，种球的方式能够在保证布线层之间可靠电性连接的同时减少横向和竖向的空间需求，进一步减小封装结构的体积，有利于封装结构的小型化和线路密集度的提高。
3、本发明结构简单，易于制作，可靠性高，可广泛应用于影像感测芯片等各种芯片封装结构中，成本较低。
附图说明
图1是现有技术的芯片封装结构剖视图；
图2是本发明内埋芯片的打线种球封装结构的剖视图。
图中，1 ALN基板，101空腔，102凸台，103第三布线层，104第四布线层，105连接部，2玻璃基板，201第一布线层，3芯片，301第二布线层，4第一球，5第二球，6层压基板，7金线，8侧盖，9盖板，10无影胶。
实施方式
下面结合附图和具体实施例对本发明作进一步说明。
请参见附图2，一种内埋芯片的打线种球封装结构，包括ALN（氮化铝）基板1、玻璃基板2和芯片3；ALN基板1内形成有空腔101，使ALN基板1呈U形结构，芯片3内埋式贴装在空腔101内，玻璃基板2密封嵌装在空腔101的顶部并罩盖在芯片3上方；玻璃基板2与芯片3之间通过打线种球电性连接，玻璃基板2与ALN基板1之间通过打线种球电性连接。
空腔101的尺寸可根据芯片3的尺寸确定，ALN基板1的厚度可根据空腔101的厚度适应性选择，芯片3内埋贴装在空腔101内，可减少封装结构的厚度，从而减小封装结构的整体尺寸。芯片3可根据使用需求选择影像感测芯片等，芯片3采用常规的胶体连接、键合连接等方式贴装在空腔101内，此处不再赘述。
同时，通过打线种球的电性连接方式不仅能够满足封装结构的电性连接要求，也能相比传统的金线连接方式更加节省竖向和横向空间，进一步减小封装结构的整体尺寸，有利于提高线路布置的密集度。采用ALN基板1和玻璃基板2能够满足打线种球的布线要求。
玻璃基板2通过嵌装的方式固定在空腔101的顶部，能够提高整个封装结构的气密性，避免了现有技术中UV胶长期使用后老化导致容易受到外界湿气入侵的问题，从而保证了芯片和整个封装结构的可靠性。
所述的玻璃基板2的底面上设有第一布线层201，芯片3的顶面上设有第二布线层301，第一布线层201的第一端与第二布线层301之间通过第一球4电性连接。
第二布线层301、第一布线层201和第一球4占用的横向和竖向空间较少，能在够保证打线种球电性连接可靠性的同时大大减小封装结构的尺寸。
第二布线层301和第一布线层201可采用常规的再布线技术根据线路设计要求进行布线，第一球4可采用锡球等导电性能良好的金属材料，锡球可通过现有技术的回流技术实现第二布线层301和第一布线层201的电性连接。第一球4球体结构的电性连接性能好，且体积小，有利于减小封装结构的尺寸，提高线路布置密集度。
所述的ALN基板1的空腔101内壁上形成有凸台102，凸台102位于玻璃基板2的下方；凸台102上设有第三布线层103，第三布线层103的一端与第一布线层201的第二端通过第二球5电性连接。
凸台102的高度可根据玻璃基板2的厚度和打线种球的高度确定，便于第三布线层103的布线。第三布线层103、第一布线层201和第二球5占用的横向和竖向空间较少，能在够保证打线种球电性连接可靠性的同时大大减小封装结构的尺寸。
第三布线层103可采用常规的再布线技术根据线路设计要求进行布线，第二球5可采用锡球等导电性能良好的金属材料，锡球可通过现有技术的回流技术实现第三布线层103和第一布线层201的电性连接。第二球5球体结构的电性连接性能好，且体积小，有利于减小封装结构的尺寸，提高线路布置密集度。
第二布线层301、第一布线层201和第三布线层103的布线形式、第二球5和第一球4的数量可根据实际线路设计要求确定。
所述的ALN基板1内形成有通孔（图中未示出），ALN基板1的底部设有第四布线层104，第三布线层103通过设置在通孔内的连接部105与第四布线层104电性连接。
连接部105可采用铜等具有良好导电性能的金属材料制成，以保证第三布线层103与第四布线层104的电性连接，从而保证封装结构与外部元器件的电性连接。
所述的玻璃基板2密封嵌装在空腔101的顶部，并使空腔101形成一个真空腔体，能够进一步提高封装结构内部的气密性能，减少外部湿气对芯片和整个封装结构可靠性的影响。
所述的玻璃基板2的顶面与ALN基板1的顶面齐平，外形美观，且最大程度的在厚度上减小了封装结构的尺寸。
所述的ALN基板1由表面均匀涂覆氮化铝涂层的砷化镓材料制成。
氮化铝ALN能够在最高2200℃下保证结构和性能的稳定，室温强度高，受到温度影响较小，且具有良好的导热性、较小的热膨胀系数、良好的介电性能，是较好的耐冲击材料和绝缘材料。砷化镓材料表面的氮化铝涂层，能保护它在退火工艺中免受离子的注入，结构稳定性高。
请参见附图1，本发明的封装工艺是：
提供一ALN基板1，在ALN基板1内根据芯片3的尺寸形成一空腔101，空腔101向上贯穿ALN基板1的顶面，并将芯片3贴装在ALN基板1的空腔101内。
ALN基板1的空腔101的内壁上形成凸台102，并在凸台102处设置第三布线层103，在ALN基板1的底面上布置第四布线层104，ALN基板1内形成通孔并通过导电金属填充在通孔内形成连接部105，用于电性连接第三布线层103和第四布线层104。
根据空腔101的顶面尺寸提供一玻璃基板2，并玻璃基板2的底面上设置第一布线层201。芯片3上设置第二布线层301。将玻璃基板2匹配嵌装至空腔101的顶部，并使空腔101内部形成真空状态，提高空腔101的气密性。
通过打线种球技术，使第二布线层301通过第一球4与第一布线层201电性连接，第三布线层103通过第二球5与第一布线层201电性连接，从而保证了整个封装结构的电性连接。
以上仅为本发明的较佳实施例而已，并非用于限定发明的保护范围，因此，凡在本发明的精神和原则之内所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (7)

1.一种内埋芯片的打线种球封装结构，其特征是：包括ALN基板（1）、玻璃基板（2）和芯片（3）；ALN基板（1）内形成有空腔（101），使ALN基板（1）呈U形结构，芯片（3）内埋式贴装在空腔（101）内，玻璃基板（2）密封嵌装在空腔（101）的顶部并罩盖在芯片（3）上方；玻璃基板（2）与芯片（3）之间通过打线种球电性连接，玻璃基板（2）与ALN基板（1）之间通过打线种球电性连接。
2.根据权利要求1所述的内埋芯片的打线种球封装结构，其特征是：所述的玻璃基板（2）的底面上设有第一布线层（201），芯片（3）的顶面上设有第二布线层（301），第一布线层（201）的第一端与第二布线层（301）之间通过第一球（4）电性连接。
3.根据权利要求2所述的内埋芯片的打线种球封装结构，其特征是：所述的ALN基板（1）的空腔（101）内壁上形成有凸台（102），凸台（102）位于玻璃基板（2）的下方；凸台（102）上设有第三布线层（103），第三布线层（103）的一端与第一布线层（201）的第二端通过第二球（5）电性连接。
4.根据权利要求1或3所述的内埋芯片的打线种球封装结构，其特征是：所述的ALN基板（1）内形成有通孔，ALN基板（1）的底部设有第四布线层（104），第三布线层（103）通过设置在通孔内的连接部（105）与第四布线层（104）电性连接。
5.根据权利要求1-3任一所述的内埋芯片的打线种球封装结构，其特征是：所述的玻璃基板（2）密封嵌装在空腔（101）的顶部，并使空腔（101）形成一个真空腔体。
6.根据权利要求5所述的内埋芯片的打线种球封装结构，其特征是：所述的玻璃基板（2）的顶面与ALN基板（1）的顶面齐平。
7.根据权利要求1或3或6所述的内埋芯片的打线种球封装结构，其特征是：所述的ALN基板（1）由表面均匀涂覆氮化铝涂层的砷化镓材料制成。
CN202311713291.4A 2023-12-14 2023-12-14 内埋芯片的打线种球封装结构 Pending CN117410238A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311713291.4A CN117410238A (zh) 2023-12-14 2023-12-14 内埋芯片的打线种球封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311713291.4A CN117410238A (zh) 2023-12-14 2023-12-14 内埋芯片的打线种球封装结构

Publications (1)

Publication Number Publication Date
CN117410238A true CN117410238A (zh) 2024-01-16

Family

ID=89489354

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311713291.4A Pending CN117410238A (zh) 2023-12-14 2023-12-14 内埋芯片的打线种球封装结构

Country Status (1)

Country Link
CN (1) CN117410238A (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001118947A (ja) * 1999-10-19 2001-04-27 Nec Corp 半導体装置用パッケージの製造方法及び半導体装置
JP2005129608A (ja) * 2003-10-22 2005-05-19 Matsushita Electric Works Ltd 立体回路配線基板とその製造法
CN101281901A (zh) * 2007-04-04 2008-10-08 欣相光电股份有限公司 多芯片整合式影像感测芯片模块及其封装方法
JP2013074048A (ja) * 2011-09-27 2013-04-22 Kyocera Corp 半導体素子収納用パッケージおよび半導体装置
CN103426830A (zh) * 2013-07-15 2013-12-04 中国电子科技集团公司第五十五研究所 一种基于低温共烧陶瓷的倒装焊接的表贴型外壳结构
CN114975312A (zh) * 2022-05-25 2022-08-30 无锡中微高科电子有限公司 内嵌微流道的硅基三维封装结构及其制作方法
CN219820472U (zh) * 2023-03-28 2023-10-13 青岛泰睿思微电子有限公司 封装厚度可调整的注塑模具

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001118947A (ja) * 1999-10-19 2001-04-27 Nec Corp 半導体装置用パッケージの製造方法及び半導体装置
JP2005129608A (ja) * 2003-10-22 2005-05-19 Matsushita Electric Works Ltd 立体回路配線基板とその製造法
CN101281901A (zh) * 2007-04-04 2008-10-08 欣相光电股份有限公司 多芯片整合式影像感测芯片模块及其封装方法
JP2013074048A (ja) * 2011-09-27 2013-04-22 Kyocera Corp 半導体素子収納用パッケージおよび半導体装置
CN103426830A (zh) * 2013-07-15 2013-12-04 中国电子科技集团公司第五十五研究所 一种基于低温共烧陶瓷的倒装焊接的表贴型外壳结构
CN114975312A (zh) * 2022-05-25 2022-08-30 无锡中微高科电子有限公司 内嵌微流道的硅基三维封装结构及其制作方法
CN219820472U (zh) * 2023-03-28 2023-10-13 青岛泰睿思微电子有限公司 封装厚度可调整的注塑模具

Similar Documents

Publication Publication Date Title
CN1065662C (zh) 半导体芯片封装及其制造方法
US5998860A (en) Double sided single inline memory module
US6956741B2 (en) Semiconductor package with heat sink
US6731015B2 (en) Super low profile package with stacked dies
US5710695A (en) Leadframe ball grid array package
US6770961B2 (en) Carrier frame and semiconductor package including carrier frame
US7327021B2 (en) Multi-level semiconductor module
US8169067B2 (en) Low profile ball grid array (BGA) package with exposed die and method of making same
US20070013038A1 (en) Semiconductor package having pre-plated leads and method of manufacturing the same
KR101007900B1 (ko) 반도체 장치 및 그 제조 방법
JP2859194B2 (ja) プラスチックパッケージ型半導体集積回路及びその製造 方法
US20100270667A1 (en) Semiconductor package with multiple chips and substrate in metal cap
KR20060017711A (ko) 높은 열 방출 능력을 구비한 전력용 모듈 패키지 및 그제조방법
KR20020036578A (ko) 스택구조의 인텔리젠트 파워 모듈 패키지 및 그 제조방법
JPH0878574A (ja) 半導体装置及びその製造方法
US5796038A (en) Technique to produce cavity-up HBGA packages
CN103618041A (zh) 一种esd保护的led封装结构及其封装方法
US20090140425A1 (en) Chip Package
CN114883287A (zh) 半导体封装结构及封装方法
CN117410238A (zh) 内埋芯片的打线种球封装结构
JPS63133553A (ja) 半導体パツケ−ジ
US6320126B1 (en) Vertical ball grid array integrated circuit package
CN101752338A (zh) 球栅阵列封装结构及其封装工艺
JP2003110089A (ja) 半導体電力用モジュール及びその製造方法
JP2908330B2 (ja) リードフレーム，半導体装置及び半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination