CN114975312A - 内嵌微流道的硅基三维封装结构及其制作方法 - Google Patents

内嵌微流道的硅基三维封装结构及其制作方法 Download PDF

Info

Publication number
CN114975312A
CN114975312A CN202210573704.2A CN202210573704A CN114975312A CN 114975312 A CN114975312 A CN 114975312A CN 202210573704 A CN202210573704 A CN 202210573704A CN 114975312 A CN114975312 A CN 114975312A
Authority
CN
China
Prior art keywords
silicon
layer
cover plate
substrate
micro
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210573704.2A
Other languages
English (en)
Inventor
朱家昌
李聪
王刚
吉勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuxi Zhongwei High Tech Electronic Co ltd
Original Assignee
Wuxi Zhongwei High Tech Electronic Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuxi Zhongwei High Tech Electronic Co ltd filed Critical Wuxi Zhongwei High Tech Electronic Co ltd
Priority to CN202210573704.2A priority Critical patent/CN114975312A/zh
Publication of CN114975312A publication Critical patent/CN114975312A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明涉及内嵌微流道的硅基三维封装结构及其制作方法，它包括上层以及底层嵌入式硅基TSV转接板；上层嵌入式硅基TSV转接板包括密封盖板层、导电连接体与上层微流道散热功能层，密封盖板层包括硅基基板盖板、盖板TSV阵列以及流体出入口；上层微流道散热功能层包括硅基基板、基板TSV阵列、基板槽体、粘接体、功能芯片、再布线层、流体通孔、阵列凸点与垫片；底层嵌入式硅基TSV转接板包括密封盖板层、导电连接体、底层微流道散热功能层；底层微流道散热功能层比上层微流道散热功能层少了流体通孔与垫片。本发明能有效地增强三维封装器件散热能力、提升三维封装器件集成密度并降低三维封装系统层间热阻和信号互连延迟。

Description

内嵌微流道的硅基三维封装结构及其制作方法
技术领域
本发明属于集成电路封装技术领域，具体地说是一种内嵌微流道的硅基三维封装结构及其制作方法。
背景技术
过去的几十年里，集成电路的发展一直遵循摩尔定律，通过不断缩小特征尺寸以满足集成电路低成本、高性能的发展需求。但随着集成电路工艺制程持续向3nm/2nm推进，器件短沟道效应严重，功耗和热问题严峻，开发时间和开发成本越来越高，“摩尔定律”日趋放缓，在此背景下，三维封装技术被业界寄予厚望，将从另一个维度来延续摩尔定律的“经济效益”。
与传统平面封装技术相比，三维封装技术采用更短的垂直通孔作为互连，全局互连数量及平均长度将大幅缩小，同时更易实现体硅CMOS和其它非硅器件（GaAs、GaN、SiC等）的异质集成，具有集成度高、重构性好等特点，能显著减少信号互连延迟、提高芯片集成度、降低芯片成本，是未来集成电路领域的发展方向。然而，随着芯片集成度的提高，芯片工作过程中产生的热量容易集中在封装体内，难以有效散出，目前散热问题是制约三维封装技术发展的主要原因之一。
传统的散热手段如加热沉、风冷、液冷等，能够将三维封装体表面的温度降低，但内层器件的热量难以有效散出，而且随着堆叠层数的增加，现有的散热装置效果也越来越不明显。硅基三维封装内嵌微流道散热技术是将微流道集成在硅基转接板内部，利用微流体工质流动带走内层芯片工作时产生的热量，确保器件在合适的温度下工作，具有极高传热效率。所以为了满足三维封装器件高性能、高散热的发展需求，亟需开发一种内嵌微流道的硅基三维封装结构。
发明内容
本发明的目的是克服现有技术中存在的不足，提供一种能有效地增强三维封装器件散热能力、提升三维封装器件集成密度并降低三维封装系统层间热阻和信号互连延迟的内嵌微流道的硅基三维封装结构及其制作方法。
按照本发明提供的技术方案，所述内嵌微流道的硅基三维封装结构，它包括三维封装结构，所述三维封装结构包括自上而下设置的至少一层上层嵌入式硅基TSV转接板以及位于上层嵌入式硅基TSV转接板下方的底层嵌入式硅基TSV转接板；
所述上层嵌入式硅基TSV转接板包括密封盖板层以及在密封盖板层的下表面通过导电连接体固定的上层微流道散热功能层；所述密封盖板层包括硅基基板盖板、硅基基板盖板内的盖板TSV阵列以及硅基基板盖板上开设的流体出入口，盖板TSV阵列的通孔以及流体出入口均贯通硅基基板盖板；所述上层微流道散热功能层包括硅基基板、在硅基基板内的基板TSV阵列、在硅基基板的下表面开设的基板槽体、在基板槽体的底面通过粘接体粘接固定的功能芯片、在硅基基板的下表面设置的再布线层、在对应功能芯片上方的硅基基板上开设的微流道、贯穿硅基基板以及再布线层的流体通孔；在再布线层上设有能将功能芯片信号引出的阵列凸点和实现层间流体在微流道内密封的垫片；
所述底层嵌入式硅基TSV转接板包括密封盖板层以及在密封盖板层的下表面通过导电连接体固定的底层微流道散热功能层；所述密封盖板层包括硅基基板盖板、硅基基板盖板内的盖板TSV阵列以及硅基基板盖板上开设的流体出入口，盖板TSV阵列的通孔以及流体出入口均贯通硅基基板盖板；所述底层微流道散热功能层包括硅基基板、在硅基基板内的基板TSV阵列、在硅基基板的下表面开设的基板槽体、在基板槽体的底面通过粘接体粘接固定的功能芯片、在硅基基板的下表面设置的再布线层、在对应功能芯片上方的硅基基板上开设的微流道；在再布线层上设有能将功能芯片信号引出的阵列凸点。
作为优选，所述导电连接体的材料为金、铜、锡铅合金、锡银合金、锡银铜合金或者导电胶。
作为优选，所述微流道的尺寸大于功能芯片的尺寸或者功能芯片的实际热源尺寸，且微流道的结构为直线型、S型或者折线型。
作为优选，所述粘接体的材料为焊料片或者有机胶材。
作为优选，所述阵列凸点的材料为锡铅合金、锡银合金或者锡银铜合金。
上述的内嵌微流道的硅基三维封装结构的制作方法，该方法包括以下步骤：
步骤1、提供硅基基板，在硅基基板上采用TSV工艺制作出基板TSV阵列，且基板TSV阵列的通孔贯通硅基基板；
步骤2、采用刻蚀工艺在硅基基板上制作出基板槽体，基板槽体的深度小于硅基基板的厚度；
步骤3、将功能芯片埋入硅基基上的基板槽体内，功能芯片通过粘接体粘接固定于基板槽体的底面上；
步骤4、在埋入了功能芯片的硅基基板的芯片有源面一侧制作再布线层，再布线层覆盖在硅基基板的表面并与功能芯片和基板TSV阵列电连接；
步骤5、提供临时键合载板，在临时键合载板的表面制作临时键合层，将步骤4所得硅基基板的再布线层一侧通过临时键合层与临时键合载板固定连接，临时键合层覆盖在临时键合载板的表面；
步骤6、然后通过硅刻蚀工艺，在硅基基板的非芯片有源面一侧制作制作出微流道和流体通孔，得到上层微流道散热功能层，流体通孔贯通硅基基板；
步骤7、提供硅基基板盖板，在硅基基板盖板上采用TSV工艺制作出盖板TSV阵列，且盖板TSV阵列的通孔贯通硅基基板盖板，然后通过硅刻蚀工艺，在硅基基板盖板上制作出流体出入口，流体出入口贯通硅基基板盖板，得到密封盖板层；
步骤8、将步骤7得到的密封盖板层与步骤6得到的上层微流道散热功能层通过导电连接体进行机械和电连接，实现基板TSV阵列与盖板TSV阵列连通和密封盖板层与上层微流道散热功能层之间流体的密封；
步骤9、通过临时解键合工艺，去除再布线层一侧的临时键合层和临时键合载板后，采用植球工艺在再布线层上制作实现功能芯片信号引出的阵列凸点和实现层间流体在微流道内密封的垫片，得到上层嵌入式硅基TSV转接板，备用；
步骤10、重复步骤1至步骤5，再通过硅刻蚀工艺，在硅基基板的非芯片有源面一侧制作制作出微流道，得到底层微流道散热功能层，微流道的深度不超过硅基基板除去基板槽体后的结余厚度；
步骤11、重复步骤7，将步骤7得到的密封盖板层与步骤10得到的底层微流道散热功能层通过导电连接体进行机械和电连接，实现基板TSV阵列与盖板TSV阵列连通和密封盖板层与底层微流道散热功能层之间流体的密封；
步骤12、通过临时解键合工艺，去除步骤11中再布线层一侧的临时键合层和临时键合载板后，采用标准植球工艺在再布线层上制作实现转功能芯片信号引出的阵列凸点，得到底层嵌入式硅基TSV转接板；
步骤13、采用标准堆叠工艺将步骤9得到的至少一块上层嵌入式硅基TSV转接板和步骤12得到的底层嵌入式硅基TSV转接板自上而下堆叠，得到三维封装结构。
作为优选，步骤3中，功能芯片与粘接体的厚度之和不超过基板槽体的深度。
作为优选，步骤6中，所述微流道的深度不超过硅基基板除去基板槽体后的结余厚度。
本发明的优点在于：
（1）、尺寸在微米级别的微流道结构直接集成在三维封装层间硅基转接板内部，引入冷却剂将不同层功能芯片有源区（尤其是热点区域）的发热量带走，这种“短距离”的散热方式是一种直接、高效的主动散热方式，消除了传统散热方式存在的界面热阻，解决三维封装内部芯片热量堆积散热难的问题，赋予三维封装器件主动散热能力，有效提升散热水平。
（2）、功能芯片埋入硅基转接基板能够缩小芯片间互连距离，提高信号传输速度，减少信号串扰、噪声和电磁干扰，提升电性能，降低三维封装器件尺寸，提高封装集成度，节省硅基转接板外层空间，提升器件连接的机械强度，结构紧凑，安全可靠。
附图说明
图1是本发明步骤1利用硅基基板制作TSV阵列示意图。
图2是本发明步骤2利用带TSV阵列硅基基板制作基板槽体示意图。
图3是本发明步骤3在基板槽体内埋入功能芯片示意图。
图4是本发明步骤4在功能芯片有源面一侧硅基基板上制作再布线层示意图。
图5是本发明步骤5在硅基基板上再布线层与临时键合载板固定连接示意图。
图6是本发明步骤6在硅基基板上制作微流道散热功能层示意图。
图7是本发明步骤7硅基基板上制作密封盖板层示意图。
图8是本发明步骤8密封盖板层与微流道散热功能层连接示意图。
图9是本发明步骤9得到的上层嵌入式硅基TSV转接板结构示意图。
图10是本发明步骤10在硅基基板上制作底层微流道散热功能层示意图。
图11是本发明步骤11密封盖板层与底层微流道散热功能层连接示意图。
图12是本发明步骤12得到的底层嵌入式硅基TSV转接板结构示意图。
图13是本发明步骤13得到的内嵌微流道的硅基三维封装结构示意图。
具体实施方式
下面结合具体实施例对本发明作进一步说明。
一种内嵌微流道的硅基三维封装结构，如图13所示，它包括三维封装结构1，所述三维封装结构1包括自上而下设置的至少一层上层嵌入式硅基TSV转接板2以及位于上层嵌入式硅基TSV转接板2下方的底层嵌入式硅基TSV转接板20；
所述上层嵌入式硅基TSV转接板2包括密封盖板层9以及在密封盖板层9的下表面通过导电连接体11固定的上层微流道散热功能层3；所述密封盖板层9包括硅基基板盖板26、硅基基板盖板26内的盖板TSV阵列40以及硅基基板盖板26上开设的流体出入口10，盖板TSV阵列40的通孔以及流体出入口10均贯通硅基基板盖板26；所述上层微流道散热功能层3包括硅基基板16、在硅基基板16内的基板TSV阵列4、在硅基基板16的下表面开设的基板槽体15、在基板槽体15的底面通过粘接体7粘接固定的功能芯片6、在硅基基板16的下表面设置的再布线层8、在对应功能芯片6上方的硅基基板16上开设的微流道5、贯穿硅基基板16以及再布线层8的流体通孔14；在再布线层8上设有能将功能芯片6信号引出的阵列凸点12和实现层间流体在微流道5内密封的垫片13；
所述底层嵌入式硅基TSV转接板20包括密封盖板层9以及在密封盖板层9的下表面通过导电连接体11固定的底层微流道散热功能层30；所述密封盖板层9包括硅基基板盖板26、硅基基板盖板26内的盖板TSV阵列40以及硅基基板盖板26上开设的流体出入口10，盖板TSV阵列40的通孔以及流体出入口10均贯通硅基基板盖板26；所述底层微流道散热功能层30包括硅基基板16、在硅基基板16内的基板TSV阵列4、在硅基基板16的下表面开设的基板槽体15、在基板槽体15的底面通过粘接体7粘接固定的功能芯片6、在硅基基板16的下表面设置的再布线层8、在对应功能芯片6上方的硅基基板16上开设的微流道5；在再布线层8上设有能将功能芯片6信号引出的阵列凸点12。
所述导电连接体11的材料包括但不限于金、铜、锡铅合金、锡银合金、锡银铜合金等金属或者导电胶。
所述微流道5的尺寸大于功能芯片6的尺寸或者功能芯片6的实际热源尺寸，且微流道5结构包括但不限于直线型、S型、折线型等。
所述粘接体7的材料包括但不限于焊料片或有机胶材。
所述阵列凸点12的材料包括但不限于锡铅、锡银以及锡银铜等。
上述的内嵌微流道的硅基三维封装结构的制作方法，该方法包括以下步骤：
步骤1、提供硅基基板16，在硅基基板16上采用常规TSV工艺制作出所需节距、深宽比的基板TSV阵列4，且基板TSV阵列4的通孔贯通硅基基板16，如图1所示；
步骤2、采用常规的刻蚀工艺在硅基基板16上制作出基板槽体15，基板槽体15的深度不超过硅基基板16的厚度，如图2所示；
步骤3、将功能芯片6埋入硅基基16上的基板槽体15内，功能芯片6通过粘接体7粘接固定于基板槽体15的底面上，如图3所示，所述粘接体7的材料包括但不限于焊料片或有机胶材；功能芯片6与粘接体7的总体厚度不超过基板槽体15的深度；
步骤4、通过但不限于溅射、光刻、电镀等工艺，在埋入了功能芯片6的硅基基板16的芯片有源面一侧制作再布线层8，如图4所示，再布线层8覆盖在硅基基板16的表面并与功能芯片6和基板TSV阵列4电连接；
步骤5、提供临时键合载板17，通过但不限于旋涂、贴膜等工艺在临时键合载板17的表面制作临时键合层18，将步骤4所得硅基基板16的再布线层8一侧通过临时键合层18与临时键合载板17固定连接，如图5所示；临时键合层18覆盖在临时键合载板17表面，所述临时键合载板17的材料包括但不限于硅、玻璃、不锈钢等；
步骤6、然后通过但不限于激光刻蚀、深反应离子刻蚀等硅刻蚀工艺，在硅基基板16的非芯片有源面一侧制作制作出微流道5和流体通孔14，得到上层微流道散热功能层3，流体通孔14贯通硅基基板16，如图6所示，流体通孔14贯通硅基基板16，所述微流道5的深度不超过硅基基板16除去基板槽体15后的结余厚度，微流道5的整体尺寸大于功能芯片尺寸或功能芯片实际热源尺寸，所述微流道5的结构包括但不限于直线型、S型、折线型等；
步骤7、提供硅基基板盖板26，在硅基基板盖板26上采用TSV工艺制作出盖板TSV阵列40，且盖板TSV阵列40的通孔贯通硅基基板盖板26，然后通过但不限于激光刻蚀、深反应离子刻蚀等硅刻蚀工艺，在硅基基板盖板26上制作出流体出入口10，流体出入口10贯通硅基基板盖板26，得到密封盖板层9，如图7所示；
步骤8、通过但不限于胶粘接、焊接等工艺，将步骤7得到的密封盖板层9与步骤6得到的上层微流道散热功能层3通过导电连接体11进行机械和电连接，实现基板TSV阵列4与盖板TSV阵列40连通和密封盖板层9与上层微流道散热功能层3之间流体的密封，如图8所示；所述导电连接体11的材料包括但不限于金、铜、锡铅合金、锡银合金、锡银铜合金等金属或导电胶；
步骤9、通过但不限于激光拆解、热拆解、化药拆解等临时解键合工艺，去除再布线层8一侧的临时键合层18和临时键合载板17后，采用植球工艺在再布线层8上制作实现功能芯片6信号引出的阵列凸点12和实现层间流体在微流道5内密封的垫片13，得到上层嵌入式硅基TSV转接板2，备用；如图9所示；所述阵列凸点12的大小根据再布线层8表面焊盘的直径和节距而定，阵列凸点12的材料包括但不限于锡铅合金、锡银合金以及锡银铜合金等；
步骤10、重复步骤1至步骤5，通过但不限于激光刻蚀、深反应离子刻蚀等硅刻蚀工艺，在硅基基板16的非芯片有源面一侧制作制作出微流道5，得到底层微流道散热功能层30，如图10所示，所述流道散热功能层3中不包含流体通孔14，微流道5的深度不超过硅基基板16除去基板槽体15后的结余厚度，微流道5的整体尺寸大于功能芯片尺寸或功能芯片实际热源尺寸，所述微流道5的结构包括但不限于直线型、S型、折线型等；
步骤11、重复步骤7，通过但不限于胶粘接、焊接等工艺，将步骤7得到的密封盖板层9与步骤10得到的底层微流道散热功能层30通过导电连接体11进行机械和电连接，实现基板TSV阵列4与盖板TSV阵列40连通和密封盖板层9与底层微流道散热功能层30之间流体的密封，如图11所示；所述导电连接体11的材料包括但不限于金、铜、锡铅合金、锡银合金、锡银铜合金等金属或导电胶；
步骤12、通过但不限于激光拆解、热拆解、化药拆解等临时解键合工艺，去除步骤11中再布线层8一侧的临时键合层18和临时键合载板17后，采用标准植球工艺在再布线层8上制作实现功能芯片6信号引出的阵列凸点12，得到底层嵌入式硅基TSV转接板20，如图12所示，所述阵列凸点12的大小根据再布线层8表面焊盘的直径和节距而定，阵列凸点12的材料包括但不限于锡铅合金、锡银合金以及锡银铜合金等；
步骤13、采用标准堆叠工艺将步骤9得到的至少一块上层嵌入式硅基TSV转接板2和步骤12得到的底层嵌入式硅基TSV转接板20自上而下堆叠，得到三维封装结构1，如图13所示；所述三维封装结构1中上层嵌入式硅基TSV转接板2的层数包括但不限于1层，底层嵌入式硅基TSV转接板20内不制作流体通孔14和垫片13；通过微流道5和功能芯片6同时嵌入硅基TSV转接板2内，提升了三维封装结构1的集成度和散热水平，满足三维封装器件高性能、高散热需求。

Claims (8)

1.一种内嵌微流道的硅基三维封装结构，其特征是：它包括三维封装结构（1），所述三维封装结构（1）包括自上而下设置的至少一层上层嵌入式硅基TSV转接板（2）以及位于上层嵌入式硅基TSV转接板（2）下方的底层嵌入式硅基TSV转接板（20）；
所述上层嵌入式硅基TSV转接板（2）包括密封盖板层（9）以及在密封盖板层（9）的下表面通过导电连接体（11）固定的上层微流道散热功能层（3）；所述密封盖板层（9）包括硅基基板盖板（26）、硅基基板盖板（26）内的盖板TSV阵列（40）以及硅基基板盖板（26）上开设的流体出入口（10），盖板TSV阵列（40）的通孔以及流体出入口（10）均贯通硅基基板盖板（26）；所述上层微流道散热功能层（3）包括硅基基板（16）、在硅基基板（16）内的基板TSV阵列（4）、在硅基基板（16）的下表面开设的基板槽体（15）、在基板槽体（15）的底面通过粘接体（7）粘接固定的功能芯片（6）、在硅基基板（16）的下表面设置的再布线层（8）、在对应功能芯片（6）上方的硅基基板（16）上开设的微流道（5）、贯穿硅基基板（16）以及再布线层（8）的流体通孔（14）；在再布线层（8）上设有能将功能芯片（6）信号引出的阵列凸点（12）和实现层间流体在微流道（5）内密封的垫片（13）；
所述底层嵌入式硅基TSV转接板（20）包括密封盖板层（9）以及在密封盖板层（9）的下表面通过导电连接体（11）固定的底层微流道散热功能层（30）；所述密封盖板层（9）包括硅基基板盖板（26）、硅基基板盖板（26）内的盖板TSV阵列（40）以及硅基基板盖板（26）上开设的流体出入口（10），盖板TSV阵列（40）的通孔以及流体出入口（10）均贯通硅基基板盖板（26）；所述底层微流道散热功能层（30）包括硅基基板（16）、在硅基基板（16）内的基板TSV阵列（4）、在硅基基板（16）的下表面开设的基板槽体（15）、在基板槽体（15）的底面通过粘接体（7）粘接固定的功能芯片（6）、在硅基基板（16）的下表面设置的再布线层（8）、在对应功能芯片（6）上方的硅基基板（16）上开设的微流道（5）；在再布线层（8）上设有能将功能芯片（6）信号引出的阵列凸点（12）。
2.根据权利要求1所述的内嵌微流道的硅基三维封装结构，其特征是：所述导电连接体（11）的材料为金、铜、锡铅合金、锡银合金、锡银铜合金或者导电胶。
3.根据权利要求1所述的内嵌微流道的硅基三维封装结构，其特征是：所述微流道（5）的尺寸大于功能芯片（6）的尺寸或者功能芯片（6）的实际热源尺寸，且微流道（5）的结构为直线型、S型或者折线型。
4.根据权利要求1所述的内嵌微流道的硅基三维封装结构，其特征是：所述粘接体（7）的材料为焊料片或者有机胶材。
5.根据权利要求1所述的内嵌微流道的硅基三维封装结构，其特征是：所述阵列凸点（12）的材料为锡铅合金、锡银合金或者锡银铜合金。
6.权利要求1所述的内嵌微流道的硅基三维封装结构的制作方法，其特征是该方法包括以下步骤：
步骤1、提供硅基基板（16），在硅基基板（16）上采用TSV工艺制作出基板TSV阵列（4），且基板TSV阵列（4）的通孔贯通硅基基板（16）；
步骤2、采用刻蚀工艺在硅基基板（16）上制作出基板槽体（15），基板槽体（15）的深度小于硅基基板（16）的厚度；
步骤3、将功能芯片（6）埋入硅基基（16）上的基板槽体（15）内，功能芯片（6）通过粘接体（7）粘接固定于基板槽体（15）的底面上；
步骤4、在埋入了功能芯片（6）的硅基基板（16）的芯片有源面一侧制作再布线层（8），再布线层（8）覆盖在硅基基板（16）的表面并与功能芯片（6）和基板TSV阵列（4）电连接；
步骤5、提供临时键合载板（17），在临时键合载板（17）的表面制作临时键合层（18），将步骤4所得硅基基板（16）的再布线层（8）一侧通过临时键合层（18）与临时键合载板（17）固定连接，临时键合层（18）覆盖在临时键合载板（17）的表面；
步骤6、然后通过硅刻蚀工艺，在硅基基板（16）的非芯片有源面一侧制作制作出微流道（5）和流体通孔（14），得到上层微流道散热功能层（3），流体通孔（14）贯通硅基基板（16）；
步骤7、提供硅基基板盖板（26），在硅基基板盖板（26）上采用TSV工艺制作出盖板TSV阵列（40），且盖板TSV阵列（40）的通孔贯通硅基基板盖板（26），然后通过硅刻蚀工艺，在硅基基板盖板（26）上制作出流体出入口（10），流体出入口（10）贯通硅基基板盖板（26），得到密封盖板层（9）；
步骤8、将步骤7得到的密封盖板层（9）与步骤6得到的上层微流道散热功能层（3）通过导电连接体（11）进行机械和电连接，实现基板TSV阵列（4）与盖板TSV阵列（40）连通和密封盖板层（9）与上层微流道散热功能层（3）之间流体的密封；
步骤9、通过临时解键合工艺，去除再布线层（8）一侧的临时键合层（18）和临时键合载板（17）后，采用植球工艺在再布线层（8）上制作实现转功能芯片（6）信号引出的阵列凸点（12）和实现层间流体在微流道（5）内密封的垫片（13），得到上层嵌入式硅基TSV转接板（2），备用；
步骤10、重复步骤1至步骤5，再通过硅刻蚀工艺，在硅基基板（16）的非芯片有源面一侧制作制作出微流道（5），得到底层微流道散热功能层（30），微流道（5）的深度不超过硅基基板（16）除去基板槽体（15）后的结余厚度；
步骤11、重复步骤7，将步骤7得到的密封盖板层（9）与步骤10得到的底层微流道散热功能层（30）通过导电连接体（11）进行机械和电连接，实现基板TSV阵列（4）与盖板TSV阵列（40）连通和密封盖板层（9）与底层微流道散热功能层（30）之间流体的密封；
步骤12、通过临时解键合工艺，去除步骤11中再布线层（8）一侧的临时键合层（18）和临时键合载板（17）后，采用标准植球工艺在再布线层（8）上制作实现功能芯片（6）信号引出的阵列凸点（12），得到底层嵌入式硅基TSV转接板（20）；
步骤13、采用标准堆叠工艺将步骤9得到的至少一块上层嵌入式硅基TSV转接板（2）和步骤12得到的底层嵌入式硅基TSV转接板（20）自上而下堆叠，得到三维封装结构（1）。
7.根据权利要求6所述的内嵌微流道的硅基三维封装结构的制作方法，其特征是：步骤3中，功能芯片（6）与粘接体（7）的厚度之和不超过基板槽体（15）的深度。
8.根据权利要求6所述的内嵌微流道的硅基三维封装结构的制作方法，其特征是：步骤6中，所述微流道（5）的深度不超过硅基基板（16）除去基板槽体（15）后的结余厚度。
CN202210573704.2A 2022-05-25 2022-05-25 内嵌微流道的硅基三维封装结构及其制作方法 Pending CN114975312A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210573704.2A CN114975312A (zh) 2022-05-25 2022-05-25 内嵌微流道的硅基三维封装结构及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210573704.2A CN114975312A (zh) 2022-05-25 2022-05-25 内嵌微流道的硅基三维封装结构及其制作方法

Publications (1)

Publication Number Publication Date
CN114975312A true CN114975312A (zh) 2022-08-30

Family

ID=82955573

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210573704.2A Pending CN114975312A (zh) 2022-05-25 2022-05-25 内嵌微流道的硅基三维封装结构及其制作方法

Country Status (1)

Country Link
CN (1) CN114975312A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116435258A (zh) * 2023-06-13 2023-07-14 中诚华隆计算机技术有限公司 一种芯片的封装方法及其封装结构
CN117202481A (zh) * 2023-09-08 2023-12-08 中国电子科技集团公司第二十六研究所 基于三维堆叠结构的模组及其制备方法
CN117219518A (zh) * 2023-11-07 2023-12-12 之江实验室 微流道基板及其制造方法、晶上封装结构及其制造方法
CN117410238A (zh) * 2023-12-14 2024-01-16 青岛泰睿思微电子有限公司 内埋芯片的打线种球封装结构

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116435258A (zh) * 2023-06-13 2023-07-14 中诚华隆计算机技术有限公司 一种芯片的封装方法及其封装结构
CN116435258B (zh) * 2023-06-13 2023-09-26 中诚华隆计算机技术有限公司 一种芯片的封装方法及其封装结构
CN117202481A (zh) * 2023-09-08 2023-12-08 中国电子科技集团公司第二十六研究所 基于三维堆叠结构的模组及其制备方法
CN117219518A (zh) * 2023-11-07 2023-12-12 之江实验室 微流道基板及其制造方法、晶上封装结构及其制造方法
CN117219518B (zh) * 2023-11-07 2024-04-23 之江实验室 微流道基板及其制造方法、晶上封装结构及其制造方法
CN117410238A (zh) * 2023-12-14 2024-01-16 青岛泰睿思微电子有限公司 内埋芯片的打线种球封装结构

Similar Documents

Publication Publication Date Title
CN114975312A (zh) 内嵌微流道的硅基三维封装结构及其制作方法
CN109524373B (zh) 嵌入式微流道的三维主动散热封装结构及其制作工艺
CN113257757B (zh) 一种硅基扇出型封装结构及其制备方法
US20080142954A1 (en) Multi-chip package having two or more heat spreaders
CN111128976B (zh) 一种芯片堆叠封装散热结构及制作方法
CN113675178B (zh) 半导体封装件、半导体器件及其形成方法
CN111244050A (zh) 芯片级集成微流体散热模块及制备方法
CN111952194B (zh) 一种射频芯片液冷散热工艺
CN112768432B (zh) 一种集成大功率射频芯片的微流体转接板及其制备方法
US11901263B2 (en) Semiconductor device and manufacturing method thereof
CN111653489A (zh) 一种基于多层散热结构的三维射频模组制作方法
US11776879B1 (en) Three-dimensional stacked package structure with micro-channel heat dissipation structure and packaging method thereof
WO2022241846A1 (zh) 一种包括嵌入歧管式微流道的引线键合结构及其制备方法
CN212434615U (zh) 一种具备微流道散热功能的tsv转接板
CN112234037B (zh) 一种嵌入式金刚石硅基微流体散热转接板及其制备方法
KR102423373B1 (ko) 반도체 디바이스 및 그 제조 방법
CN111863768A (zh) 一种具备微流道散热功能的tsv转接板及其制备方法
CN117219518B (zh) 微流道基板及其制造方法、晶上封装结构及其制造方法
CN219203149U (zh) 一种电热分离的微流道散热系统
CN113479841B (zh) 一种硅基微流道基板制备方法
CN112542433B (zh) 一种芯片封装结构及封装方法
EP4160663A1 (en) A type of bumpless and wireless semiconductor device
WO2024131431A1 (en) Thermal expansion matched chip module with integrated liquid cooling
CN111115549B (zh) 低温封装结构及方法
CN118748179A (zh) 一种三维射频微系统及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination