CN112542433B - 一种芯片封装结构及封装方法 - Google Patents

一种芯片封装结构及封装方法 Download PDF

Info

Publication number
CN112542433B
CN112542433B CN202011416545.2A CN202011416545A CN112542433B CN 112542433 B CN112542433 B CN 112542433B CN 202011416545 A CN202011416545 A CN 202011416545A CN 112542433 B CN112542433 B CN 112542433B
Authority
CN
China
Prior art keywords
chip
micro
channel
substrate
filling
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011416545.2A
Other languages
English (en)
Other versions
CN112542433A (zh
Inventor
王全龙
曹立强
王国军
戴风伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Center for Advanced Packaging Co Ltd
Original Assignee
National Center for Advanced Packaging Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Center for Advanced Packaging Co Ltd filed Critical National Center for Advanced Packaging Co Ltd
Priority to CN202011416545.2A priority Critical patent/CN112542433B/zh
Publication of CN112542433A publication Critical patent/CN112542433A/zh
Application granted granted Critical
Publication of CN112542433B publication Critical patent/CN112542433B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout

Abstract

本发明提供一种芯片封装结构及封装方法，芯片封装结构包括：第一基片，所述第一基片具有第一表面，所述第一基片中具有容纳槽，所述容纳槽朝向第一表面；位于所述容纳槽中的芯片填充件，所述芯片填充件的侧壁与所述容纳槽的侧壁之间的间隔区域为第一微流道。把芯片填充件置于容纳槽中，芯片填充件的侧壁可以通过第一微流道进行散热，芯片四周散热效果较好，提高了芯片的可靠性。

Description

一种芯片封装结构及封装方法
技术领域
本发明涉及半导体技术领域，具体涉及一种芯片封装结构及封装方法。
背景技术
随着电子产品多功能化和小型化的发展，高密度微电子组装技术在新 一代电子产品上逐渐成为主流，在工业技术水平的发展下，人们对于电子 元件的散热性能也提出了更为严格的要求。在芯片领域，芯片尺寸的不断 减小，芯片集成度的不断提高，封装密度也越来越高，使得单位体积芯片 的功耗急剧增大，芯片的温度急剧升高，导致芯片的可靠性降低，影响芯 片的正常工作，芯片的散热问题已经成为电子设备正常运行的关键要素， 而微流道散热是非常有效的解决方案。
现有技术中芯片封装结构的散热能力较差。
发明内容
因此，本发明要解决的技术问题在于克服现有技术中芯片微流道散热 效果较差的问题，从而提供一种芯片封装结构及封装方法。
本发明提供一种芯片封装结构，包括：第一基片，所述第一基片具有 第一表面，所述第一基片中具有容纳槽，所述容纳槽朝向第一表面；位于 所述容纳槽中的芯片填充件，所述芯片填充件的侧壁与所述容纳槽的侧壁 之间的间隔区域为第一微流道。
可选的，还包括：支撑件，所述支撑件位于所述容纳槽中且位于所述 芯片填充件背向第一表面的一侧；位于所述支撑件的侧部且位于所述芯片 填充件与所述容纳槽的底面之间的间隔区域为第二微流道，所述第二微流 道与所述第一微流道贯通。
可选的，所述第一基片中还具有第三微流道，且所述第三微流道位于 所述第二微流道背向所述芯片填充件的一侧；所述芯片填充件中具有延伸 在部分厚度的芯片填充件中的第四微流道；所述第二微流道分别与第三微 流道和所述第四微流道连通。
可选的，所述芯片填充件包括芯片本体和位于芯片本体背向所述第一 表面一侧的填充基片；所述第四微流道位于所述填充基片中且与所述芯片 本体间隔；所述支撑件与所述填充基片接触。
可选的，还包括：位于所述芯片本体和所述填充基片之间的散热层； 所述第四微流道位于所述填充基片中且与所述散热层间隔，或者所述第四 微流道位于所述填充基片中且延伸至散热层背向所述芯片本体一侧的表 面。
可选的，所述散热层的材料包括银浆、导热硅脂或石墨。
可选的，所述芯片填充件仅包括芯片本体；所述支撑件与所述芯片本 体的背面接触；所述芯片本体包括芯片衬底和芯片器件层，所述芯片衬底 背向所述芯片器件层的表面为芯片本体的背面；所述第四微流道位于所述 芯片衬底中且与所述芯片器件层间隔。
可选的，所述芯片填充件包括芯片本体；所述芯片封装结构还包括： 朝向所述第一表面且与所述芯片本体电学连接的第一互连结构；转接板， 所述转接板位于所述第一互连结构背向所述第一基片的一侧表面；贯穿所 述转接板的第一导电插塞，所述第一导电插塞通过所述第一互连结构与所 述芯片本体电学连接。
可选的，还包括：若干个子封装结构，每个子封装结构均包括第一基 片、芯片填充件、转接板、第一互连结构、第一导电插塞和第一微流道； 若干个子封装结构上下键合在一起，对于位于相邻的两个第一基板之间的 转接板，所述转接板的上表面和下表面均与第一基片键合。
可选的，每个子封装结构中的芯片填充件在垂直于若干子封装结构堆 叠的水平方向上相互错位。
可选的，第一互连结构包括：第一绝缘层和位于第一绝缘层中的第一 导电结构；所述导电插塞通过第一导电结构与所述芯片本体电学连接；所 述芯片封装结构还包括：位于所述第一绝缘层中的密封件，密封件与所述 芯片本体朝向所述第一互连结构的表面的边缘区域接触，所述密封件与所 述第一导电结构间隔。
可选的,所述第一基片中还具有第五微流道，所述第五微流道位于所述 芯片填充件的侧部，第五微流道与第一微流道间隔或连通；所述转接板中 具有第六微流道，所述第六微流道与所述第五微流道贯通；所述第一表面 通过第二键合件与部分第一互连结构键合；位于第一互连结构和第一表面 之间且位于第二键合件侧部的间隔区域构成第七微流道，第七微流道分别 与所述第五微流道、第六微流道和第一微流道连通。
可选的，所述第一基片中还具有第五微流道，所述第五微流道位于所 述芯片填充件的侧部，第五微流道与第一微流道间隔或连通；所述转接板 中具有第六微流道，同一个子封装结构中的所述第六微流道与所述第五微 流道贯通；所述第一表面通过第二键合件与部分第一互连结构键合；位于 第一互连结构和第一表面之间且位于第二键合件侧部的间隔区域构成第七 微流道，第七微流道分别与所述第五微流道、第六微流道和第一微流道连 通；对于相邻的子封装结构，一个子封装结构中的第五微流道和另一个子 封装结构中的第六微流道相互贯通。
本发明还提供一种芯片封装方法，用于形成本发明的芯片封装结构， 包括如下步骤：提供第一基片和芯片填充件，所述第一基片具有第一表面； 在所述第一基片中形成容纳槽，所述容纳槽朝向第一表面；把芯片填充件 置于所述容纳槽内，所述芯片填充件的侧壁与所述容纳槽的侧壁之间的间 隔区域形成第一微流道。
可选的，所述芯片填充件包括芯片本体；还包括如下步骤：提供转接 板，在所述转接板中形成第一导电插塞；在所述转接板的一侧形成第一互 连结构，所述第一导电插塞与所述第一互连结构电连接；将所述芯片本体 与所述第一互连结构通过第四键合件键合在一起；把芯片填充件置于所述 容纳槽内的步骤包括：将所述芯片本体与所述第一互连结构通过第四键合 件键合在一起之后，将所述芯片本体置于所述容纳槽内；将所述芯片本体置于所述容纳槽内的过程中，将述第一基片的第一表面与所述第一互连结 构通过第二键合件键合在一起。
可选的，还包括：形成若干个子封装结构，每个子封装结构均包括第 一基片、芯片填充件、转接板、第一互连结构、第一导电插塞和第一微流 道；把多个所述子封装结构上下键合形成三维堆叠封装结构，每个所述子 封装结构中的芯片填充件在垂直于若干子封装结构堆叠的水平方向上相互 错位。
本发明技术方案具有以下有益效果：
1.本发明技术方案提供的芯片封装结构，包括：第一基片，所述第一 基片具有第一表面，所述第一基片中具有容纳槽，所述容纳槽朝向第一表 面；位于所述容纳槽中的芯片填充件，所述芯片填充件的侧壁与所述容纳 槽的侧壁之间的间隔区域为第一微流道。所述芯片填充件可以通过位于芯 片填充件周侧的第一微流道进行散热，第一微流道中的冷液可以直接接触 到芯片填充件，使得芯片填充件的散热效果提高。
2.进一步，在芯片填充件背向第一表面的一侧和容纳槽之间通过设置 支撑件形成第二微流道，芯片填充件背向第一表面的一侧的表面可以通过 第二微流道进行散热，进一步提高了芯片填充件的散热效果。
3.进一步，第一基片中还具有第三微流道，整体提高了第一基片的散 热能力；芯片填充件中具有延伸在部分厚度的芯片填充件中的第四微流道， 进一步提高了芯片填充件的散热效果；第二微流道分别与第三微流道和第 四微流道连通，同时第一微流道与第二微流道连通，因此，芯片填充件的 周侧都被冷液环绕，保障了芯片填充件的散热效果。
4.进一步，芯片填充件包括芯片本体和填充基片，第四微流道位于填 充基片中且与芯片本体间隔，可以避免直接在芯片本体上开设第四微流道， 既可以防止对芯片本体产生破坏，又可以对芯片本体进行散热。
5.进一步，芯片本体和填充基片之间设有散热层，使芯片本体的热量 通过散热层传递到填充基片中，具有较好的热传导作用。
6.进一步，散热层的材料包括银浆，银浆具有良好的导热性，能够较 好的传递芯片本体的热量至填充基片中。
7.进一步，芯片填充件仅包括芯片本体，芯片本体包括芯片衬底和芯 片器件层，第四微流道位于芯片衬底中且与芯片器件层间隔，简化了芯片 填充件和第四微流道的制作程序，提高了芯片封装结构的制作效率，且避 免对芯片器件层产生破坏。
8.进一步，芯片封装结构包括第一互连结构和转接板，并且与芯片本 体电连接，实现了芯片本体与外部件的信号互通。
9.进一步，芯片封装结构包括若干个上下键合的子封装结构，提高了 芯片封装结构的应用范围，适用于三维封装领域。
10.进一步，每个子封装结构中的芯片填充件在垂直于若干子封装结构 堆叠的水平方向上相互错位,可以避免相邻芯片产生的热量聚集，降低了热 源密度，提高了芯片封装结构的散热性能。
11.进一步，芯片封装结构还包括位于第一绝缘层中的密封件，密封件 使芯片本体中的导电区处于密封状态，防止芯片本体的导电区被冷液接触 等原因导致短路等异常。
12.进一步，第一基片中还具有第五微流道，整体提高了第一基片的散 热能力；转接板中具有第六微流道，整体提高了转接板的散热能力；第六 微流道与第五微流道贯通，使冷液可以在第一基片和转接板之间流通，整 体提高了芯片封装结构的散热能力。
13.进一步，相邻的子封装结构，一个子封装结构中的第五微流道和另 一个子封装结构中的第六微流道相互贯通，使三维封装结构中的冷液可以 上、下流通，提高了三维封装结构的散热效果。
14.本发明技术方案提供的芯片封装方法，提供第一基片和芯片填充 件，所述第一基片具有第一表面；在所述第一基片中形成容纳槽，所述容 纳槽朝向第一表面；把芯片填充件置于所述容纳槽内，所述芯片填充件的 侧壁与所述容纳槽的侧壁之间的间隔区域形成第一微流道。所述芯片填充 件可以通过位于芯片填充件周侧的第一微流道进行散热，第一微流道中的 冷液可以直接接触到芯片填充件，使得芯片填充件的散热效果提高。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下 面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍， 显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普 通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获 得其他的附图。
图1至图13为本发明一实施例芯片封装结构形成过程的结构示意图；
图14为本发明一实施例提供的另一芯片封装结构的结构示意图；
图15为本发明一实施例提供的芯片封装结构三维堆叠键合的结构示意 图。
具体实施方式
一种芯片封装结构，芯片封装结构具有微流道，微流道设在芯片背面 一侧，此种结构仅对芯片的背面散热，散热效果受到限制，作为改进，还 提供了一种双面散热结构，在芯片的正面和背面均设有微流道，提高了散 热效果，但是芯片的四周散热效果仍然较差，并且在三维集成封装结构中， 散热能力也有待提高。
在此基础上，本发明一实施例提供一种芯片封装结构，包括：第一基 片，所述第一基片具有第一表面，所述第一基片中具有容纳槽，所述容纳 槽朝向第一表面；位于所述容纳槽中的芯片填充件，所述芯片填充件的侧 壁与所述容纳槽的侧壁之间的间隔区域为第一微流道。所述芯片封装结构 的散热性能得到提高。
下面将结合附图对本发明的技术方案进行清楚、完整地描述，显然， 所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发 明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得 的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，需要说明的是，术语“中心”、“上”、“下”、 “左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或 位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和 简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以 特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第 一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相 对重要性。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术 语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接， 也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接； 可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部 的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人 员而言，可以具体情况理解上述术语在本发明中的具体含义。
此外，下面所描述的本发明不同实施方式中所涉及的技术特征只要彼 此之间未构成冲突就可以相互结合。
图1至图13为本发明一实施例芯片封装结构形成过程的结构示意图。
请参考图1，提供第一基片7，所述第一基片7具有第一表面；在所述 第一基片7中形成容纳槽21，所述容纳槽21朝向第一表面。
第一基片7可以是硅晶圆。
所述第一基板7具有相对的第一表面和第二表面。
通过刻蚀等工艺在所述第一基片7中形成容纳槽21，容纳槽21朝向第 一表面，所述容纳槽21的底面至第二表面之间的距离大于零。
请参考图2，在容纳槽21的底部形成若干分离的第一键合件11a。
在容纳槽21侧部的第一表面还具有若干分离的第二键合件16。
第一键合件11a的数量不限于附图中的3个，第二键合件16的数量不 限于附图中的4个，根据实际情况合理选择即可。
优选地，在形成第一键合件11a的过程中形成第二键合件16，可以节 省工艺步骤，提高制作效率。第一键合件11a和第二键合件16选用相同的 材料，例如CuSn或者AuSn合金。
请参考图3，在容纳槽21底部的第一基片7中形成第三微流道3；在 容纳槽21的侧部的第一基片7中形成第五微流道5。
形成第三微流道3和第五微流道5的方法包括刻蚀等工艺。在形成第 五微流道5的过程中形成第三微流道3，或者，形成第三微流道3之后形成 第五微流道5，或者，形成第五微流道5之后形成第三微流道3。
所述第三微流道3与所述容纳槽21连通。
第五微流道5的开口朝向所述第一表面。
请参考图4，提供填充基片803，在填充基片803中形成第四微流道4， 第四微流道4贯穿部分厚度的填充基片803；将填充基片803置于容纳槽 21中。
形成第四微流道4的工艺包括刻蚀工艺。
与第四微流道4同侧且位于第四微流道4侧部的填充基片803表面设 置第三键合件11b。第三键合件11b与第一键合件11a相互键合在一起构成 支撑件11。
所述支撑件11与所述填充基片803接触。
位于支撑件11的侧部且位于填充基片803与容纳槽21的底面之间的 间隔区域为第二微流道2，第二微流道2分别与第三微流道3和第四微流道 4连通。
请参考图5，提供转接板12，在转接板12上形成若干间隔的第一导电 插塞10。
转接板12可以是硅转接板。
第一导电插塞10的材料可以是铜金属。
形成第一导电插塞10的方法包括：在转接板12上通过刻蚀等工艺形 成插塞孔，在插塞孔内通过电镀等方式填充铜金属，形成第一导电插塞10。
请参考图6，在所述转接板12的一侧形成第一互连结构9，第一导电 插塞10与第一互连结构9电连接。
第一互连结构9包括第一绝缘层901和第一绝缘层901中的第一导电 结构902，所述第一导电结构902为重布线层。
部分第一导电结构902与第一导电插塞10电连接，另一部分第一导电 结构902不与第一导电插塞10电连接。
第一绝缘层901中还设有密封件13，可以在形成重布线层的同时形成 密封件13。
请参考图7，在转接板12中形成第六微流道6，所述第六微流道6与 第一导电插塞10间隔。
具体的，所述第六微流道6还贯穿所述第一互连结构9中的第一绝缘 层901，第六微流道6与第一导电结构902间隔，第六微流道6与密封件 13间隔。
形成第六微流道6的方法包括刻蚀工艺等。
请参考图8，提供芯片本体801；将所述芯片本体801通过第四键合件 18与所述第一互连结构9连接。
所述第一导电插塞10通过部分所述第一导电结构902与所述芯片本体 801电连接。
请参考图9，把芯片本体801置于容纳槽内中。
本实施例中，将所述芯片本体801置于所述容纳槽内的过程中，将述 第一基片7的第一表面与所述第一互连结构通过第二键合件16键合在一 起。
第一表面上的第二键合件16与部分第一导电结构902键合在一起。位 于第一互连结构和第一表面之间且位于第二键合件16侧部的间隔区域构成 第七微流道19，第七微流道19分别与所述第五微流道5、第六微流道6和 第一微流道1连通。
本实施例中，将芯片本体801置于容纳槽内之前，还在所述芯片本体 801的背面形成散热层802。将芯片本体801置于容纳槽内之后，散热层802 位于芯片本体801和填充基片803之间，所述散热层802与芯片本体801 和填充基片803均接触。本实施例中，芯片本体801、散热层802和填充基 片803构成芯片填充件8。
散热层802的材料包括银浆，例如，可以是环氧胶加入银颗粒制成。 在其他实施方式中，散热层的材料还可以是导热硅脂或石墨。
在其他实施例中，不形成散热层，芯片本体和填充基片构成芯片填充 件。
密封件13与所述芯片本体801朝向所述第一互连结构的表面的边缘区 域接触。
所述芯片本体801置于所述容纳槽内之后，填充基片803位于芯片本 体801背向所述第一表面的一侧，也就是，填充基片803位于芯片本体801 背向第一互连结构的一侧，第四微流道4与芯片本体801间隔且和散热层 802间隔。
芯片填充件8的侧壁与容纳槽的侧壁之间的间隔区域形成第一微流道 1。第一微流道1与第二微流道2贯通。
所述第三微流道3位于所述第二微流道2背向所述芯片填充件8的一 侧。
请参考图10，减薄转接板12背向第一互连结构的一侧，露出第一导电 插塞10。
本实施例中，减薄转接板12背向第一互连结构的一侧之后，转接板12 背向第一互连结构的一侧表面至所述第六微流道6之间的间距大于零。
请参考图11，在转接板12背向第一互连结构的一侧形成底部重布线层 22。底部重布线层22与第一导电插塞10电连接。
请参考图12，在第一基片7的第二表面的一侧开设进液口20和出液口 17。
进液口20具有若干个，进液口20与第三微流道3连通，用于冷液进 入。出液口17和第五微流道5连通。
优选地，进液口20和出液口17的直径均分别小于第三微流道3的直 径，且分别小于第五微流道5的直径。
请参考图13，在转接板12的底部重布线层上形成焊球15。
焊球15与底部重布线层22电连接。
在形成焊球15后，在第一基片7与转接板12间隔的边缘位置填充底 填胶14，底填胶14可以提高封装结构的稳定性和可靠性，避免冷液从第七 微流道19溢出。
本实施例还提供一种芯片封装结构，参考图13，包括：第一基片7， 所述第一基片7具有第一表面，所述第一基片7中具有容纳槽，所述容纳 槽朝向第一表面；位于所述容纳槽中的芯片填充件8，所述芯片填充件8的 侧壁与所述容纳槽的侧壁之间的间隔区域为第一微流道1。
第一基片7可以是硅晶圆。
所述第一基片7具有相对的第一表面和第二表面。
容纳槽位于第一基片7中且朝向第一表面，所述容纳槽的底面至第二 表面之间的距离大于零。
在容纳槽的底部有若干分离的第一键合件11a。
在容纳槽侧部的第一表面还具有若干分离的第二键合件16。
第一键合件11a的数量不限于附图中的3个，第二键合件16的数量不 限于附图中的4个，根据实际情况合理选择即可。
优选地，第一键合件11a和第二键合件16选用相同的材料，例如CuSn 或者AuSn合金。
在容纳槽底部的第一基片7中具有第三微流道3；在容纳槽的侧部的第 一基片7中具有第五微流道5。
在第一基片7中设有第三微流道3和第五微流道5，整体提高了第一基 片7的散热能力。
所述第三微流道3与所述容纳槽连通。
第五微流道5的开口朝向所述第一表面。本实施例中，由于芯片封装 结构为单层芯片结构，因此第五微流道5至所述第二表面之间的距离大于 零。
在第一基片7的第二表面的一侧开设进液口20和出液口17。
进液口20具有若干个，进液口20与第三微流道3连通，用于冷液进 入。出液口17和第五微流道5连通。
优选地，进液口20和出液口17的直径均分别小于第三微流道3的直 径，且分别小于第五微流道5的直径。
在本实例中，芯片填充件8包括自下而上依次堆叠的芯片本体801、散 热层802和填充基片803，填充基片803位于芯片本体801背向所述第一表 面的一侧。
第四微流道4贯穿部分厚度的填充基片803，与芯片本体801间隔和散 热层802间隔。
第四微流道4位于填充基片803中且与芯片本体801间隔，提高了填 充基片803的散热能力，可以避免直接在芯片本体801上开设第四微流道4， 既可以防止对芯片本体801产生破坏，又可以对芯片本体801进行散热。
与第四微流道4同侧且位于第四微流道4侧部的填充基片803的表面 设置有第三键合件11b。第三键合件11b与第一键合件11a相互键合在一起 构成支撑件11。
支撑件11与填充基片803接触。
位于支撑件11的侧部且位于填充基片803与容纳槽的底面之间的间隔 区域为第二微流道2，第二微流道2分别与第三微流道3和第四微流道4连 通。
芯片填充件8背向第一表面的一侧的表面可以通过第二微流道2进行 散热，进一步提高了芯片填充件8的散热效果。第二微流道2分别与第三 微流道3和第四微流道4连通，同时第一微流道1与第二微流道2连通， 因此，芯片填充件8的周侧都被冷液环绕，保障了芯片填充件8的散热效 果。
散热层802位于芯片本体801和填充基片803之间，所述散热层802 与芯片本体801和填充基片803均接触。
芯片本体801和填充基片803之间设有散热层802，使芯片本体801的 热量通过散热层802传递到填充基片803中，具有较好的热传导作用。
散热层802包括银浆，例如，可以是环氧胶加入银颗粒制成。
银具有良好的导热性，能够较好的传递芯片本体801的热量至填充基 片803中。
在其他实施方式中，散热层的材料还可以是导热硅脂或者石墨。
芯片填充件8的侧壁与容纳槽的侧壁之间的间隔区域形成第一微流道 1。第一微流道1与第二微流道2贯通。
所述芯片填充件8可以通过位于芯片填充件8周侧的第一微流道1进 行散热，第一微流道1中的冷液可以直接接触到芯片填充件8，使得芯片填 充件8的散热效果提高。
在其他实施例中，芯片填充件8不包括散热层802，芯片本体801和填 充基片803构成芯片填充件8。
芯片封装结构还包括转接板12。
转接板12可以是硅转接板。
转接板12上具有若干间隔并贯穿所述转接板12的第一导电插塞10。
第一导电插塞10的材料可以是铜。
转接板12朝向第一基片7的一侧具有第一互连结构，第一导电插塞10 与第一互连结构电连接。
所述芯片本体801通过第四键合件18与所述第一互连结构连接。
所述第一导电插塞10通过部分所述第一导电结构902与所述芯片本体 801电连接。
芯片封装结构包括第一互连结构和转接板12，并且与芯片本体801电 连接，实现了芯片本体801与外部件的信号互通。
第一互连结构包括第一绝缘层901和第一绝缘层901中的第一导电结 构902，第一导电结构902为重布线层。
部分第一导电结构902与第一导电插塞10电连接，另一部分第一导电 结构902不与第一导电插塞10电连接。
第一绝缘层901中还设有密封件13，密封件13与所述芯片本体801朝 向所述第一互连结构的表面的边缘区域接触。
密封件13使芯片本体801中的导电区处于密封状态，防止芯片本体801 的导电区被冷液接触等原因导致短路等异常。
转接板12中具有第六微流道6，第六微流道6与第一导电插塞10间隔。
转接板12背向第一互连结构的一侧表面至所述第六微流道6之间的间 距大于零。
所述第六微流道6还贯穿所述第一互连结构中的第一绝缘层901，第六 微流道6与第一导电结构902间隔，第六微流道6与密封件13间隔。
转接板12中具有第六微流道6，整体提高了转接板12的散热能力。
第一表面上的第二键合件16与部分第一导电结构902键合在一起。位 于第一互连结构和第一表面之间且位于第二键合件16侧部的间隔区域构成 第七微流道19，第七微流道19分别与所述第五微流道5、第六微流道6和 第一微流道1连通。
第七微流道19分别与所述第五微流道5、第六微流道6和第一微流道 1连通，使冷液可以在第一基片7、转接板12和芯片填充件8周侧之间流 通，整体提高了芯片封装结构的散热能力。
在转接板12背向第一互连结构的一侧具有底部重布线层。
底部重布线层与第一导电插塞10电连接。
在转接板12的底部重布线层上还电连接有焊球15。
在第一基片7与转接板12间隔的边缘位置填充有底填胶14。
底填胶14可以提高封装结构的稳定性和可靠性，避免冷液从第七微流 道19溢出。
本发明另一个实施例还提供一种芯片封装方法，本实施例与前一实施 例中的区别在于：请参考图14，芯片填充件仅包括芯片本体801a，芯片本 体801a包括芯片衬底和芯片器件层(图中未标示)，所述芯片衬底背向所 述芯片器件层的表面为芯片本体的背面；将所述芯片本体801a通过第四键 合件18与所述第一互连结构连接之后，把芯片本体801a置于容纳槽内中， 所述支撑件11与所述芯片本体801a的背面接触。
所述第四微流道4a位于所述芯片衬底中且与所述芯片器件层间隔。第 四微流道4a贯穿部分厚度的芯片衬底，与芯片器件层间隔。
本实施例中，将所述芯片本体801a置于所述容纳槽内的过程中，将述 第一基片7的第一表面与所述第一互连结构通过第二键合件16键合在一 起。
所述芯片本体801a的侧壁与所述容纳槽的侧壁之间的间隔区域为第一 微流道。位于所述支撑件的侧部且位于所述芯片本体801a与所述容纳槽的 底面之间的间隔区域为第二微流道，所述第二微流道与所述第一微流道贯 通。
关于本实施例芯片封装方法与前一实施例相同的部分，不再详述。
相应的，本实施还提供一种芯片封装结构，本实施例与前一实施例的 芯片封装结构的区别在于：请参考图14，芯片填充件仅包括芯片本体801a， 芯片本体801a包括芯片衬底和芯片器件层(图中未标示)，所述芯片衬底 背向所述芯片器件层的表面为芯片本体的背面；芯片本体801a通过第四键 合件18与第一互连结构连接，芯片本体801a位于容纳槽内中，所述支撑 件11与所述芯片本体801a的背面接触。
所述第四微流道4a位于所述芯片衬底中且与所述芯片器件层间隔。第 四微流道4a贯穿部分厚度的芯片衬底，与芯片器件层间隔。
本实施例中，第一基片7的第一表面与所述第一互连结构9通过第二 键合件16键合在一起。
所述芯片本体801a的侧壁与所述容纳槽的侧壁之间的间隔区域为第一 微流道。位于所述支撑件的侧部且位于所述芯片本体801a与所述容纳槽的 底面之间的间隔区域为第二微流道，所述第二微流道与所述第一微流道贯 通。
关于本实施例芯片封装结构与前一实施例相同的部分，不再详述。
本实例还提供一种三维堆叠封装结构的封装方法：
请参考图15，形成若干个子封装结构，每个子封装结构均包括第一基 片7、芯片填充件8、转接板12、第一互连结构9、第一导电插塞10和第 一微流道1；把多个所述子封装结构上下键合形成三维堆叠封装结构，每个 所述子封装结构中的芯片填充件8在垂直于若干子封装结构堆叠的水平方 向上相互错位。
每个子封装结构的第一基片7中还形成有贯穿第一基片7的硅穿孔23， 硅穿孔23与第一导电插塞10电连接。
一个子封装结构中的硅穿孔23与相邻的另一个子封装结构中的第一导 电插塞10电连接。
每个子封装结构中的转接板12背向第一基片7的一侧还具有连通第六 微流道6的开口。
一个子封装结构中的第三微流道3和第五微流道5分别与相邻的另一 个子封装结构中的第六微流道6连通。
每个子封装结构中的芯片填充件8在垂直于若干子封装结构堆叠的水 平方向上相互错位。
前述封装方法适用于本实施方式中相同的封装结构中，此处不再一一 赘述。
本实施例还提供一种三维堆叠封装结构，通过上述三维堆叠封装结构 的封装方法制备得到。
请参考图15，三维堆叠封装结构包括三个子封装结构，每个子封装结 构均包括第一基片7、芯片填充件8、转接板12、第一互连结构、第一导电 插塞10和第一微流道1；若干个子封装结构上下键合在一起，对于位于相 邻的两个第一基板之间的转接板12，所述转接板12的上表面和下表面均与 第一基片7键合。
在其他实施方式中，还可以是堆叠两个、四个等多个子封装结构，本 实施例对此不做限定。
每个子封装结构的第一基片7中还具有贯穿第一基片7的硅穿孔23， 硅穿孔23与第一导电插塞10电连接。
相邻第一基片7中的第三微流道和转接板12中的第六微流道连通。
一个子封装结构中的硅穿孔23与相邻的另一个子封装结构中的第一导 电插塞10电连接。
在三维堆叠封装结构中，每个子封装结构中的第六微流道6是贯通所 述转接板12的整个厚度的。
一个子封装结构中的第三微流道3和第五微流道5分别与相邻的另一 个子封装结构中的第六微流道6连通。使三维封装结构中的冷液可以上、 下流通，提高了三维封装结构的散热效果。
每个子封装结构中的芯片填充件8在垂直于若干子封装结构堆叠的水 平方向上相互错位。可以避免相邻芯片产生的热量聚集，降低了热源密度， 提高了芯片封装结构的散热性能。
其他与前述实施方式相同的结构，此处不再一一赘述。
需要说明的是，本实施例中的第三微流道3、第四微流道4、第五微流 道5以及第六微流道6，其形状不限于附图中的直线状，还可以是内部弯曲 的，其尺寸可大可小，在保证第一基片7、填充基片803和转接板12强度 的情况下下，根据实际情况合理设计即可。
本实施例提供的芯片封装结构，通过在第一基片中开设容纳槽，把芯 片填充件置于容纳槽中，芯片填充件的侧壁与容纳槽的侧壁之间的间隔区 域形成第一微流道，因此，芯片的侧壁可以通过第一微流道进行散热，芯 片四周散热效果较好，提高了芯片的可靠性。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方 式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可 以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予 以穷举。而由此所引伸出的显而易见的变化或变动仍处于本发明创造的保 护范围之中。

Claims (14)

1.一种芯片封装结构，其特征在于，包括：
第一基片，所述第一基片具有第一表面，所述第一基片中具有容纳槽，所述容纳槽朝向第一表面；
位于所述容纳槽中的芯片填充件，所述芯片填充件的侧壁与所述容纳槽的侧壁之间的间隔区域为第一微流道；
支撑件，所述支撑件位于所述容纳槽中且位于所述芯片填充件背向第一表面的一侧；位于所述支撑件的侧部且位于所述芯片填充件与所述容纳槽的底面之间的间隔区域为第二微流道，所述第二微流道与所述第一微流道贯通。
2.根据权利要求1所述的芯片封装结构，其特征在于，所述第一基片中还具有第三微流道，且所述第三微流道位于所述第二微流道背向所述芯片填充件的一侧；
所述芯片填充件中具有延伸在部分厚度的芯片填充件中的第四微流道；
所述第二微流道分别与第三微流道和所述第四微流道连通。
3.根据权利要求2所述的芯片封装结构，其特征在于，所述芯片填充件包括芯片本体和位于芯片本体背向所述第一表面一侧的填充基片；
所述第四微流道位于所述填充基片中且与所述芯片本体间隔；
所述支撑件与所述填充基片接触。
4.根据权利要求3所述的芯片封装结构，其特征在于，还包括：
位于所述芯片本体和所述填充基片之间的散热层；
所述第四微流道位于所述填充基片中且与所述散热层间隔，或者所述第四微流道位于所述填充基片中且延伸至散热层背向所述芯片本体一侧的表面。
5.根据权利要求4所述的芯片封装结构，其特征在于，所述散热层的材料包括银浆、导热硅脂或石墨。
6.根据权利要求2所述的芯片封装结构，其特征在于，所述芯片填充件仅包括芯片本体；
所述支撑件与所述芯片本体的背面接触；
所述芯片本体包括芯片衬底和芯片器件层，所述芯片衬底背向所述芯片器件层的表面为芯片本体的背面；
所述第四微流道位于所述芯片衬底中且与所述芯片器件层间隔。
7.根据权利要求1所述的芯片封装结构，其特征在于，所述芯片填充件包括芯片本体；
所述芯片封装结构还包括：
朝向所述第一表面且与所述芯片本体电学连接的第一互连结构；
转接板，所述转接板位于所述第一互连结构背向所述第一基片的一侧表面；
贯穿所述转接板的第一导电插塞，所述第一导电插塞通过所述第一互连结构与所述芯片本体电学连接。
8.根据权利要求7所述的芯片封装结构，其特征在于，还包括：
若干个子封装结构，每个子封装结构均包括第一基片、芯片填充件、转接板、第一互连结构、第一导电插塞和第一微流道；若干个子封装结构上下键合在一起，对于位于相邻的两个第一基板之间的转接板，所述转接板的上表面和下表面均与第一基片键合。
9.根据权利要求8所述的芯片封装结构，其特征在于，每个子封装结构中的芯片填充件在垂直于若干子封装结构堆叠的水平方向上相互错位。
10.根据权利要求7-9任一项所述的芯片封装结构，其特征在于，第一互连结构包括：第一绝缘层和位于第一绝缘层中的第一导电结构；所述导电插塞通过第一导电结构与所述芯片本体电学连接；
所述芯片封装结构还包括：位于所述第一绝缘层中的密封件，密封件与所述芯片本体朝向所述第一互连结构的表面的边缘区域接触，所述密封件与所述第一导电结构间隔。
11.根据权利要求7所述的芯片封装结构，其特征在于，所述第一基片中还具有第五微流道，所述第五微流道位于所述芯片填充件的侧部，第五微流道与第一微流道间隔或连通；
所述转接板中具有第六微流道，所述第六微流道与所述第五微流道贯通；
所述第一表面通过第二键合件与部分第一互连结构键合；位于第一互连结构和第一表面之间且位于第二键合件侧部的间隔区域构成第七微流道，第七微流道分别与所述第五微流道、第六微流道和第一微流道连通。
12.根据权利要求8或9所述的芯片封装结构，其特征在于，所述第一基片中还具有第五微流道，所述第五微流道位于所述芯片填充件的侧部，第五微流道与第一微流道间隔或连通；
所述转接板中具有第六微流道，同一个子封装结构中的所述第六微流道与所述第五微流道贯通；
所述第一表面通过第二键合件与部分第一互连结构键合；位于第一互连结构和第一表面之间且位于第二键合件侧部的间隔区域构成第七微流道，第七微流道分别与所述第五微流道、第六微流道和第一微流道连通；
对于相邻的子封装结构，一个子封装结构中的第五微流道和另一个子封装结构中的第六微流道相互贯通。
13.一种芯片封装方法，用于形成权利要求1至12任一所述的芯片封装结构，其特征在于，包括如下步骤：
提供转接板、第一基片和芯片填充件，所述第一基片具有第一表面，所述芯片填充件包括芯片本体；
在所述转接板中形成第一导电插塞；在所述转接板的一侧形成第一互连结构，所述第一导电插塞与所述第一互连结构电连接；将所述芯片本体与所述第一互连结构通过第四键合件键合在一起；
在所述第一基片中形成容纳槽，所述容纳槽朝向第一表面；
把芯片填充件置于所述容纳槽内，所述芯片填充件的侧壁与所述容纳槽的侧壁之间的间隔区域形成第一微流道；把芯片填充件置于所述容纳槽内的步骤包括：将所述芯片本体与所述第一互连结构通过第四键合件键合在一起之后，将所述芯片本体置于所述容纳槽内；将所述芯片本体置于所述容纳槽内的过程中，将述第一基片的第一表面与所述第一互连结构通过第二键合件键合在一起。
14.根据权利要求13所述的芯片封装方法，其特征在于，还包括：形成若干个子封装结构，每个子封装结构均包括第一基片、芯片填充件、转接板、第一互连结构、第一导电插塞和第一微流道；
把多个所述子封装结构上下键合形成三维堆叠封装结构，每个所述子封装结构中的芯片填充件在垂直于若干子封装结构堆叠的水平方向上相互错位。
CN202011416545.2A 2020-12-04 2020-12-04 一种芯片封装结构及封装方法 Active CN112542433B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011416545.2A CN112542433B (zh) 2020-12-04 2020-12-04 一种芯片封装结构及封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011416545.2A CN112542433B (zh) 2020-12-04 2020-12-04 一种芯片封装结构及封装方法

Publications (2)

Publication Number Publication Date
CN112542433A CN112542433A (zh) 2021-03-23
CN112542433B true CN112542433B (zh) 2022-07-19

Family

ID=75016201

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011416545.2A Active CN112542433B (zh) 2020-12-04 2020-12-04 一种芯片封装结构及封装方法

Country Status (1)

Country Link
CN (1) CN112542433B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9686888B2 (en) * 2012-11-08 2017-06-20 Intel Corporation Heat dissipation lid having direct liquid contact conduits
CN110010570A (zh) * 2018-12-25 2019-07-12 杭州臻镭微波技术有限公司 一种液体浸没散热的射频微系统组件制作工艺

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7032392B2 (en) * 2001-12-19 2006-04-25 Intel Corporation Method and apparatus for cooling an integrated circuit package using a cooling fluid

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9686888B2 (en) * 2012-11-08 2017-06-20 Intel Corporation Heat dissipation lid having direct liquid contact conduits
CN110010570A (zh) * 2018-12-25 2019-07-12 杭州臻镭微波技术有限公司 一种液体浸没散热的射频微系统组件制作工艺

Also Published As

Publication number Publication date
CN112542433A (zh) 2021-03-23

Similar Documents

Publication Publication Date Title
US11594462B2 (en) Stacked semiconductor die assemblies with multiple thermal paths and associated systems and methods
US8115302B2 (en) Electronic module with carrier substrates, multiple integrated circuit (IC) chips and microchannel cooling device
US7808781B2 (en) Apparatus and methods for high-performance liquid cooling of multiple chips with disparate cooling requirements
US7015572B2 (en) Three-dimensionally mounted semiconductor module and three-dimensionally mounted semiconductor system
US20140042607A1 (en) Microbump seal
CN111244050B (zh) 芯片级集成微流体散热模块及制备方法
WO1993018548A1 (en) Microchannel cooling of face down bonded chips
JP2013520835A (ja) 対称型シリコン・キャリア流体キャビティ及びマイクロチャネル冷却板を組み合せて用いた垂直集積チップ・スタックの両面熱除去
JP2017525150A (ja) 高効率熱経路を有する積層半導体ダイアセンブリおよび関連システム
CN213752684U (zh) 具有竖直热管理的堆叠式硅封装组件
CN113241332B (zh) 具有微流道的半导体结构、芯片堆叠结构以及制备方法
CN114975318A (zh) 一种内嵌微流道的三维集成硅基惯性微系统及其制造方法
CN113675178B (zh) 半导体封装件、半导体器件及其形成方法
CN112635417A (zh) 散热结构及其制备方法、芯片封装结构及芯片封装方法
CN112542433B (zh) 一种芯片封装结构及封装方法
CN115050730A (zh) 一种具有双面散热结构的封装结构及其制造方法
CN115775778A (zh) 半导体结构
CN116013885A (zh) 一种芯片散热封装结构及其形成方法
CN112908860A (zh) 高带宽内存结构及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant