CN117219518B - 微流道基板及其制造方法、晶上封装结构及其制造方法 - Google Patents
微流道基板及其制造方法、晶上封装结构及其制造方法 Download PDFInfo
- Publication number
- CN117219518B CN117219518B CN202311466364.4A CN202311466364A CN117219518B CN 117219518 B CN117219518 B CN 117219518B CN 202311466364 A CN202311466364 A CN 202311466364A CN 117219518 B CN117219518 B CN 117219518B
- Authority
- CN
- China
- Prior art keywords
- substrate
- metal layer
- channel
- forming
- fin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 203
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 39
- 238000004806 packaging method and process Methods 0.000 title claims description 27
- 229910052751 metal Inorganic materials 0.000 claims abstract description 211
- 239000002184 metal Substances 0.000 claims abstract description 211
- 238000000034 method Methods 0.000 claims abstract description 95
- 230000002093 peripheral effect Effects 0.000 claims abstract description 8
- 230000008569 process Effects 0.000 claims description 56
- 239000000463 material Substances 0.000 claims description 24
- 238000007789 sealing Methods 0.000 claims description 24
- 238000000708 deep reactive-ion etching Methods 0.000 claims description 11
- 238000005530 etching Methods 0.000 claims description 11
- 238000001259 photo etching Methods 0.000 claims description 11
- 239000000126 substance Substances 0.000 claims description 10
- 238000000206 photolithography Methods 0.000 claims description 9
- 238000007517 polishing process Methods 0.000 claims description 9
- 229910052802 copper Inorganic materials 0.000 claims description 8
- 239000010949 copper Substances 0.000 claims description 8
- 238000009713 electroplating Methods 0.000 claims description 8
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 7
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 6
- 238000005137 deposition process Methods 0.000 claims description 6
- 229910052709 silver Inorganic materials 0.000 claims description 6
- 239000004332 silver Substances 0.000 claims description 6
- 238000005245 sintering Methods 0.000 claims description 6
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 5
- 229910052737 gold Inorganic materials 0.000 claims description 5
- 239000010931 gold Substances 0.000 claims description 5
- 238000000227 grinding Methods 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- 238000003466 welding Methods 0.000 claims description 4
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- 230000000149 penetrating effect Effects 0.000 claims description 2
- 238000003491 array Methods 0.000 claims 1
- 230000017525 heat dissipation Effects 0.000 abstract description 25
- 239000007788 liquid Substances 0.000 description 15
- 238000013461 design Methods 0.000 description 8
- 230000010354 integration Effects 0.000 description 7
- 239000000110 cooling liquid Substances 0.000 description 6
- 238000001816 cooling Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 229910000679 solder Inorganic materials 0.000 description 5
- 238000005476 soldering Methods 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000005855 radiation Effects 0.000 description 3
- 235000012431 wafers Nutrition 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000004907 flux Effects 0.000 description 2
- 238000009616 inductively coupled plasma Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012536 packaging technology Methods 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000005234 chemical deposition Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000007771 core particle Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000005289 physical deposition Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
本公开涉及微流道基板及其制造方法、晶上封装结构及其制造方法。制造微流道基板的方法包括:形成多个延伸入预制基板的导电通道,及形成至少一个延伸入预制基板的金属翅,其中,导电通道和金属翅均从预制基板的第一侧延伸入预制基板,导电通道的长度大于金属翅的长度;形成从第一侧延伸入预制基板的微流道,得到围绕导电通道的第一翅并使金属翅的至少部分外周面暴露于微流道,其中,微流道的深度小于导电通道的长度;形成位于预制基板的第一侧并电连接于导电通道的第一金属层;从预制基板的背向第一侧的第二侧减薄预制基板,得到基板并使导电通道暴露于第二侧;以及形成位于基板的第二侧并电连接于导电通道的第二金属层。实现高效的散热能力。
Description
技术领域
本公开涉及半导体封装技术领域,特别是涉及微流道基板及其制造方法、晶上封装结构及其制造方法。
背景技术
随着先进光刻制程成本呈指数增长,以及随着小型化微电子器件化转向高集成度和高可靠性的市场需求,2.5D、3D、SiP(system in package)和SoW(system on wafer)等先进封装技术被认为是从新的维度上延伸摩尔定律,以获得更高的密度,更小的功耗和更低的成本。
晶上系统(SoW)通过将多个芯粒集成到一整块晶圆上,避免了逐级插损式工程路线,具有互连距离短、低延迟和低功耗等优势,因此受到广泛的关注。然而,晶上系统具有较小的微凸点结构、微米级的互连尺寸和芯片间距,这些都增加了封装结构的热流密度和热流传输途径的复杂度,给封装设计和热管理带来很大的挑战。
刻蚀在硅片上的微流道已证明是一种很有效的冷却方法,但是微流道的设计常常避开贯穿硅触点(TSV)的位置,这很大程度限制了三维集成电路中互连结构的布局自由度,同时微流道与互连金属线和芯片间的距离较远,也难以实现高效的散热能力。
发明内容
基于此,有必要针对芯片的散热问题,提供微流道基板及其制造方法、晶上封装结构及其制造方法。
本公开实施方式提供一种用于制造微流道基板的方法,该方法包括:形成多个延伸入预制基板的导电通道,及形成至少一个延伸入预制基板的金属翅,其中,导电通道和金属翅均从预制基板的第一侧延伸入预制基板,导电通道的长度大于金属翅的长度;形成从第一侧延伸入预制基板的微流道,得到围绕导电通道的第一翅并使金属翅的至少部分外周面暴露于微流道,其中,微流道的深度小于导电通道的长度;形成位于预制基板的第一侧并电连接于导电通道的第一金属层;从预制基板的背向第一侧的第二侧减薄预制基板,得到基板并使导电通道暴露于第二侧;以及形成位于基板的第二侧并电连接于导电通道的第二金属层。
本公开实施方式提供的用于制造微流道基板的方法,能够形成围绕导电通道的微流道且使金属翅的至少部分外周面暴露于微流道,使得微流道的布置不受导电通道位置的限制,提高了晶上封装结构的布局自由度与集成度。同时流经第一翅与金属翅附近的液体可直接对导电通道和芯片进行散热,提高了微流道基板的散热能力,使得微流道基板兼具信号互连和高效冷却的性能。
在一些实施方式中,形成微流道的步骤包括:基于预制基板得到第二翅,第二翅、第一翅及金属翅阵列设置。
通过形成第一翅、第二翅的针翅结构以及第二翅、第一翅及金属翅的阵列设置,提供了较大的换热表面积,提高了微流道基板的散热能力,减小了结构设计和工艺的复杂度。
在一些实施方式中,形成导电通道的步骤及形成金属翅的步骤包括:通过第一光刻工艺及第一深反应离子刻蚀工艺,形成延伸入预制基板的深预制孔和浅预制孔;及通过电镀工艺,形成填充于深预制孔的导电通道及填充于浅预制孔的金属翅。
通过第一光刻工艺及第一深反应离子刻蚀工艺能够同时形成深度不同的预制孔,提高了微流道基板的制作效率。电镀工艺便于在预制孔填充金属。
在一些实施方式中,形成微流道的步骤包括:通过第二光刻工艺和第二深反应离子刻蚀工艺形成微流道。
通过第二光刻工艺和第二深反应离子刻蚀工艺能够形成围绕导电通道和金属翅微流道,使得形成的微流道的高度小于导电通道的高度,同时提高了微流道基板的散热能力。
在一些实施方式中,减薄预制基板的步骤包括:通过机械研磨工艺以及第一化学机械抛光工艺对预制基板进行减薄。
通过机械研磨工艺以及第一化学机械抛光工艺对预制基板进行减薄,加工效率高,便于导电通道底部的金属的漏出。
在一些实施方式中,形成第一金属层的步骤或形成第二金属层的步骤包括:通过第三光刻工艺、刻蚀工艺及沉积工艺形成金属层。
通过第三光刻工艺、刻蚀工艺及沉积工艺形成金属层,工艺简单。
在一些实施方式中,通过第二化学机械抛光工艺磨平金属层。
通过第二化学机械抛光工艺磨平金属层,操作简单且便于金属层的键合或焊接。
本公开实施方式提供的用于制造晶上封装结构的方法,包括:上述的用于制造微流道基板的方法的步骤;根据预制衬底形成互连结构;将互连结构键合于第一金属层;将第一芯片键合于第二金属层;以及将第二芯片键合于互连结构的背向微流道基板的一端,其中,第二芯片通过互连结构、第二金属层、导电通道及第一金属层电连接于第一芯片。
本公开实施方式提供的用于制造晶上封装结构的方法,能够将互连结构与微流道基板集成为兼具微流道散热和信号互连的一体式晶上封装结构,减小了工艺复杂度和封装结构的尺寸。该方法提高了晶上封装结构的散热性能和集成度。
在一些实施方式中,形成第一金属层的步骤包括:形成环绕微流道的第一密封图形。
通过形成环绕微流道的第一密封图形,有利于第一金属层密封微流道,防止漏液。
在一些实施方式中,形成互连结构的步骤包括:形成位于预制衬底的第三侧的第一再布线层;从预制衬底的背向第三侧的第四侧减薄预制衬底,得到衬底;形成位于衬底的第四侧的第二再布线层;形成位于第二再布线层背向衬底一侧的第三金属层,第三金属层包括第二密封图形;及形成分别贯穿互连结构的本体的第一通孔和第二通孔。将互连结构键合于第一金属层的步骤包括:将第三金属层焊接或烧结于第一金属层,使第二密封图形与第一密封图形密封地连接,并使第一通孔和第二通孔分别连通于微流道。
该方法形成的互连结构能够与微流道基板键合集成为一体式的晶上封装结构,第一通孔和第二通孔分别连通于微流道有利于散热液体在晶上封装结构的流通,第二密封图形与第一密封图形密封地连接防漏液。该方法制造的晶上封装结构在实现电信号垂直互连的同时,提高了晶上封装结构的布线自由度。
示例性地,形成互连结构的步骤包括:形成从第三侧延伸入预制衬底的孔;形成填充于孔的导电柱。
如此设置,有助于制造尺寸较厚的互连结构,保证互连结构强度,便于执行两侧再布线层的制造工艺并保证使用性能。
本公开实施方式提供的微流道基板包括基板、多个导电通道、至少一个金属翅、第一金属层以及第二金属层。基板具有从第一侧向内延伸的微流道,基板包括暴露于微流道的第一翅。导电通道在第一翅处贯穿基板,且导电通道被第一翅围绕。金属翅连接于基板,金属翅的延伸长度小于导电通道的延伸长度,金属翅的至少部分外周面暴露于微流道。第一金属层位于基板的第一侧并电连接于导电通道。第二金属层位于基板的背向第一侧的第二侧,第二金属层与导电通道电连接。
本公开实施方式提供的微流道基板,微流道围绕第一翅与金属翅设置,使得流经第一翅与金属翅附近的液体可直接对互连金属线和芯片进行散热,提高了基板的散热能力,使得基板兼具信号互连和高效冷却的性能。
在一些实施方式中,基板还包括未被导电通道贯穿的第二翅,第二翅、第一翅及金属翅阵列设置。
阵列设置的第二翅、第一翅及金属翅能够提供较大的换热表面积,提高了基板的散热能力,减小了结构设计和工艺的复杂度。
在一些实施方式中,基板的材料包括硅。导电通道的材料和金属翅的材料分别包括铜、铝或银。第一金属层的材料和第二金属层的材料分别包括金、银或铜。第一翅的外径和金属翅的外径分别在50μm至2000μm。导电通道的外径为10μm至2000μm,导电通道的延伸长度为50μm至150μm。
如此设置,导电通道的与金属翅的材料便于信号互联。金属层的材料有利于导电的同时密封性较好。第一翅、金属翅及导电通道的外径设置有利于微流道中液体的流通,提高基板的散热性能。导电通道的延伸长度用于限制微流道的延伸长度。
本公开实施方式提供的晶上封装结构包括上述的微流道基板、互连结构、第一芯片以及第二芯片。互连结构键合于第一金属层。第一芯片键合于第二金属层。第二芯片键合于互连结构的背向微流道基板的一端,其中,第二芯片通过互连结构、第二金属层、导电通道及第一金属层电连接于第一芯片。
本公开实施方式提供的晶上封装结构,采用电学和热学协同设计的方式,通过设置第一金属层,将互连结构与微流道基板集成为兼具微流道散热和信号互连的一体结构,减小了工艺复杂度和封装结构的尺寸。该晶上封装结构的散热性能和集成度高。
在一些实施方式中,第一金属层包括环绕微流道的第一密封图形。互连结构包括依次堆叠的第一再布线层、衬底、第二再布线层及第三金属层,第三金属层包括第二密封图形,互连结构具有分别贯穿互连结构的本体的第一通孔和第二通孔。其中,第二密封图形与第一密封图形密封地连接,且第一通孔和第二通孔分别连通于微流道。
本公开实施方式提供的晶上封装结构,互连结构能够与微流道基板键合集成为一体式,第一通孔和第二通孔分别连通于微流道有利于散热液体在晶上封装结构的流通。第二密封图形与第一密封图形密封地连接防漏液。在实现电信号垂直互连的同时,提高了晶上封装结构的布线自由度。
附图说明
图1为本公开实施方式提供的用于制造微流道基板的方法的流程框图;
图2为本公开实施方式提供的用于制造微流道基板的方法的步骤示意图;
图3为本公开实施方式提供的微流道基板的横向剖面示意图;
图4为本公开实施方式提供的晶上封装结构的竖向剖面示意图;
图5为本公开实施方式提供的用于制造晶上封装结构的方法的流程框图;
图6为本公开实施方式提供的用于制造互连结构的步骤示意图;
图7为本公开实施方式提供的用于制造晶上封装结构的步骤示意图。
附图标记说明:100、晶上封装结构;10、微流道基板;1、预制基板;2、导电通道;3、金属翅;4、微流道;5、第一翅;6、第一金属层;7、基板;8、第二金属层;9、第二翅;20、互连结构;21、预制衬底;22、第一再布线层;23、第二再布线层;24、第三金属层;25、第一通孔;26、第二通孔;27、衬底;30、第一芯片;40、第二芯片。
具体实施方式
为使本公开实施方式的上述目的、特征和优点能够更加明显易懂,下面结合附图对本公开实施方式的具体实施方式做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本公开实施方式。但是本公开实施方式能够以很多不同于在此描述的其它方式来实施,本领域技术人员可以在不违背本公开实施方式内涵的情况下做类似改进,因此本公开实施方式不受下面公开实施方式的具体实施例的限制。
在本公开实施方式的描述中,需要理解的是,术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“垂直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本公开实施方式和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本公开实施方式的限制。
在本公开实施方式中,除非另有明确的规定和限定,第一特征在第二特征“上”或“下”可以是第一和第二特征直接接触,或第一和第二特征通过中间媒介间接接触。而且,第一特征在第二特征“之上”、“上方”和“上面”可是第一特征在第二特征正上方或斜上方,或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”可以是第一特征在第二特征正下方或斜下方,或仅仅表示第一特征水平高度小于第二特征。
此外,术语“第一”、“第二”、“第三”等仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。示例性地,第一芯片也可被称作第二芯片,第二芯片也可被称作第一芯片。在本公开实施方式的描述中,“多个”的含义是至少两个,例如两个,三个等,除非另有明确具体的限定。
在本公开实施方式中,除非另有明确的规定和限定,术语“相连”、“连接”等应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或成一体;可以是柔性连接,也可以是沿至少一个方向的刚性连接;可以是机械连接,也可以是电连接;可以是直接相连,也可以通过中间媒介间接相连,或者使直接相连同时存在中间媒介,还可以是两个元件内部的连通或两个元件的相互作用关系,除非另有明确的限定。术语“安装”、“设置”、“固定”等可以广义理解为连接。对于本领域的普通技术人员而言,可以根据具体情况理解上述术语在本公开实施方式中的具体含义。
本文中所使用的,术语“层”、“区”指代包括具有一定厚度的区域的材料部分。层能够水平地、垂直地和/或沿着锥形表面延伸。层能够是均匀或不均匀连续结构的区域,其垂直于延伸方向的厚度可不大于连续结构的厚度。层能够包括多个层,可以是堆叠的多个层,也可以是离散地延伸的多个层。附图中各种区域、层的形状及它们之间的相对大小、位置关系仅是示例性地,实际可能因制造公差或技术限制而有所偏差,并可根据实际需求而调整设计。
参阅图1,图1示出了本公开实施例中的用于制造微流道基板的方法流程。本公开实施例提供的用于制造微流道基板的方法1000,包括下述步骤S101至步骤S105。参考图2,该方法1000可用于制造微流道基板10。
步骤S101,形成多个延伸入预制基板1的导电通道2及形成至少一个延伸入预制基板1的金属翅3。示例性地,导电通道2和金属翅3均从预制基板1的第一侧延伸入预制基板1。第一侧可为图2中预制基板1的上侧。沿着预制基板1的厚度方向,导电通道2的长度大于金属翅3的长度。
步骤S102,形成从第一侧延伸入预制基板1的微流道4。示例性地,得到围绕导电通道2的第一翅5并使金属翅3的至少部分外周面暴露于微流道4,其中,微流道4的深度小于导电通道2的长度。
步骤S103,形成位于预制基板1的第一侧并电连接于导电通道2的第一金属层6。
步骤S104,从预制基板1的背向第一侧的第二侧减薄预制基板1。基于预制基板1得到基板7并使导电通道2暴露于第二侧。可理解地,第一金属层6位于基板7的第一侧。
步骤S105,形成位于基板7的第二侧并电连接于导电通道2的第二金属层8。
本公开实施方式提供的用于制造微流道基板的方法1000,从预制基板1的第一侧延伸入预制基板1形成导电通道2和金属翅3;然后在预制基板1上围绕导电通道2与金属翅3形成微流道4,微流道4的深度小于导电通道2的长度。该方法1000通过简单、集成的工艺步骤得到了暴露于微流道4的金属翅3,冷却液体流过微流道4时可以直接带走导电通道2和金属翅3的热量。在形成微流道4后的预制基板1的第一侧形成第一金属层6且第一金属层6电连接于导电通道2,将预制基板1从第二侧减薄后得到基板7,在基板7的第二侧与导电通道2电连接的部分形成第二金属层8。电信号能够从第一金属层6通过导电通道2传输至第二金属层8。该方法1000所形成的微流道基板10可用于键合芯片,并可用于对芯片散热。
该方法1000使得微流道4的布置不受导电通道2位置的限制,提高了晶上封装结构100的布局自由度与集成度。同时,流经第一翅5与金属翅3附近的液体能够更有效地对导电通道2和芯片进行散热,提高了微流道基板10的散热能力,使得微流道基板10兼具信号互连和高效冷却的性能。
示例性地,可以形成暴露出金属翅3的全部外周面的微流道4。在其他实施例中,金属翅3的至少部分外周面暴露于微流道4。
示例性地,第一翅5的截面形状及金属翅3的截面形状分别为圆形。在其他实施例中,第一翅5的截面形状及金属翅3的截面形状还可以是矩、梯形、菱形或其他多边形。
示例性地,金属翅3的直径大于第一翅5的直径。可以理解的是,金属翅3及第一翅5的直径可以根据微通道的需求进行变化。
示例性地,可以通过光刻、刻蚀和沉积工艺在表面沉积第一金属层6与第二金属层8,第一金属层6与第二金属层8的材料可为金、或镍等。
本公开实施方式提供的用于制造微流道基板的方法1000中,可以先执行步骤S103,然后执行步骤S104和步骤S105。在另一些实施例中,可以在执行步骤S104和步骤S105后执行步骤S103。
在一些实施例中,形成微流道4的步骤包括:基于预制基板1得到第二翅9,第二翅9、第一翅5及金属翅3阵列设置。
通过形成第一翅5、第二翅9的针翅结构以及第二翅9、第一翅5及金属翅3的阵列设置,提供了较大的换热表面积,提高了微流道基板10的散热能力,减小了结构设计和工艺的复杂度。
结合图3所示,图3示出了本公开实施方式提供的微流道基板10的横向剖面。示例性地,第二翅9、第一翅5及金属翅3为六边形蜂窝状的阵列设置。在其他实施例中,阵列设置还可以为矩形阵列、圆形阵列或其他形状的阵列。
结合图2所示,图2示出了本公开实施方式提供的用于制造微流道基板的方法的步骤。在一些实施方式中,形成导电通道2的步骤及形成金属翅3的步骤包括:通过第一光刻工艺及第一深反应离子刻蚀工艺,形成延伸入预制基板1的深预制孔和浅预制孔;及通过电镀工艺,形成填充于深预制孔的导电通道2及填充于浅预制孔的金属翅3。深预制孔比浅预制孔深。
示例性地,第一深反应离子刻蚀工艺为感应耦合等离子体刻蚀工艺,用于形成延伸入预制基板1的深预制孔。
示例性地,深预制孔和浅预制孔能够一步刻蚀同时形成。在其他实施例中,深预制孔和浅预制孔可以使用不同工艺通过不同的顺序形成。
通过第一光刻工艺及第一深反应离子刻蚀工艺能够同时形成深度不同的预制孔,提高了微流道基板10的制作效率。采用电镀工艺能够便于在预制孔填充金属。
示例性地,利用化学或者物理沉积方法制作绝缘层、阻挡层和种子层,利用电镀工艺在深预制孔及浅预制孔中填充Cu、Al、Ag或者其他金属。
在一些实施方式中,形成微流道4的步骤包括:通过第二光刻工艺和第二深反应离子刻蚀工艺形成微流道4。通过第二光刻工艺和第二深反应离子刻蚀工艺能够围绕导电通道2和金属翅3形成微流道4,使得形成的微流道4的高度小于导电通道2的高度,并且暴露金属翅3,继而提高了微流道基板10的散热能力。
在一些实施方式中,减薄预制基板1的步骤包括:通过机械研磨工艺以及第一化学机械抛光工艺对预制基板1进行减薄。应当理解,本公开实施方式中,每个步骤得到的结构都可称为后续步骤的预制结构;本公开提供的方法得到的微流道基板后续仍可进一步被加工。
通过机械研磨工艺以及第一化学机械抛光工艺对预制基板1进行减薄,用以露出导电通道2的图示底部的金属,接着通过光刻和工艺制备第二金属层8。操作简单且易于实施,便于导电通道2底部的金属的漏出。
在一些实施方式中,形成第一金属层6的步骤或形成第二金属层8的步骤包括:通过第三光刻工艺、刻蚀工艺及沉积工艺形成金属层。通过第二化学机械抛光工艺磨平金属层,操作简单且便于金属层的键合或焊接。
参阅图5及图7,图5示出了本公开实施方式提供的用于制造晶上封装结构的方法流程。图7示出了本公开实施方式提供的用于制造晶上封装结构的步骤。本公开实施方式提供的用于制造晶上封装结构的方法2000,包括下述步骤S201至步骤S205。
步骤S201,制造微流道基板10。使用上述用于制造微流道基板10的方法1000的步骤。
步骤S202,根据预制衬底21形成互连结构20。
步骤S203,将互连结构20键合于第一金属层6。
步骤S204,将第一芯片30键合于第二金属层8。
步骤S205,将第二芯片40键合于互连结构20的背向微流道基板10的一端。第二芯片40通过互连结构20、第二金属层8、导电通道2及第一金属层6电连接于第一芯片30。
本公开实施方式提供的用于制造晶上封装结构100的方法2000,第二芯片40通过互连结构20、第二金属层8、导电通道2及第一金属层6电连接于第一芯片30,实现了电信号的垂直互连。
该方法2000能够将互连结构20与微流道基板10集成为兼具微流道4散热和信号互连的一体式晶上封装结构100,减小了工艺复杂度和封装结构的尺寸。同时提高了晶上封装结构100的散热性能和集成度。
示例性地,互连结构20与第一金属层6通过焊料回流焊或者焊膏烧结方法键合。
示例性地,通过热压键合或者回流焊的方式实现第一芯片30与第二金属层8的键合,通过热压键合或者回流焊的方式实现第二芯片40和微流道基板10的键合。
参阅图6,图6示出了为本公开实施方式提供的用于制造互连结构20的步骤。在一些实施方式中,形成第一金属层6的步骤包括:形成环绕微流道4的第一密封图形。形成互连结构20的步骤包括:形成位于预制衬底21的第三侧的第一再布线层22;从预制衬底21的背向第三侧的第四侧减薄预制衬底21,得到衬底27;形成位于衬底27的第四侧的第二再布线层23;形成位于第二再布线层23背向衬底27一侧的第三金属层24,第三金属层24包括第二密封图形;及形成分别贯穿互连结构20的本体的第一通孔25和第二通孔26。将互连结构20键合于第一金属层6的步骤包括:将第三金属层24焊接或烧结于第一金属层6,使第二密封图形与第一密封图形密封地连接,并使第一通孔25和第二通孔26分别连通于微流道4。
该方法形成的互连结构20能够与微流道基板10键合集成为一体式的晶上封装结构100,第一通孔25和第二通孔26分别连通于微流道4有利于散热液体在晶上封装结构100的流通。第二密封图形与第一密封图形密封地连接防止微流道4的液体漏出。在实现电信号垂直互连的同时,提高了晶上封装结构100的布线自由度。
示例性地,通过感应耦合等离子体刻蚀方法在预制衬底21的第三侧刻蚀深孔,利用沉积,电镀等方法来填充深孔形成导电柱;然后利用光刻和刻蚀工艺制作位于预制衬底21的第三侧的第一再布线层22及凸点;在预制衬底21的第三侧临时键合载板,从预制衬底21的背向第三侧的第四侧减薄和抛光预制衬底21,得到衬底27;通过光刻和刻蚀工艺在预制衬底21的第四侧制备第二再布线层23和凸点,其中,电信号能够通过第一再布线层22、导电柱传递至第二再布线层23,实现电信号的垂直互连;然后对衬底27的第三侧进行解键合,去掉临时键合载板;再通过光刻、电镀或者沉积工艺在衬底27的第四侧形成第三金属层24;再利用深刻蚀工艺形成贯穿互连结构20的本体的第一通孔25和第二通孔26。
示例性地,第三金属层24通过回流焊或者焊膏烧结法连接于第一金属层6。
示例性地,第一通孔25为冷却液的进液口,第二通孔26为冷却液的出液口。在其他实施例中,第二通孔26为冷却液的进液口,第一通孔25为冷却液的出液口。
本公开实施方式提供的微流道基板10包括基板7、多个导电通道2、至少一个金属翅3、第一金属层6以及第二金属层8。基板7具有从第一侧向内延伸的微流道4,基板7包括暴露于微流道4的第一翅5。导电通道2在第一翅5处贯穿基板7,且导电通道2被第一翅5围绕。金属翅3连接于基板7,金属翅3的延伸长度小于导电通道2的延伸长度,金属翅3的至少部分外周面暴露于微流道4。第一金属层6位于基板7的第一侧并电连接于导电通道2。第二金属层8位于基板7的背向第一侧的第二侧,第二金属层8与导电通道2电连接。
本公开实施方式提供的微流道基板10,微流道4围绕第一翅5并围绕金属翅3,使得流经第一翅5与金属翅3附近的液体可直接对互连金属线和芯片进行散热,提高了基板7的散热能力,使得基板7兼具信号互连和高效冷却的性能。
在一些实施方式中,基板7还包括未被导电通道2贯穿的第二翅9,第二翅9、第一翅5及金属翅3阵列设置。
阵列设置的第二翅9、第一翅5及金属翅3能够提供较大的换热表面积,提高了基板7的散热能力,减小了结构设计和工艺的复杂度。
示例性地,第二翅9的截面形状为圆形。在其他实施例中,第二翅9的截面形状还可以是矩、梯形、菱形或其他多边形。可以理解的是第二翅9与第一翅5、金属翅3的形状可以相同也可以不同。
示例性地,第二翅9的直径大于第一翅5的直径且第二翅9的直径小于金属翅3的直径。可以理解的是,第二翅9的直径可以根据微通道的需求进行变化。
在一些实施方式中,基板7的材料包括硅。导电通道2的材料和金属翅3的材料分别包括铜、铝或银。第一金属层6的材料和第二金属层8的材料分别包括金、银或铜。第一翅5的外径和金属翅3的外径分别在50μm至2000μm,例如100μm、500μm或1000μm。导电通道2的外径为10μm至2000μm,例如50μm、400μm、800μm、1400μm或1800μm;导电通道2的延伸长度为50μm至150μm。示例性地,金属翅3的延伸长度为100μm。
如此设置,导电通道2的材料便于信号互联。金属层的材料有利于导电的同时密封性较好。第一翅5的外径、金属翅3的外径设置有利于微流道4中液体的流通,提高基板7的散热性能。导电通道2的延伸长度用于限制微流道4的延伸长度。
示例性地,导电通道2的材料为铜。第一金属层6的材料和第二金属层8的材料为金。第一翅5的外径和金属翅3的外径均为50μm,为导电通道2的外径10μm,导电通道2的延伸长度为150μm。
参阅图4,图4为本公开实施方式提供的晶上封装结构100的竖向剖面示意图。本公开实施方式提供的晶上封装结构100包括上述的微流道基板10、互连结构20、第一芯片30以及第二芯片40。互连结构20键合于第一金属层6。第一芯片30键合于第二金属层8。第二芯片40键合于互连结构20的背向微流道基板10的一端,其中,第二芯片40通过互连结构20、第二金属层8、导电通道2及第一金属层6电连接于第一芯片30。
本公开实施方式提供的晶上封装结构100,采用电学和热学协同设计的方式,通过设置第一金属层6,将互连结构20与微流道基板10集成为兼具微流道4散热和信号互连的一体结构,减小了工艺复杂度和封装结构的尺寸。同时提高了晶上封装结构100的散热性能和集成度。
示例性地,第一芯片30键合于第二金属层8与微流道基板10的第二侧连接,第二芯片40键合于互连结构20的背向微流道基板10的一端。微流道基板10上刻蚀有可供冷却液流动的微流道4,互连结构20上设置有第一通孔25、第二通孔26和再布线区。微流道基板10和互连结构20通过回流焊或者焊膏烧结发热方法连接,实现第一芯片30和第二芯片40的信号互连、对再布线区和导电通道2的散热以及对微流道4的密封。
在一些实施方式中,第一金属层6包括环绕微流道4的第一密封图形。互连结构20包括依次堆叠的第一再布线层22、衬底27、第二再布线层23及第三金属层24,第三金属层24包括第二密封图形,互连结构20具有分别贯穿互连结构20的本体的第一通孔25和第二通孔26。第二密封图形与第一密封图形密封地连接,且第一通孔25和第二通孔26分别连通于微流道4。
本公开实施方式提供的晶上封装结构100,互连结构20能够与微流道基板10键合集成为一体式,第一通孔25和第二通孔26分别连通于微流道4有利于散热液体在晶上封装结构100的流通。第二密封图形与第一密封图形密封地连接防漏液。晶上封装结构100实现电信号垂直互连,同时,布线自由度高。
示例性地,第一密封图形与第二密封图形相同。通过回流焊或者焊膏烧结法键合第一金属层6和第三金属层24,也就使得第一密封图形与第二密封图形键合。第一密封图形与第二密封图形实现密封地连接,所形成的密封结构能够保证互连结构20和基板7之间不会泄漏微流道4的液体。
以上公开的各实施例的各技术特征可以进行任意的组合,为使描述简洁,未对上述实施例中的各个技术特征所有可能的组合都进行描述,然而,只要这些技术特征的组合不存在矛盾,都应当认为是本说明书记载的范围。
以上公开的实施例中,除非另有明确的规定和限定,否则不限制各步骤的执行顺序,例如可以并行执行,也可以不同次序地先后执行。各步骤的子步骤还可以交错地执行。可以使用上述各种形式的流程,还可重新排序、增加或删除步骤,只要能够实现本公开实施方式提供的技术方案所期望的结果,本文在此不进行限制。
以上公开的实施例仅表达了本发明创造的几种实施方式,其描述较为具体和详细,但并不能因此而理解为对发明创造的专利保护范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本发明创造构思的前提下,还可以做出若干变形和改进,这些都属于本发明创造要求的专利保护范围。因此,本发明创造的专利保护范围应以所附权利要求为准。
Claims (9)
1.用于制造微流道基板的方法,其特征在于,包括:
形成多个延伸入预制基板的导电通道,及形成至少一个延伸入所述预制基板的金属翅,其中,所述导电通道和所述金属翅均从所述预制基板的第一侧延伸入所述预制基板,所述导电通道的长度大于所述金属翅的长度;
形成从所述第一侧延伸入所述预制基板的微流道,得到围绕所述导电通道的第一翅、得到基于所述预制基板的不围绕所述导电通道的第二翅、并使所述金属翅的至少部分外周面暴露于所述微流道,其中,所述微流道的深度小于所述导电通道的长度,所述第一翅、所述第二翅及所述金属翅阵列设置;
形成位于所述预制基板的第一侧并电连接于所述导电通道的第一金属层;
从所述预制基板的背向所述第一侧的第二侧减薄所述预制基板,得到基板并使所述导电通道暴露于所述第二侧;以及
形成位于所述基板的第二侧并电连接于所述导电通道的第二金属层。
2. 根据权利要求1所述的用于制造微流道基板的方法,其中,形成所述导电通道的步骤及形成所述金属翅的步骤包括:
通过第一光刻工艺及第一深反应离子刻蚀工艺,形成延伸入预制基板的深预制孔和浅预制孔;及
通过电镀工艺,形成填充于所述深预制孔的导电通道及填充于所述浅预制孔的金属翅。
3.根据权利要求1所述的用于制造微流道基板的方法,其中,形成所述微流道的步骤包括:通过第二光刻工艺和第二深反应离子刻蚀工艺形成所述微流道;
减薄所述预制基板的步骤包括:通过机械研磨工艺以及第一化学机械抛光工艺对所述预制基板进行减薄;
形成所述第一金属层的步骤或形成所述第二金属层的步骤包括:通过第三光刻工艺、刻蚀工艺及沉积工艺形成金属层;通过第二化学机械抛光工艺磨平所述金属层。
4.用于制造晶上封装结构的方法,其特征在于,包括:
如权利要求1至3中任一项所述的用于制造微流道基板的方法的步骤;
根据预制衬底形成互连结构;
将所述互连结构键合于所述第一金属层;
将第一芯片键合于所述第二金属层;以及
将第二芯片键合于所述互连结构的背向所述微流道基板的一端,其中,所述第二芯片通过所述互连结构、所述第二金属层、所述导电通道及所述第一金属层电连接于所述第一芯片。
5.根据权利要求4所述的用于制造晶上封装结构的方法,其中,
形成所述第一金属层的步骤包括:形成环绕所述微流道的第一密封图形;
形成所述互连结构的步骤包括:形成位于所述预制衬底的第三侧的第一再布线层;从所述预制衬底的背向所述第三侧的第四侧减薄所述预制衬底,得到衬底;形成位于所述衬底的第四侧的第二再布线层;形成位于所述第二再布线层背向所述衬底一侧的第三金属层,所述第三金属层包括第二密封图形;及形成分别贯穿所述互连结构的本体的第一通孔和第二通孔;
所述将所述互连结构键合于所述第一金属层的步骤包括:将所述第三金属层焊接或烧结于所述第一金属层,使所述第二密封图形与所述第一密封图形密封地连接,并使所述第一通孔和所述第二通孔分别连通于所述微流道。
6.微流道基板,其特征在于,包括:
基板,具有从第一侧向内延伸的微流道,所述基板包括暴露于所述微流道的第一翅和第二翅;
多个导电通道,所述导电通道在所述第一翅处贯穿所述基板,且所述导电通道被所述第一翅围绕,所述第二翅不围绕所述导电通道;
至少一个金属翅,所述金属翅连接于所述基板,所述金属翅的延伸长度小于所述导电通道的延伸长度,所述金属翅的至少部分外周面暴露于所述微流道,所述第一翅、所述第二翅及所述金属翅阵列设置;
第一金属层,位于所述基板的所述第一侧并电连接于所述导电通道;以及
第二金属层,位于所述基板的背向所述第一侧的第二侧,所述第二金属层与所述导电通道电连接。
7.根据权利要求6所述的微流道基板,其中,所述基板的材料包括硅;所述导电通道的材料和所述金属翅的材料分别包括铜、铝或银;所述第一金属层的材料和所述第二金属层的材料分别包括金、银或铜;
所述第一翅的外径和所述金属翅的外径分别在50μm至2000μm;
所述导电通道的外径为10μm至2000μm,所述导电通道的延伸长度为50μm至150μm。
8.晶上封装结构,其特征在于,包括:
如权利要求6或7所述的微流道基板;
互连结构,键合于所述第一金属层;
第一芯片,键合于所述第二金属层;以及
第二芯片,键合于所述互连结构的背向所述微流道基板的一端,其中,所述第二芯片通过所述互连结构、所述第二金属层、所述导电通道及所述第一金属层电连接于所述第一芯片。
9.根据权利要求8所述的晶上封装结构,其中,所述第一金属层包括环绕所述微流道的第一密封图形;
所述互连结构包括依次堆叠的第一再布线层、衬底、第二再布线层及第三金属层,所述第三金属层包括第二密封图形,所述互连结构具有分别贯穿所述互连结构的本体的第一通孔和第二通孔;
其中,所述第二密封图形与所述第一密封图形密封地连接,且所述第一通孔和所述第二通孔分别连通于所述微流道。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311466364.4A CN117219518B (zh) | 2023-11-07 | 2023-11-07 | 微流道基板及其制造方法、晶上封装结构及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311466364.4A CN117219518B (zh) | 2023-11-07 | 2023-11-07 | 微流道基板及其制造方法、晶上封装结构及其制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN117219518A CN117219518A (zh) | 2023-12-12 |
CN117219518B true CN117219518B (zh) | 2024-04-23 |
Family
ID=89042895
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202311466364.4A Active CN117219518B (zh) | 2023-11-07 | 2023-11-07 | 微流道基板及其制造方法、晶上封装结构及其制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN117219518B (zh) |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106684060A (zh) * | 2015-11-11 | 2017-05-17 | 阿尔特拉公司 | 增强的冷却结构的集成电路封装件 |
CN111863768A (zh) * | 2020-08-28 | 2020-10-30 | 中国电子科技集团公司第五十八研究所 | 一种具备微流道散热功能的tsv转接板及其制备方法 |
CN112614785A (zh) * | 2020-12-17 | 2021-04-06 | 上海先方半导体有限公司 | 集成微流道的三维封装结构及封装方法 |
CN112750600A (zh) * | 2020-12-29 | 2021-05-04 | 华进半导体封装先导技术研发中心有限公司 | 一种基于微流道的可调式电感及其制造方法 |
CN113161306A (zh) * | 2021-04-15 | 2021-07-23 | 浙江集迈科微电子有限公司 | 芯片的高效散热结构及其制备工艺 |
CN113241332A (zh) * | 2021-04-28 | 2021-08-10 | 华进半导体封装先导技术研发中心有限公司 | 具有微流道的半导体结构、芯片堆叠结构以及制备方法 |
CN114975312A (zh) * | 2022-05-25 | 2022-08-30 | 无锡中微高科电子有限公司 | 内嵌微流道的硅基三维封装结构及其制作方法 |
CN115159444A (zh) * | 2022-08-30 | 2022-10-11 | 之江实验室 | 一种无引线的三维异构集成结构及其制造方法 |
CN116002609A (zh) * | 2022-12-26 | 2023-04-25 | 中国工程物理研究院电子工程研究所 | 一种基于三维集成tsv转接板的微流道结构及制备方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2005104323A2 (en) * | 2004-03-30 | 2005-11-03 | Purdue Research Foundation | Improved microchannel heat sink |
US7550841B2 (en) * | 2006-03-23 | 2009-06-23 | Intel Corporation | Methods of forming a diamond micro-channel structure and resulting devices |
JP5725163B2 (ja) * | 2011-03-31 | 2015-05-27 | 富士通株式会社 | 三次元実装半導体装置及びその製造方法 |
US10566265B2 (en) * | 2016-11-18 | 2020-02-18 | Toyota Motor Engineering & Manufacturing North America, Inc. | Electronic assemblies having a cooling chip layer with impingement channels and through substrate vias |
US11688665B2 (en) * | 2018-06-13 | 2023-06-27 | Intel Corporation | Thermal management solutions for stacked integrated circuit devices |
US10937764B2 (en) * | 2019-03-13 | 2021-03-02 | International Business Machines Corporation | Three-dimensional microelectronic package with embedded cooling channels |
WO2023086202A1 (en) * | 2021-11-11 | 2023-05-19 | Applied Materials, Inc. | Semiconductor device packages |
US20230163039A1 (en) * | 2021-11-22 | 2023-05-25 | International Business Machines Corporation | Double patterned microcooler having alternating fin widths |
-
2023
- 2023-11-07 CN CN202311466364.4A patent/CN117219518B/zh active Active
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106684060A (zh) * | 2015-11-11 | 2017-05-17 | 阿尔特拉公司 | 增强的冷却结构的集成电路封装件 |
CN111863768A (zh) * | 2020-08-28 | 2020-10-30 | 中国电子科技集团公司第五十八研究所 | 一种具备微流道散热功能的tsv转接板及其制备方法 |
CN112614785A (zh) * | 2020-12-17 | 2021-04-06 | 上海先方半导体有限公司 | 集成微流道的三维封装结构及封装方法 |
CN112750600A (zh) * | 2020-12-29 | 2021-05-04 | 华进半导体封装先导技术研发中心有限公司 | 一种基于微流道的可调式电感及其制造方法 |
CN113161306A (zh) * | 2021-04-15 | 2021-07-23 | 浙江集迈科微电子有限公司 | 芯片的高效散热结构及其制备工艺 |
CN113241332A (zh) * | 2021-04-28 | 2021-08-10 | 华进半导体封装先导技术研发中心有限公司 | 具有微流道的半导体结构、芯片堆叠结构以及制备方法 |
CN114975312A (zh) * | 2022-05-25 | 2022-08-30 | 无锡中微高科电子有限公司 | 内嵌微流道的硅基三维封装结构及其制作方法 |
CN115159444A (zh) * | 2022-08-30 | 2022-10-11 | 之江实验室 | 一种无引线的三维异构集成结构及其制造方法 |
CN116002609A (zh) * | 2022-12-26 | 2023-04-25 | 中国工程物理研究院电子工程研究所 | 一种基于三维集成tsv转接板的微流道结构及制备方法 |
Also Published As
Publication number | Publication date |
---|---|
CN117219518A (zh) | 2023-12-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109524373B (zh) | 嵌入式微流道的三维主动散热封装结构及其制作工艺 | |
US6992382B2 (en) | Integrated micro channels and manifold/plenum using separate silicon or low-cost polycrystalline silicon | |
CN110010570B (zh) | 一种液体浸没散热的射频微系统组件制作工艺 | |
CN109427702A (zh) | 散热器件和方法 | |
US9591742B2 (en) | Interposer and semiconductor device including the same | |
CN112750600B (zh) | 一种基于微流道的可调式电感及其制造方法 | |
CN111128917A (zh) | 一种芯片封装结构及其制作方法 | |
CN113241332B (zh) | 具有微流道的半导体结构、芯片堆叠结构以及制备方法 | |
CN113675178B (zh) | 半导体封装件、半导体器件及其形成方法 | |
CN114975312A (zh) | 内嵌微流道的硅基三维封装结构及其制作方法 | |
CN111952194B (zh) | 一种射频芯片液冷散热工艺 | |
CN117219518B (zh) | 微流道基板及其制造方法、晶上封装结构及其制造方法 | |
CN111968921B (zh) | 一种具有液态散热功能的pcb组装方式 | |
CN115312496A (zh) | 基于后通孔技术的三维半导体集成封装结构及工艺 | |
CN111769088B (zh) | 基于背部液冷导入的堆叠封装结构及其制备方法 | |
CN114334805A (zh) | 一种用于3d封装的散热互连形成方法 | |
CN113517263A (zh) | 一种堆叠结构及堆叠方法 | |
CN112542433B (zh) | 一种芯片封装结构及封装方法 | |
JP4950012B2 (ja) | シリコンスルーホールを有する半導体チップ装置及びその製造方法 | |
CN117080352B (zh) | 一种晶上系统封装结构及其制备方法 | |
CN112349664B (zh) | 模组液冷散热结构及其制造方法 | |
CN116364678B (zh) | 液体硅通孔兼容嵌入式微流道的散热结构和装置及其制法 | |
CN212434615U (zh) | 一种具备微流道散热功能的tsv转接板 | |
CN113629020B (zh) | 一种毫米波封装结构及其制备方法 | |
CN109872987B (zh) | 带有散热结构的系统封装板卡结构及其制作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |