JP5725163B2 - 三次元実装半導体装置及びその製造方法 - Google Patents

三次元実装半導体装置及びその製造方法 Download PDF

Info

Publication number
JP5725163B2
JP5725163B2 JP2013507021A JP2013507021A JP5725163B2 JP 5725163 B2 JP5725163 B2 JP 5725163B2 JP 2013507021 A JP2013507021 A JP 2013507021A JP 2013507021 A JP2013507021 A JP 2013507021A JP 5725163 B2 JP5725163 B2 JP 5725163B2
Authority
JP
Japan
Prior art keywords
semiconductor device
substrate
dimensional mounting
silicon
mounting semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013507021A
Other languages
English (en)
Other versions
JPWO2012132019A1 (ja
Inventor
水野　義博
義博 水野
悟覚 ▲高▼馬
悟覚 ▲高▼馬
壷井　修
修 壷井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of JPWO2012132019A1 publication Critical patent/JPWO2012132019A1/ja
Application granted granted Critical
Publication of JP5725163B2 publication Critical patent/JP5725163B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06551—Conductive connections on the side of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Micromachines (AREA)
  • Wire Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は、複数の半導体チップを積み重ねて実装した三次元実装半導体装置及びその製造方法に関する。
半導体ＩＣチップやパッケージ、車載用パワー半導体等の電子部品や電子機器等では、動作時に発生する熱を効率的に取り除き、高い信頼性のもとに継続的に動作する機能を搭載することが求められている。例えば、サーバやＰＣには非常に多くの熱を発生するＣＰＵ（Central Processing Unit）が使用されているため、そこから発生する熱を効率よく取り除くとともに、筐体内部や設置場所の温度環境を適正に維持することが求められている。また、装置の小型化・高速化の進展に伴い、電流密度が増加しひいては発熱量も多くなっており、熱を効率的に取り除くことがますます求められている。
特に、複数の半導体チップを積み重ねて実装した三次元実装半導体装置では、チップ表面に設けたヒートシンク等の放熱装置によって積層内の総ての半導体チップを冷却することは困難であり、如何にして内部の半導体チップから効率的に熱を取り除くかが重要である。
このような背景から、三次元実装半導体装置の各半導体チップを効率よく冷却するための候補技術として、マイクロチャネルを用いた冷却技術が注目されている。この技術は、三次元実装半導体装置に複数のマイクロチャネルを設け、このマイクロチャネルに冷却用の液体を流すことにより、各半導体チップを冷却する方法である。
マイクロチャネルとは、マイクロオーダのディメンジョンをもつ液体用の流路である。マイクロスケールの流れは層流であるとともに体積力よりも表面力（流体の粘性効果）の影響が大きくなる効果が現れるため、少ない流量の流体によって熱伝達率を向上することができる。これにより、熱源から発生した熱を効率よく移動させるとともに、必要な冷却性能を得ることができる。さらに、チャネルの幅及び高さはマイクロオーダであるため、冷却装置を小型化できるメリットもある。また、流体の使用量が少ないため、流体の移動エリアや保管エリアに対する設計の自由度が向上するメリットもある。
特開平５−２５１６０１号公報 特開平６−２１２９１号公報
三次元実装半導体装置に設けたマイクロチャネルに冷却用の流体を流すためには、複数の半導体チップ間や他の部材との接合を確実にし、流体の圧力に耐えられるようにすることが重要である。特に、半導体素子の動作時には発熱によって熱膨張が生じることもあり、接合部分の信頼性を高めることが求められる。
本発明の目的は、マイクロチャネルを有する三次元実装半導体装置に関し、半導体チップ間や他の部材との間の接合部分の信頼性を向上しうる三次元実装半導体装置及びその製造方法を提供することにある。
実施形態の一観点によれば、溝状の凹部が形成された複数の第１の基板と、半導体素子が形成された複数の第２の基板とが交互に積層されてなり、前記第１の基板と前記第２の基板との大きさの違いによる凹凸が側面に形成され、前記溝状の凹部の内面と前記第２の基板の面とにより規定される第１の貫通孔が形成された積層構造体と、前記積層構造体の前記側面に接合され、前記積層構造体との接合面に、前記積層構造体の前記側面の凹凸に嵌合する凹凸が形成された第３の基板とを有する三次元実装半導体装置が提供される。
また、実施形態の他の観点によれば、溝状の凹部が形成された複数の第１の基板と、半導体素子が形成された複数の第２の基板とを交互に積層し、前記溝状の凹部の内面と前記第２の基板の面とにより規定される第１の貫通孔が形成され、側面に前記第１の基板と前記第２の基板との大きさの違いによる凹凸が形成された積層構造体を形成する工程と、前記積層構造体の前記側面に、前記側面の凹凸に嵌合する凹凸を有する第３の基板を接合する工程とを有する三次元実装半導体装置の製造方法が提供される。
開示の三次元実装半導体装置及びその製造方法によれば、半導体チップ間や他の部材との間の接合部分の信頼性を向上することができる。これにより、三次元実装半導体装置の信頼性及び冷却効率を高めることができる。
図１は、第１実施形態による三次元実装半導体装置の構造を示す斜視図である。 図２は、第１実施形態による三次元実装半導体装置の構造を示す断面図（その１）である。 図３は、第１実施形態による三次元実装半導体装置の構造を示す断面図（その２）である。 図４は、第１実施形態による三次元実装半導体装置の構造を示す断面図（その３）である。 図５は、第１実施形態による三次元実装半導体装置に用いるシリコンチップの構造を示す平面図（その１）である。 図６は、第１実施形態による三次元実装半導体装置に用いるシリコンチップの構造を示す平面図（その２）である。 図７は、第１実施形態による三次元実装半導体装置に配管を接合した構造を示す断面図である。 図８は、第１実施形態による三次元実装半導体装置の製造方法を示す工程断面図（その１）である。 図９は、第１実施形態による三次元実装半導体装置の製造方法を示す工程断面図（その２）である。 図１０は、第１実施形態による三次元実装半導体装置の製造方法を示す工程断面図（その３）である。 図１１は、第１実施形態による三次元実装半導体装置の製造方法を示す工程断面図（その４）である。 図１２は、第２実施形態による三次元実装半導体装置の構造を示す斜視図である。 図１３は、第２実施形態による三次元実装半導体装置の構造を示す断面図である。 図１４は、第２実施形態による三次元実装半導体装置に用いるシリコンチップの構造を示す平面図である。 図１５は、第２実施形態による三次元実装半導体装置の製造方法を示す工程断面図（その１）である。 図１６は、第２実施形態による三次元実装半導体装置の製造方法を示す工程断面図（その２）である。 図１７は、第３実施形態による三次元実装半導体装置の構造を示す断面図である。 図１８は、第３実施形態による三次元実装半導体装置の製造方法を示す工程断面図である。
［第１実施形態］
第１実施形態による三次元実装半導体装置について図１乃至図１１を用いて説明する。
図１は、本実施形態による三次元実装半導体装置の構造を示す斜視図である。図２乃至図４は、本実施形態による三次元実装半導体装置の構造を示す断面図である。図５及び図６は、本実施形態による三次元実装半導体装置に用いるシリコンチップの構造を示す平面である。図７は、本実施形態による三次元実装半導体装置に配管を接合した構造を示す断面図である。図８乃至図１１は、本実施形態による三次元実装半導体装置の製造方法を示す工程断面図である。
はじめに、本実施形態による三次元実装半導体装置の構造について図１乃至６を用いて説明する。なお、図２は、図１のＸ−Ｚ面に平行な方向の断面図であり、図４のＡ−Ａ′線断面図に相当する。図３は、図１のＹ−Ｚ面に平行な方向の断面図であり、図４のＢ−Ｂ′線断面図に相当する。図４は、図１のＸ−Ｙ面に平行な方向の断面図であり、図２のＣ−Ｃ′線断面に相当する。
本実施形態による三次元実装半導体装置は、図１に示すように、積層構造体１４と、積層構造体１４の各側面に接合されたシリコンチップ１６ａ，１６ｂ，１６ｃ，１６ｄとを有している。また、本実施形態による三次元実装半導体装置には、シリコンチップ１６ａが形成された側面とシリコンチップ１６ｂが形成された側面との間を貫通する複数のマイクロチャネル２２，２６が形成されている。
積層構造体１４は、図２及び図３に示すように、半導体チップ１０とマイクロチャネルチップ１２とが交互に積層されたものである。図２及び図３の例では、４枚の半導体チップ１０と４枚のマイクロチャネルチップ１２とを交互に積層しているが、半導体チップ１０及びマイクロチャネルチップ１２の枚数は、これらに限定されるものではない。
半導体チップ１０は、シリコン基板上に所定の機能を有する半導体素子が形成されたものであり、必要に応じて図示しない貫通配線を有している。
マイクロチャネルチップ１２は、シリコンにより形成された板状体であり、Ｚ方向に貫くように形成された貫通配線２０と、Ｙ方向に延在する溝（マイクロチャネル２２）とを有している。
半導体チップ１０とマイクロチャネルチップ１２とを積層することにより、マイクロチャネルチップ１２に形成された溝が半導体チップ１０によって覆われる。これにより、半導体チップ１０とマイクロチャネルチップ１２と間に、積層構造体１４をＹ方向に貫通する複数のマイクロチャネル２２が形成される。
マイクロチャネル２２は、水等の冷却用流体を流すためのチャネル（溝）である。マイクロチャネル２２に冷却用流体を流すことにより、動作により発熱した半導体チップ１０を冷却することができる。マイクロチャネル２２は、例えば、幅７０μｍ、高さ１００μｍ程度の大きさを有している。
また、マイクロチャネルチップ１２を挟む上下の半導体チップ１０間には、マイクロチャネルチップ１２に形成された貫通配線２０によって所望の接続配線が形成される。
マイクロチャネルチップ１２のＸ方向及びＹ方向のサイズは、半導体チップ１０のＸ方向及びＹ方向のサイズよりも大きくなっている。半導体チップ１０のＺ方向のサイズ（厚さ）及びマイクロチャネルチップ１２のＺ方向のサイズ（厚さ）は、特に限定されるものではない。半導体チップ１０のＺ方向のサイズ（厚さ）は、例えば半導体チップ１０のＸ方向及びＹ方向のサイズや半導体チップ１０の形成方法に応じて５０μｍ〜１０００μｍ程度の間から適宜選択される。マイクロチャネルチップ１２のＺ方向のサイズ（厚さ）は、例えばマイクロチャネルチップ１２のＸ方向及びＹ方向のサイズやマイクロチャネルチップ１２の形成方法に応じて５０μｍ〜１０００μｍ程度の間から適宜選択される。
例えば、半導体チップ１０のサイズは、特に限定されるものではないが、Ｘ方向のサイズが１００００μｍであり、Ｙ方向のサイズが１００００μｍであり、Ｚ方向のサイズ（厚さ）が５００μｍである。また、マイクロチャネルチップ１２のサイズは、特に限定されるものではないが、Ｘ方向のサイズが１０２００μｍであり、Ｙ方向のサイズが１０２００μｍであり、Ｚ方向のサイズ（厚さ）が２００μｍである。
なお、半導体チップ１０のＸ方向及びＹ方向のサイズとマイクロチャネルチップ１２のＸ方向及びＹ方向のサイズとは異なっていればよく、マイクロチャネルチップ１２のＸ方向及びＹ方向のサイズを、半導体チップ１０のＸ方向及びＹ方向のサイズよりも小さくするようにしてもよい。Ｘ方向及びＹ方向の一方で半導体チップ１０のサイズを大きくし、Ｘ方向及びＹ方向の他方でマイクロチャネルチップ１２のサイズを大きくするようにしてもよい。
大きさの異なる半導体チップ１０とマイクロチャネルチップ１２とを交互に積層すると、積層構造体１４の各側面には、半導体チップ１０とマイクロチャネルチップ１２とのサイズの差に応じた段差が形成される（図２及び図３を参照）。
半導体チップ１０とマイクロチャネルチップ１２とは、熱膨張係数が同じ材料により形成されていることが望ましい。半導体チップ１０を形成する材料の熱膨張係数とマイクロチャネルチップ１２を形成する材料の熱膨張係数とが異なると、半導体チップ１０を駆動した際の熱によって半導体チップ１０とマイクロチャネルチップ１２との間に亀裂が生じる虞があるからである。上記の例では半導体チップ１０及びマイクロチャネルチップ１２を同じ材料のシリコンにより形成しているが、熱膨張係数が近い材料であれば、必ずしも同じ材料を用いる必要はない。
シリコンチップ１６ａ，１６ｂ，１６ｃ，１６ｃは、図１乃至図４に示すように、積層構造体１４の４つの側面にそれぞれ接合されている。シリコンチップ１６ａ及びシリコンチップ１６ｂは、Ｙ方向と交差する積層構造体１４の２つの側面にそれぞれ形成されており、シリコンチップ１６ｃ及びシリコンチップ１６ｄは、Ｘ方向と交差する積層構造体１４の２つの側面にそれぞれ形成されている。
シリコンチップ１６ａは、図５（ａ）及び図５（ｂ）に示す構造を有している。
シリコンチップ１６ａの、積層構造体１４と接合される面には、図５（ａ）に示すように、凹凸２５と貫通孔２６とが形成されている。凹凸２５は、積層構造体１４の側面の段差に嵌合する形状となっている。貫通孔２６は、マイクロチャネル２２と同じ大きさを有しており、積層構造体１４の側面に露出しているマイクロチャネル２２の位置と合致するように形成されている。
シリコンチップ１６ａの、積層構造体１４と接合される面とは反対側の面には、図５（ｂ）に示すように、凹部１７と、貫通孔２６とが形成されている。凹部１７は、マイクロチャネル２２に流す冷却用流体を導入するための配管（図示せず）と接続する際の便宜のために設けられたものである。凹部１７の大きさは、特に限定されるものではないが、例えば、Ｙ方向のサイズが５００μｍであり、Ｚ方向のサイズが例えば２８００μｍである。
シリコンチップ１６ａのその他の面は、特に限定されるものではないが、平面である。
シリコンチップ１６ｂは、シリコンチップ１６ａと同様の形状を有している。
シリコンチップ１６ｃは、積層構造体１４と接合される面には、図６に示すように、積層構造体１４の側面の段差に嵌合する形状の凹凸２７が形成されている。シリコンチップ１６ｃのその他の面は、特に限定されるものではないが、平面である。
シリコンチップ１６ｄは、シリコンチップ１６ｃと同様の形状を有している。
シリコンチップ１６ａ，１６ｂ，１６ｃ，１６ｄは、図２乃至図４に示すように、積層構造体１４の各側面にシリコーンゴム層２４を介して接合されている。シリコーンゴム層２４の厚さは、特に限定されるものではないが、例えば１０μｍ程度である。
シリコンチップ１６ａ，１６ｂ，１６ｃ，１６ｄは、積層構造体１４を形成する材料と熱膨張係数数が同じ材料により形成されていることが望ましい。シリコンチップ１６ａ，１６ｂ，１６ｃ，１６ｄを形成する材料の熱膨張係数と積層構造体１４を形成する材料の熱膨張係数が異なると、半導体チップ１０を駆動した際の熱によって積層構造体１４とシリコンチップ１６ａ，１６ｂ，１６ｃ，１６ｄとの間に亀裂が生じる虞があるからである。上記の例では積層構造体１４と同じ材料のシリコンにより形成しているが、熱膨張係数が近い材料であれば、必ずしも同じ材料を用いる必要はない。
次に、本実施形態による三次元実装半導体装置に冷却用流体を流すための配管を接続する方法の一例について図７を用いて説明する。なお、図７（ａ）は、Ｘ−Ｙ面に平行な方向の断面図であり、図７（ｂ）は、Ｙ−Ｚ面に平行な方向の断面図である。
冷却用流体を流すための配管は、図７（ａ）及び図７（ｂ）に示すように、本実施形態による三次元実装半導体装置のシリコンチップ１６ａ側の面及びシリコンチップ１６ｂ側の面に接続される。即ち、シリコンチップ１６ａ側の面に、配管６０ａが接続される。また、シリコンチップ１６ｂ側の面に、配管６０ｂが接続される。
配管６０ａ，６０ｂは、マイクロＯリング６２を介してシリコチップ１６ａ，１６ｂの凹部１７の部分に接合される。シリコンチップ１６ａ，１６ｂに凹部１７を設けておくことにより、三次元実装半導体装置と配管６０ａ，６０ｂとの位置合わせが容易になるとともに、配管６０ａ，６０ｂを容易に固定することができる。配管６０ａ、６０ｂの径の大きさは、シリコンチップ１６ａ，１６ｂの凹部１７の開口寸法に応じて、適宜選択することが望ましい。または、シリコンチップ１６ａ，１６ｂの凹部１７のサイズは、配管６０ａ、６０ｂの径の大きさに応じて、適宜選択することが望ましい。凹部１７の形状は、矩形形状に限定されるものではなく、配管６０ａ，６０ｂの形状に応じて適宜選択することができる。
配管６０ａと配管６０ｂとは、例えばバネ機能を有する治具６４により接続することが望ましい。配管６０ａと配管６０ｂとを治具６４により接続し、配管６０ａと配管６０ｂとの間に三次元実装半導体装置を挟持することにより、配管６０ａとシリコンチップ１６ａとの接合及び配管６０ｂとシリコンチップ１６ｂとの接合を確実にすることができる。これにより、配管６０ａ，６０ｂの位置ずれや冷却用流体の漏れ等を防止することができる。
次に、本実施形態による三次元実装半導体装置の製造方法について図８乃至図１１を用いて説明する。
まず、積層構造体１４を形成するための半導体チップ１０及びマイクロチャネルチップ１２を用意する。
マイクロチャネルチップ１２のＸ方向及びＹ方向のサイズは、半導体チップ１０のＸ方向及びＹ方向のサイズと異なる大きさとする。例えば、半導体チップ１０のＸ方向のサイズを１００００μｍ、Ｙ方向のサイズを１００００μｍ、Ｚ方向のサイズ（厚さ）を５００μｍとする。また、マイクロチャネルチップ１２のＸ方向のサイズを１０２００μｍ、Ｙ方向のサイズを１０２００μｍ、Ｚ方向のサイズ（厚さ）を２００μｍとする。
次いで、用意した半導体チップ１０及びマイクロチャネルチップ１２を交互に積み重ね、積層構造体１４を形成する。
積層構造体１４を形成する方法は、特に限定されるものではないが、例えば表面活性化接合法を用いることができる。表面活性化接合法とは、接合面にイオンビームを照射して表面活性化を行った後、配線間のアライメントを行い、加圧接合する方法である。
表面活性化接合法のほか、接合面のシリコン或いはシリコン酸化膜の表面を親水化処理し、水酸基によって接合する酸化膜直接接合法を用いてもよい。或いは、接合面にＣｕ膜、Ａｌ膜等の薄膜を形成し、金属原子の拡散を用いて接合する金属接合法を用いてもよい。或いは、ＢＣＢ（Benzocyclobutene、ベンゾシクロブテン）樹脂等を用いて接合する樹脂接合法等の他の接合方法を用いてもよい。なお、金属接合法を用いる場合には、金属薄膜が貫通配線間の電気的導通に影響しないように、金属薄膜を予めパターニングしておく。
また、積層構造体１４とは別に、シリコンチップ１６ａ，１６ｂ，１６ｃ，１６ｄを製造する。
シリコンチップ１６ａ，１６ｂは、例えば以下のようにして製造される。
まず、シリコンチップ１６ａ，１６ｂを形成するための基板として、例えばシリコン基板４０を用意する。シリコン基板４０の厚さは、特に限定されるものではないが、２００μｍ〜５２５μｍ程度、例えば５００μｍとする。なお、本実施形態では、基板の表面及び裏面にフォトレジスト等のパターンを形成しエッチング処理を施すので、基板としては、基板の両面が鏡面研磨されたシリコン基板４０を用いることが望ましい。シリコン基板４０は、不純物をドープすることにより導電性を付与されたものでもよい。
次いで、シリコン基板４０の表面及び裏面に、例えばプラズマＣＶＤ法により、シリコン酸化膜４２ａ，４２ｂを形成する。シリコン酸化膜４２ａ，４２ｂの膜厚は、例えば１〜２μｍ程度とする。
次いで、シリコン酸化膜４２ａ上に、例えばスピンコート法により、フォトレジスト膜４３を形成する。フォトレジスト膜４３の厚さは、例えば４μｍ程度とする。フォトレジスト膜４３の材料としては、例えばＡＺエレクトロニックマテリアルズ社製のフォトレジスト（商品名：ＡＺ Ｐ４６２０）を用いる。フォトレジストは、例えば回転数２０００ｒｐｍでシリコン酸化膜４２ａ上に塗布される。その後、フォトレジストは、１２０℃で加熱処理される。こうして、シリコン酸化膜４２ａ上にフォトレジスト膜４３が形成される（図８（ａ））。
次いで、フォトリソグラフィ技術によりフォトレジスト膜４３をパターニングし、フォトレジスト膜４３の貫通孔２６の形成領域に、開口部４４を形成する。開口部４４の開口寸法は、例えば７０μｍ×１００μｍ程度とする。
次いで、フォトレジスト膜４３をマスクとして、例えばバッファードフッ酸を用いたウェットエッチングにより、シリコン酸化膜４２ａをエッチングする。これにより、シリコン酸化膜４２ａの貫通孔２６形成領域に、開口部４５が形成される（図８（ｂ））。
なお、エッチングを行う時間は、シリコン酸化膜４２ａの膜厚に応じて適宜調整する。また、シリコン酸化膜４２ａのエッチングの際に裏面のシリコン酸化膜４２ｂがエッチングされないように、シリコン基板４０の裏面をフォトレジスト膜等の保護膜で覆っておく。
次いで、例えばアッシング等により、フォトレジスト膜４３を除去する。
次いで、同様の手順により、シリコン基板４０の裏面に形成されたシリコン酸化膜４２ｂをパターニングし、シリコン酸化膜４２ｂの凹部１７の形成予定領域に開口部４６を形成する。開口部４６の開口寸法は、例えば１００００μｍ×２０００μｍとする（図８（ｃ））。
次いで、シリコン酸化膜４２ａ上に、例えばスピンコート法により、フォトレジスト膜４８を形成する。フォトレジスト膜４８の膜厚は、例えば４μｍ程度とする。
次に、フォトリソグラフィ技術により、フォトレジスト膜４８をパターニングする。これにより、フォトレジスト膜４８に、凹凸２５の凸部に対応する開口部５０を形成する（図８（ｄ）。開口部５０の開口寸法は、例えば１０２００μｍ×２００μｍ程度とする。
次いで、シリコン酸化膜４２ａ及びフォトレジスト膜４８をマスクとして、例えばＤＲＩＥ（Deep Reactive Ion Etching、深堀りＲＩＥ）法により、シリコン基板４０を、例えば３００μｍ程度エッチングする（図９（ａ））。
ＤＲＩＥとは、エッチングとエッチング側壁保護とを繰り返しながら行うエッチング技術である。エッチングのステップにおいては、例えばＳＦ６ガスを用いてエッチングを行う。側壁保護のステップにおいては、例えばＣ４Ｆ８ガスを用いて側壁を保護する。保護膜により横方向のエッチングが抑制される異方性エッチングとなる。これにより、アスペクト比の高い溝を形成することができる。
ＤＲＩＥ法の第１のステップとしては、例えば、コイルパワーを６００Ｗ、プロセスチャンバ内の圧力を１４．５ｍＴｏｒｒとした状態下にて、Ｃ４Ｆ８ガスを例えば１３０ｓｃｃｍの流量で導入する６．３秒の処理を適用することができる。ＤＲＩＥ法の第２のステップとしては、例えば、コイルパワーを６００Ｗ、プロセスチャンバ内の圧力を１４．５ｍＴｏｒｒ、基板へのＲＦパワーを３８０ｋＨｚで２３Ｗとした状態下にて、ＳＦ６ガスを１３０ｓｃｃｍの流量で導入する７．５秒の処理を適用することができる。第１のステップ及び第２のステップは、交互に繰り返される。
次いで、フォトレジスト膜４８をマスクとして、例えばドライエッチングにより、シリコン酸化膜４２ａをエッチングする（図９（ｂ））。
次いで、フォトレジスト膜４８をマスクとして、例えばＤＲＩＥ法により、シリコン基板４０を、例えば１００μｍ程度エッチングする（図９（ｃ））。エッチング条件としては、図９（ａ）を用いて上述したエッチング条件と同様の条件を適用することができる。
次に、例えばアッシングによりフォトレジスト膜４８を、例えばドライエッチングによりシリコン酸化膜４２ａを、除去する。
次に、例えばアッシングによりフォトレジスト膜４８を、例えばドライエッチングによりシリコン酸化膜４２ａを、除去する。
次いで、シリコン基板４０上にサポート基板５２を貼り合わせる。サポート基板５２としては、例えば日東電工株式会社製の熱剥離シート（商品名：リバアルファ ３１９５Ｍ）を用いる。サポート基板の厚さは、例えば５２５μｍとする。サポート基板５２は、後述するシリコン基板４０を裏面からのエッチングを行うプロセスにおいて、シリコン基板４０の破損を防止するために用いられる。
次いで、シリコン酸化膜４２ｂをマスクとして、例えばＤＲＩＥ法により、シリコン基板４０を、シリコン基板４０の裏面側から例えば１００μｍエッチングする。これにより、シリコン基板４０の裏面側に凹部１７が形成される。また、シリコン基板４０の裏面側に形成した凹部１７とシリコン基板４０の表面側に形成した開口部とが接続され、貫通孔２６が形成される（図９（ｄ））。エッチング条件としては、図９（ａ）を用いて上述したエッチング条件と同様の条件を適用することができる。
次いで、シリコン基板４０に貫通孔２６が形成されたことを確認した後に、サポート基板５２を剥離する。
次いで、例えばドライエッチングにより、シリコン酸化膜４２ｂを除去する（図９（ｅ））。
こうして、シリコンチップ１６ａ、シリコンチップ１６ｂが製造される。
シリコンチップ１６ｃ，１６ｄは、例えば以下にようにして製造される。
まず、シリコンチップ１６ｃ，１６ｄを形成するための基板として、例えばシリコン基板５４を用意する。シリコン基板５４の厚さは、特に限定されるものではないが、２００μｍ〜５２５μｍ程度、例えば５００μｍとする。なお、本実施形態では、基板の表面にフォトレジスト等のパターンを形成しエッチング処理を施すので、基板としては、基板の表面が鏡面研磨されたシリコン基板５４を用いることが望ましい。シリコン基板５４は、不純物をドープすることにより導電性を付与されたものでもよい。
次いで、シリコン基板５４上に、例えばスピンコート法により、フォトレジスト膜５６を形成する。フォトレジスト膜５６の厚さは、例えば４μｍ程度とする（図１０（ａ））。
次いで、フォトリソグラフィ技術によりフォトレジスト膜５６をパターニングし、フォトレジスト膜５６に、凹凸２７の凸部に対応する開口部５８を形成する（図１０（ｂ））。開口部５８の開口寸法は、例えば１０２００μｍ×２００μｍ程度とする。
次いで、フォトレジスト膜５６をマスクとして、例えばＤＲＩＥ法により、シリコン基板５６を、例えば１００μｍ程度エッチングする（図１０（ｃ））。これにより、シリコン基板５６に凹凸２７の凹部が形成される。エッチング条件としては、図９（ａ）を用いて上述したエッチング条件と同様の条件を適用することができる。
次いで、例えばアッシング等により、フォトレジスト膜５６を除去する（図１０（ｄ））。
こうして、シリコンチップ１６ｃ，１６ｄが製造される。
次に、積層構造体１４と、シリコンチップ１６ａ，１６ｂ，１６ｃ，１６ｄとを接合する。
まず、シリコンチップ１６ａ，１６ｂの積層構造体１４と接合される表面上に、例えばスピンコート法又はスプレーコート法により、ＰＤＭＳ（polydimethylsilioxane）を塗布し、乾燥させる。こうして、シリコンチップ１６ａ，１６ｂの凹凸を有する表面上に、シリコーンゴム層２４を形成する（図１１（ａ））。シリコーンゴム層２４の厚さは、例えば１０μｍ程度とする。
次いで、マイクロチャネル２２が露出している積層構造体１４の側面の段差とシリコンチップ１６ａ，１６ｂの表面の凹凸２５とが合致するように、位置合わせをする。
次いで、例えば、積層構造体１４の側面にエキシマ光を照射する。エキシマ光とは、希ガスやハロゲン等の混合ガスを用いたレーザー光である。エキシマ光を照射することにより、積層構造体１４の表面、即ち、半導体チップ１０及びマイクロチャネルチップ１２の形成材料であるシリコン原子が活性化する。
次いで、活性化した積層構造体１４の側面と、シリコーンゴム層２４が形成されたシリコンチップ１６ａ，１６ｂの表面とを加圧接合する。これにより、シリコンチップ１６ａ，１６ｂと積層構造体１４とがシリコーンゴム層２４を介して接合される（図１１（ｂ））。なお、接合面にシリコーンゴム層２４を形成しておくことには、シリコンチップ１６ａ，１６ｂ，１６ｃ，１６ｄと積層構造体１４とを接合する際の衝撃を吸収する効果もある。
この際、シリコンチップ１６ａ，１６ｂの表面の凹凸２５と積層構造体１４の側面の段差とが嵌合したときに貫通孔２６の位置とマイクロチャネル２２との位置が合致するように予め凹凸２５及び貫通孔２６を形成しておくことにより、貫通孔２６とマイクロチャネル２２との位置合わせは不要となる。
次いで、図１１を用いて上述した接合方法と同様の方法により、積層構造体１４の他の側面とシリコンチップ１６ｃ，１６ｄとを接合する（図示せず）。
こうして、本実施形態による三次元実装半導体装置が製造される。
このように、本実施形態によれば、半導体チップ１０，マイクロチャネルチップ１２及びシリコンチップ１６ａ，１６ｂ，１６ｃ，１６ｄはシリコンを材料としている。これにより、熱膨張に対する高い信頼性を確保することができる。
また、本実施形態によれば、積層構造体１４の側面に段差を設け、シリコンチップ１６ａ〜１６ｄに積層構造体１４の側面の段差に対応する凹凸を形成することにより、積層構造体１４とシリコンチップ１６ａ〜１６ｄとの接合を容易に行うことができる。
また、本実施形態によれば、シリコンチップ１６ａ，１６ｂに形成された凹部１７により、シリコンチップ１６ａ，１６ｂと配管６０ａ、６０ｂとを容易に接合することができる。これにより、三次元実装半導体装置を他の基板へ実装するプロセスの順序をより柔軟に選択することができる。より具体的には、シリコンチップ１６ａ、１６ｂと配管６０ａ，６０ｂとを接合した後に、三次元実装半導体装置を他の基板へ実装してもよい。或いは、三次元実装半導体装置を他の基板へ実装した後に、シリコンチップ１６ａ，１６ｂと配管６０ａ、６０ｂとを接合してもよい。
［第２実施形態］
第２実施形態による三次元実装半導体装置及びその製造方法について図１２乃至１６を用いて説明する。図１乃至図１１に示す第１実施形態による三次元実装半導体装置と同一の構成要素には同一の符号を付し説明を省略し又は簡潔にする。
図１２は、本実施形態による三次元実装半導体装置の斜視図である。図１３は、本実施形態による三次元実装半導体装置の断面図である。図１４は、本実施形態による三次元実装半導体装置に用いるシリコンチップの構造を示す平面図である。図１５及び図１６は、本実施形態による三次元実装半導体装置の製造方法を示す工程断面図である。
はじめに、本実施形態による三次元実装半導体装置の製造について図１２乃至図１４を用いて説明する。なお、図１３は、図１２のＹ−Ｚ面に平行な方向の断面図である。
本実施形態による三次元実装半導体装置は、シリコンチップ１６ａ，１６ｂに形成された貫通孔２６の形状が異なるほかは、図１に示す第１実施形態による三次元実装半導体装置と同様である。
即ち、本実施形態による三次元実装半導体装置は、図１２乃至図１４に示すように、チップ１６ａ，１６ｂに形成された貫通孔２６が、マイクロチャネル２２側に向かうほどに幅（内径）が狭くなるテーパ形状を有している。
貫通孔２６の形状をこのようなテーパ形状とすることにより、配管６０ａから貫通孔２６を介してマイクロチャネル２２に流入する冷却用流体の抵抗、並びに、マイクロチャネル２２から貫通孔２６を介して配管６０ｂに流出する冷却用流体の抵抗を低減することができる。即ち、冷却用流体と貫通穴２６との間の摩擦抵抗による圧力損失を低減することができる。これにより、半導体装置の冷却効率を高めることができる。
次に、本実施形態による三次元実装半導体装置の製造方法について、図１５及び図１６を用いて説明する。
本実施形態による三次元実装半導体装置の製造方法は、シリコンチップ１６ａ，１６ｂの製造方法が異なるほかは、第１実施形態による三次元実装半導体装置の製造方法と同じである。
本実施形態による三次元実装半導体装置のシリコンチップ１６ａ，１６ｂは、例えば以下のように製造することができる。
まず、シリコンチップ１６ａ，１６ｂを形成するための基板として、例えばシリコン基板７０を用意する。シリコン基板７０の厚さは、特に限定されるものではないが、２００μｍ〜５２５μｍ程度、例えば５００μｍとする。なお、本実施形態では、基板の両面にフォトレジスト等のパターンを形成しエッチング処理を施すので、基板としては、基板の両面が鏡面研磨されたシリコン基板７０を用いることが望ましい。シリコン基板７０は、不純物をドープすることにより導電性を付与されたものでもよい。
次いで、シリコン基板７０の表面及び裏面に、例えばプラズマＣＶＤ法により、シリコン酸化膜７２ａ，７２ｂを形成する。シリコン酸化膜７２ａ，７２ｂの膜厚は、例えば１〜２μｍ程度とする。
次いで、フォトリソグラフィ及びドライエッチングにより、シリコン酸化膜７２ａをパターニングする。これにより、シリコン酸化膜７２ａの凹部１７の形成予定領域に開口部４６を形成する。開口部４６の開口寸法は、例えば１００００μｍ×２０００μｍとする。
次いで、フォトリソグラフィ及びドライエッチングにより、シリコン酸化膜７２ｂをパターニングする。これにより、シリコン酸化膜７２ｂに、凹凸２５の凸部に対応する開口部７６を形成する。開口部７６の開口寸法は、例えば１０２００μｍ×２００μｍとする（図１５（ａ））。
次いで、シリコン基板７０の表面に、例えばスピンコート法により、フォトレジスト膜７８を形成する。フォトレジスト膜７８の膜厚は、例えば４μｍ程度とする。
次いで、フォトリソグラフィ技術により、フォトレジスト膜７８をパターニングする。これにより、フォトレジスト膜７８に、テーパ状の貫通孔２６の開口面に対応する開口部８０を形成する（図１５（ｂ））。開口部８０の開口寸法は、例えば１００００μｍ×２０００μｍ程度とする。
次いで、シリコン酸化膜７２ａ及びフォトレジスト膜７８をマスクとして、例えばＤＲＩＥ法により、シリコン基板７０を、側壁部分がテーパ形状になるようにエッチングする（図１５（ｃ））。より具体的には、ＤＲＩＥ法の第１のステップとしては、例えば、コイルパワーを６００Ｗ、プロセスチャンバ内の圧力を１４．５ｍＴｏｒｒとした状態下にて、Ｃ４Ｆ８ガスを例えば１３０ｓｃｃｍの流量で導入する６．３秒の処理を適用することができる。ＤＲＩＥ法の第２のステップとしては、例えば、コイルパワーを６００Ｗ、プロセスチャンバ内の圧力を１４．５ｍＴｏｒｒ、基板へのＲＦパワーを３８０ｋＨｚで２３Ｗとした状態下にて、ＳＦ６ガスを１３０ｓｃｃｍの流量で導入する４．５秒の処理を適用することができる。第１のステップ及び第２のステップは、交互に繰り返される。これにより、横方向へのエッチングを制御することができる。即ち、側壁形状を制御しながらエッチングを行うことが可能となる。なお、シリコン基板７０のエッチングには、異方性ウェットエッチングを用いてもよい。
次いで、例えばアッシング等により、フォトレジスト膜７８を除去する。
次いで、シリコン酸化膜７２ａをマスクとして、例えばＤＲＩＥ法により、シリコン基板７０を、例えば１００μｍ程度エッチングする。これにより、シリコン基板７０に凹部１７を形成する（図１５（ｄ））。エッチング条件としては、図９（ａ）を用いて上述したエッチング条件と同様の条件を適用することができる。
次いで、シリコン酸化膜７２ｂをマスクとして、例えばＤＲＩＥ法により、シリコン基板７０を、シリコン基板７０の裏面から例えば１００μｍ程度エッチングする。これにより、シリコン基板７０の裏面側に凹凸２５が形成される。また、シリコン基板７０の裏面側に形成した凹凸２５とシリコン基板７０の表面側に形成した開口部が接続され、テーパ状の貫通孔２６が形成される（図１５（ｅ））。エッチング条件としては、図９（ａ）を用いて上述したエッチング条件と同様の条件を適用することができる。
次いで、例えばドライエッチングにより、シリコン酸化膜７２ａ，７２ｂを除去する（図１５（ｆ））。
こうして、本実施形態による三次元実装半導体装置のシリコンチップ１６ａ，１６ｂが製造される。
このように製造されたシリコンチップ１６ａ，１６ｂは、別途製造した積層構造体１４の側面部分に、第１実施形態による三次元実装半導体装置の製造方法と同様の手順により接合される（図１６（ａ）〜（ｃ））。
この後、シリコンチップ１６ｃ、１６ｄを積層構造体１４に接合し、本実施形態による三次元実装半導体装置を完成する。
このように、本実施形態によれば、シリコンチップ１６ａ、１６ｂの貫通孔２６をテーパ形状とするので、冷却用流体と貫通孔２６との間の摩擦抵抗による圧力損失を低減することができる。これにより、冷却効率を高めることができる。
［第３実施形態］
第３実施形態による三次元実装半導体装置及びその製造方法について図１７及び図１８を用いて説明する。図１乃至図１６に示す第１及び第２実施形態による三次元実装半導体装置と同一の構成要素には同一の符号を付し説明を省略し又は簡潔にする。
図１７は、本実施形態による三次元実装半導体装置の構造を示す断面図である。図１８は、本実施形態による三次元実装半導体装置の製造方法を示す工程断面図である。
はじめに、本実施形態による三次元実装半導体装置の構造について図１７を用いて説明する。なお、図１７は、図１のＹ−Ｚ面に平行な方向の断面図である。
本実施形態による三次元実装半導体装置は、図１２に示すように、第１実施形態による三次元実装半導体装置の構造と基本的に同じである。本実施形態による三次元実装半導体装置が第１実施形態による三次元実装半導体装置と異なる点は、シリコンチップ１６ａ，１６ｂ，１６ｃ，１６ｄとがシリコーンゴム層２４を介さずに積層構造体１４に直接接合されている点である（図１７参照）。
次に、本実施形態による三次元実装半導体装置の製造方法について図１８を用いて説明する。
まず、第１実施形態による三次元実装半導体装置の製造方法と同様の手順により、積層構造体１４及びシリコンチップ１６ａ，１６ｂ，１６ｃ，１６ｄを用意する。
次いで、シリコンチップ１６ａ，１６ｂ，１６ｃ，１６ｄを、積層構造体１４の側面に接合する。
まず、マイクロチャネル２２が露出している積層構造体１４の側面の段差とシリコンチップ１６ａ，１６ｂの表面の凹凸２５とが合致するように、位置合わせをする（図１８（ａ））。
次いで、例えば、積層構造体１４の側面及びシリコンチップ１６ａ，１６ｂの凹凸２５を有する表面に、例えばアルゴンガスを原料ガスとするイオンビームを照射する。イオンビームを照射することにより、積層構造体１４の側面及びシリコンチップ１６ａ，１６ｂの表面が活性化する。
なお、アルゴンイオンを照射する代わりに、例えば酸素を用いたプラズマを照射した後に窒素ラジカル処理を用いてもよい。
次いで、活性化した積層構造体１４の側面と、活性化したシリコンチップ１６ａ，１６ｂの表面とを加圧接合する。これにより、積層構造体１４の表面の活性化したシリコン原子と、シリコンチップ１６ａ，１６ｂの表面の活性化したシリコン原子とが結合する。即ち、シリコンチップ１６ａ，１６ｂと積層構造体１４とが接合される（図１８（ｂ））。
なお、本実施形態では、積層構造体１４の表面及びシリコンチップ１６ａ，１６ｂの表面を活性化することにより積層構造体１４とシリコンチップ１６ａ，１６ｂとを直接接合したが、接合方法は特に限定されるものではない。
例えば、金属接合法により、積層構造体１４とシリコンチップ１６ａ，１６ｂとを接合してもよい。金属接合法を用いる場合においては、シリコンチップ１６ａ，１６ｂの凹凸２５を有する表面上に、例えば１０ｎｍ〜１００ｎｍ程度の金属薄膜を形成する。金属薄膜の形成材料としては、例えば銅或いはアルミニウムを用いる。その後、積層構造体１４とシリコンチップ１６ａ，１６ｂとを接触させ、例えば４００℃で、例えば１時間加熱処理する。これにより、積層構造体１４とシリコンチップ１６ａ，１６ｂとが接合される。
次いで、図１８を用いて上述した接合方法と同様の方法により、積層構造体１４の他の側面とシリコンチップ１６ｃ，１６ｄとを接合する（図示せず）。
こうして、本実施形態による三次元実装半導体装置が製造される。
このように、本実施形態によれば、積層構造体１４の表面及びシリコンチップ１６ａ，１６ｂの凹凸２５を有する表面を活性化させることにより、常温で接合することができる。
［変形実施形態］
上記実施形態に限らず種々の変形が可能である。
例えば、第１実施形態及び第２実施形態では、シリコーンゴム層２４を介して、積層構造体１４とシリコンチップ１６ａ，１６ｂとを接合したが、接合方法は、特に限定されるものではない。例えば、シリコーンゴム層２４の代わりに、シリコーン系接着剤やポリイミド層を用いてもよい。シリコーン系接着剤としては、例えば東レ・ダウコーニング株式会社製シリコン樹脂（商品名：SYLGARD（商標登録）シリーズ）を挙げることができる。ポリイミド層の形成材料としては、例えば日立化成デュポンマイクロシステムズ株式会社製ポリイミド樹脂（商品名：ＨＤ３０００シリーズ）を挙げることができる。
また、上記実施形態では、半導体チップ１０のＸ方向のサイズ及びＹ方向のサイズと、マイクロチャネルチップ１２のＸ方向のサイズ及びＹ方向のサイズとが異なるようにしたが、これに限定されるものではない。例えば、半導体チップ１０のＸ方向のサイズ及びＹ方向のサイズと、マイクロチャネルチップ１２のＸ方向のサイズ及びＹ方向のサイズとが同じであってもよい。その際には、半導体チップ１０とマイクロチャネルチップ１２とを、各側面に段差が形成されるように積層すればよい。
また、上記実施形態では、シリコンチップ１６ａ〜１６ｄのエッチング方法として、ＤＲＩＥ法を用いたが、これに限定されるものではない。例えば、ウェットエッチングを用いてもよい。
また、第２実施形態では、シリコーンゴム層２４を介して積層構造体１４とシリコンチップ１６ａ，１６ｂ，１６ｃ、１６ｄとを接合したが、これに限定されるものではない。例えば、第３実施形態と同様に、積層構造体１４とシリコンチップ１６ａ，１６ｂ，１６ｃ、１６ｄとを直接接合してもよい。或いは、金属接合法等の他の方法により接合してもよい。
１０…半導体チップ
１２…マイクロチャネルチップ
１４…積層構造体
１６ａ〜１６ｄ…シリコンチップ
１７…凹部
２０…貫通配線
２２…マイクロチャネル
２４…シリコーンゴム層
２５…凹凸
２６…貫通孔
２７…凹凸
４０…シリコン基板
４２ａ，４２ｂ…シリコン酸化膜
４３…フォトレジスト膜
４４，４５，４６…開口部
４８…フォトレジスト膜
５０…開口部
５２…サポート基板
５４…シリコン基板
５６…フォトレジスト膜
５８…開口部
６０ａ，６０ｂ…配管
６２…マイクロＯリング
６４…治具
７０…シリコン基板
７２ａ，７２ｂ…シリコン酸化膜
７６…開口部
７８…フォトレジスト膜
８０…開口部

Claims (10)

  1. 溝状の凹部が形成された複数の第１の基板と、半導体素子が形成された複数の第２の基板とが交互に積層されてなり、前記第１の基板と前記第２の基板との大きさの違いによる凹凸が側面に形成され、前記溝状の凹部の内面と前記第２の基板の面とにより規定される第１の貫通孔が形成された積層構造体と、
    前記積層構造体の前記側面に接合され、前記積層構造体との接合面に、前記積層構造体の前記側面の凹凸に嵌合する凹凸が形成された第３の基板と
    を有することを特徴とする三次元実装半導体装置。
  2. 請求項１記載の三次元実装半導体装置において、
    前記第１の基板、前記第２の基板、及び前記第３の基板は、熱膨張係数が同じ材料により形成されている
    ことを特徴とする三次元実装半導体装置。
  3. 請求項２記載の三次元実装半導体装置において、
    前記第１の基板、前記第２の基板、及び前記第３の基板を形成する前記材料は、シリコンである
    ことを特徴とする三次元実装半導体装置。
  4. 請求項１乃至３のいずれか１項に記載の三次元実装半導体装置において、
    前記積層構造体の各側面に、前記第３の基板が接合されている
    ことを特徴とする三次元実装半導体装置。
  5. 請求項１乃至４のいずれか１項に記載の三次元実装半導体装置において、
    前記第３の基板は、前記第１の貫通孔に対向する第２の貫通孔を有する
    ことを特徴とする三次元実装半導体装置。
  6. 請求項５記載の三次元実装半導体装置において、
    前記第２の貫通孔は、前記第１の貫通孔に向かって幅の狭くなるテーパ形状を有する
    ことを特徴とする三次元実装半導体装置。
  7. 請求項５又は６記載の三次元実装半導体装置において、
    前記積層構造体側の前記第２の貫通孔の大きさと前記第１の貫通孔の大きさとが等しい
    ことを特徴とする三次元実装半導体装置。
  8. 請求項５乃至７のいずれか１項に記載の三次元実装半導体装置において、
    前記第３の基板は、前記積層構造体への接合面とは反対側の面に、前記第１の貫通孔に流体を導入出する導管を接続するための凹部が形成されている
    ことを特徴とする三次元実装半導体装置。
  9. 請求項１乃至８のいずれか１項に記載の三次元実装半導体装置において、
    前記第１の貫通孔は、マイクロチャネルである
    ことを特徴とする三次元実装半導体装置。
  10. 溝状の凹部が形成された複数の第１の基板と、半導体素子が形成された複数の第２の基板とを交互に積層し、前記溝状の凹部の内面と前記第２の基板の面とにより規定される第１の貫通孔が形成され、側面に前記第１の基板と前記第２の基板との大きさの違いによる凹凸が形成された積層構造体を形成する工程と、
    前記積層構造体の前記側面に、前記側面の凹凸に嵌合する凹凸を有する第３の基板を接合する工程と
    を有することを特徴とする三次元実装半導体装置の製造方法。
JP2013507021A 2011-03-31 2011-03-31 三次元実装半導体装置及びその製造方法 Expired - Fee Related JP5725163B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2011/058361 WO2012132019A1 (ja) 2011-03-31 2011-03-31 三次元実装半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JPWO2012132019A1 JPWO2012132019A1 (ja) 2014-07-24
JP5725163B2 true JP5725163B2 (ja) 2015-05-27

Family

ID=46929837

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013507021A Expired - Fee Related JP5725163B2 (ja) 2011-03-31 2011-03-31 三次元実装半導体装置及びその製造方法

Country Status (4)

Country Link
US (1) US9252070B2 (ja)
EP (1) EP2693475A4 (ja)
JP (1) JP5725163B2 (ja)
WO (1) WO2012132019A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210028071A (ko) * 2019-08-28 2021-03-11 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 반도체 디바이스 및 그 제조 방법
US11387164B2 (en) 2019-08-28 2022-07-12 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and manufacturing method thereof

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9245836B2 (en) 2012-06-28 2016-01-26 Soitec Interposers including fluidic microchannels and related structures and methods
JP6277598B2 (ja) * 2013-04-30 2018-02-14 富士通株式会社 冷却モジュール、積層半導体集積回路装置及び冷却モジュールの製造方法
JP6131730B2 (ja) * 2013-06-17 2017-05-24 富士通株式会社 半導体装置及びその冷却方法
JP6430153B2 (ja) * 2014-06-10 2018-11-28 国立研究開発法人産業技術総合研究所 半導体装置、インターポーザ及びその製造方法
WO2019146039A1 (ja) * 2018-01-25 2019-08-01 ソフトバンク株式会社 三次元積層集積回路の冷媒による冷却方式と、それを用いた三次元積層集積回路
US20200148137A1 (en) * 2018-11-09 2020-05-14 Magna Electronics Inc. Thermal management system
CN117219518B (zh) * 2023-11-07 2024-04-23 之江实验室 微流道基板及其制造方法、晶上封装结构及其制造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63187697A (ja) * 1987-01-15 1988-08-03 イーティーエー　システムズ，インコーポレーテッド 集積回路装置
JPH04176151A (ja) * 1990-11-08 1992-06-23 Toshiba Corp 半導体装置およびその冷却装置
JPH07218174A (ja) * 1994-02-04 1995-08-18 Mitsubishi Alum Co Ltd 放熱フィン
JPH08111502A (ja) * 1994-09-26 1996-04-30 Internatl Business Mach Corp <Ibm> 電子モジュール
JP2002081874A (ja) * 2000-09-11 2002-03-22 Canon Inc プレート型ヒートパイプ及びその製造方法
JP2005228919A (ja) * 2004-02-13 2005-08-25 Toyota Motor Corp 積層パワーモジュールおよびその位置決め方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5016138A (en) * 1987-10-27 1991-05-14 Woodman John K Three dimensional integrated circuit package
US5067233A (en) * 1989-07-24 1991-11-26 Grumman Aerospace Corporation Method of forming an integrated circuit module
JPH05251601A (ja) 1992-03-05 1993-09-28 Toshiba Corp 半導体基板の製造方法
US5313096A (en) * 1992-03-16 1994-05-17 Dense-Pac Microsystems, Inc. IC chip package having chip attached to and wire bonded within an overlying substrate
JPH0779144B2 (ja) * 1992-04-21 1995-08-23 インターナショナル・ビジネス・マシーンズ・コーポレイション 耐熱性半導体チップ・パッケージ

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63187697A (ja) * 1987-01-15 1988-08-03 イーティーエー　システムズ，インコーポレーテッド 集積回路装置
JPH04176151A (ja) * 1990-11-08 1992-06-23 Toshiba Corp 半導体装置およびその冷却装置
JPH07218174A (ja) * 1994-02-04 1995-08-18 Mitsubishi Alum Co Ltd 放熱フィン
JPH08111502A (ja) * 1994-09-26 1996-04-30 Internatl Business Mach Corp <Ibm> 電子モジュール
JP2002081874A (ja) * 2000-09-11 2002-03-22 Canon Inc プレート型ヒートパイプ及びその製造方法
JP2005228919A (ja) * 2004-02-13 2005-08-25 Toyota Motor Corp 積層パワーモジュールおよびその位置決め方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210028071A (ko) * 2019-08-28 2021-03-11 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 반도체 디바이스 및 그 제조 방법
US11387164B2 (en) 2019-08-28 2022-07-12 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and manufacturing method thereof
KR102423373B1 (ko) * 2019-08-28 2022-07-22 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 반도체 디바이스 및 그 제조 방법

Also Published As

Publication number Publication date
US9252070B2 (en) 2016-02-02
JPWO2012132019A1 (ja) 2014-07-24
EP2693475A4 (en) 2014-10-01
EP2693475A1 (en) 2014-02-05
WO2012132019A1 (ja) 2012-10-04
US20140027895A1 (en) 2014-01-30

Similar Documents

Publication Publication Date Title
JP5725163B2 (ja) 三次元実装半導体装置及びその製造方法
EP2973697B1 (en) Method of creating a coolant channel in a semiconductor wafer assembly
US10527358B2 (en) Thermal ground plane
JP5114414B2 (ja) ３ｄ貫通シリコンアーキテクチャのための集積マイクロチャネル
JP4465315B2 (ja) ウェファ基板のキャビティを含む構造とその製造方法
US10724804B2 (en) Method and device for spreading high heat fluxes in thermal ground planes
JP2005294844A (ja) 高密度ナノ構造化相互接続
JP6119352B2 (ja) 半導体装置及びその製造方法
JP2015061076A (ja) 冷却装置
US10784115B2 (en) Method of etching microelectronic mechanical system features in a silicon wafer
US10217648B1 (en) Fabrication of microfluidic channels in diamond
JP5187705B2 (ja) 異方性エッチング方法、三次元構造体、及び、デバイス
CN111076578A (zh) 热管、电子设备及加工工艺
US9391000B2 (en) Methods for forming silicon-based hermetic thermal solutions
JP5943369B2 (ja) 熱伝導積層膜部材及びその製造方法、これを用いた放熱部品及び放熱デバイス
CN113023663A (zh) 一种全硅结构mems微流道散热器及其加工方法
JP5577897B2 (ja) 電子デバイスとその製造方法
Lau et al. Development of package level hybrid silicon heat sink for hotspots cooling
JP5434682B2 (ja) 冷却装置の製造方法
JP2014216589A (ja) 冷却モジュール、積層半導体集積回路装置及び冷却モジュールの製造方法
JP6019639B2 (ja) 半導体装置、半導体装置の製造方法及び電子装置
Dubey et al. Advancing Fine Pitch (< 5μm) Interconnects through Self-Aligned Die-to-Wafer Hybrid Bonding for Chiplet Integration
CN113725175B (zh) 集成电路芯片及制作方法、半导体装置
JP6007681B2 (ja) 冷却モジュールおよび半導体装置
CN117727636A (zh) 一种石英基底微流道制备方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140812

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150303

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150316

R150 Certificate of patent or registration of utility model

Ref document number: 5725163

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees