JP5187705B2 - 異方性エッチング方法、三次元構造体、及び、デバイス - Google Patents

異方性エッチング方法、三次元構造体、及び、デバイス Download PDF

Info

Publication number
JP5187705B2
JP5187705B2 JP2011002490A JP2011002490A JP5187705B2 JP 5187705 B2 JP5187705 B2 JP 5187705B2 JP 2011002490 A JP2011002490 A JP 2011002490A JP 2011002490 A JP2011002490 A JP 2011002490A JP 5187705 B2 JP5187705 B2 JP 5187705B2
Authority
JP
Japan
Prior art keywords
hole
substrate
plane
anisotropic etching
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011002490A
Other languages
English (en)
Other versions
JP2012146754A (ja
Inventor
伸哉 田中
晃司 園田
一夫 笠井
行平 樋口
一介 前中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Science and Technology Agency
National Institute of Japan Science and Technology Agency
Original Assignee
Japan Science and Technology Agency
National Institute of Japan Science and Technology Agency
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Science and Technology Agency, National Institute of Japan Science and Technology Agency filed Critical Japan Science and Technology Agency
Priority to JP2011002490A priority Critical patent/JP5187705B2/ja
Publication of JP2012146754A publication Critical patent/JP2012146754A/ja
Application granted granted Critical
Publication of JP5187705B2 publication Critical patent/JP5187705B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、RIE(Reactive Ion Etching(反応性イオンエッチング))を用いた異方性エッチング方法、該異方性エッチング方法を用いて形成可能な三次元構造体、及び、該三次元構造体を備えたデバイスに関するものである。
従来から、下記特許文献1(段落0023)に開示されているように、湿式の異方性エッチング方法が公知となっており、下記特許文献1の図5に示されているホーン型形状となるようなエッチングが可能である。また、下記特許文献2(段落0124、0125)には、湿式の異方性エッチング方法及びRIEを用いた異方性エッチング方法が開示されており、下記特許文献2の図2(a)〜(d)に示すような断面形状の細孔を形成することが可能である。
特開2008−271568号公報 特開2005−148048号公報
しかしながら、上記特許文献1、2における湿式の異方性エッチング方法に対して、さらなるエッチング速度の向上が望まれている。また、上記特許文献2におけるRIEを用いた異方性エッチング方法では、基板面に対して垂直方向へのエッチングには適しているが、湿式の異方性エッチング方法のような結晶配向性に依存したエッチングには適さない。したがって、上記特許文献1、2どちらにおいても、所望する形状を形成するためのエッチングを効率よく行うことが困難であった。
そこで、本発明の目的は、被対象物を効率よく所望する形状となるようにエッチングすることが可能な異方性エッチング方法、該異方性エッチング方法を用いて形成可能な三次元構造体、及び、該三次元構造体を備えたデバイスを提供することである。
(1) 本発明の異方性エッチング方法は、所定条件下において、表面に所定形状のマスクを有した結晶異方性の基板に対して、SFとCとを含む混合ガス、又は、SFとCとOとを含む混合ガスを用いた反応性イオンエッチングを行うことによって、一方の結晶面のエッチング速度が他方の結晶面のエッチング速度よりも大きくなる乾式の結晶異方性エッチングを行う結晶異方性エッチング工程を有しているものである。
上記(1)の構成によれば、ウェットエッチングに比べてエッチング速度が速い反応性イオンエッチングによって結晶異方性エッチングを行うことが可能である。また、結晶異方性ウェットエッチングでは、(111)ウェハに対するエッチングレートが非常に遅く、実用的でないが、上記(1)の結晶異方性エッチングでは、(111)ウェハに対して実用的な速度でエッチングすることが可能である。
(2) 上記(1)の異方性エッチング方法においては、前記マスクが円形状又は長方形状の開口部を備えたものであって、前記基板の表面が{100}面、{110}面、又は、{111}面であることが好ましい。ここで、{100}面には、(100)面及び(100)面と等価な対称性をもつ(010)面、(001)面、(−100)面、(0−10)面、(00−1)面、すべてが含まれる。また、{110}面については、(110)面及び(110)面と等価な対称性をもつ面のすべてが含まれる。{111}面についても、(111)面及び(111)面と等価な対称性をもつ面のすべてが含まれる。
上記(2)の構成によれば、反応性イオンエッチングによって、所定形状(例えば、円錐形状、四角錐形状など)の穴部を形成することができる。例えば、一方の面に{100}面を有している基板に対しては、内部の少なくとも一部に該一方の面に対して54.7°の角度に沿った{111}面を含む穴部を形成することができる。また、一方の面に{110}面を有している基板に対しては、内部の少なくとも一部に該一方の面に対して垂直方向に沿った{111}面を含む穴部を形成することができる。また、一方の面に{111}面を有している基板に対しては、内部の少なくとも一部に該一方の面に対して70.5°又は109.5°の角度に沿った{111}面を含む穴部を形成することができる。
(3) 上記(1)の異方性エッチング方法においては、前記マスクがフォトリソグラフィにより作製されたフォトレジストであることが好ましい。
結晶異方性ウェットエッチングでは、アルカリ溶液などに耐性のあるシリコン酸化膜又はシリコン窒化膜を使用する必要があり、シリコン酸化膜又はシリコン窒化膜を成膜するためには高温処理工程が必要になる。この高温処理工程を経ることで、所望する基板(デバイス)の特性が変化してしまうことがあるので、該変化を防ぐために追加工程を施す必要がある。また、該追加工程によって、エッチングの全工程を迅速に行うことができない。これらに対して、上記(3)の構成によれば、従来の半導体プロセスで一般的に利用されるフォトレジスト(低温で使用可能)をマスクに使用できるため、所望する基板(デバイス)の特性を変化させることなく、エッチング工程を簡素化できる。
(4) 上記(1)〜(3)の異方性エッチング方法においては、SFとCとを含む混合ガス、又は、SFとCとOとを含む混合ガスを用いた反応性イオンエッチングによって、前記マスクを有した基板に対して、Bosch法による垂直異方性エッチングを行う垂直異方性エッチング工程を有しているものであってもよい。
上記(4)の構成によれば、反応性イオンエッチングによって、基板両面に形成されている穴部のそれぞれに接続される孔を形成することもできるので、従来よりも容易且つ迅速に、所定形状の貫通孔を形成することが可能となる。
(5) 本発明の三次元構造体は、一方の面及び他方の面に{100}面を有し、内部の少なくとも一部に前記一方の面に対して54.7°の角度に沿った{111}面を含む第1の穴部を前記一方の面側に有しているとともに、内部の少なくとも一部に前記他方の面に対して54.7°の角度に沿った{111}面を含む第2の穴部を前記他方の面側に有している基板からなり、
前記基板に、前記一方の面及び前記他方の面に対して垂直方向に貫通している貫通孔が設けられており、前記貫通孔の一端に前記第1の穴部が形成されており、前記貫通孔の他端に前記第2の穴部が形成されているものであり、前記第1の穴部、前記第2の穴部、及び前記貫通孔が、SF とC とを含む混合ガス、又は、SF とC とO とを含む混合ガスを用いた反応性イオンエッチングにより、所定のマスクを介して、乾式で結晶異方性エッチングされることによって形成されたものである。
上記(5)の構成によれば、ウェハレベルパッケージングにおいて、はんだボールを穴部に埋め込むことができ、複数枚のウェハの積層などに使用することができる。また、穴部に平面を有することから、フォトリソグラフィによるパターニングが容易である。さらに、スパッタリングなどにより第1の穴部から貫通孔を介して第2の穴部にかけて電気的な配線を行うことも可能である。また、鋭角・垂直段差がなく、テトラエトキシシラン(TEOS)を原料ガスとして用いるプラズマCVD法による酸化膜の成膜、金属のスパッタリングによる成膜などにおいて、基板表面に対して垂直に貫通しただけの孔であるTSV(Through Silicon Via)と比較して、コンフォーマルに成膜することが容易な形状の穴部及び貫通孔を有したものである。また、スプレーコーティングで、ポリイミド又はレジストをコンフォーマルに成膜することが容易な形状の穴部及び貫通孔を有したものである。
(6) 上記(5)の三次元構造体においては、前記貫通孔の一端及び他端の開口部が長方形状であり、前記第1の穴部及び前記第2の穴部の形状が、前記貫通孔へ向かって縮幅している四角錐台形状であり、前記貫通孔の一端の開口部が前記第1の穴部の底部であり、前記貫通孔の他端の開口部が前記第2の穴部の底部であってもよい。
上記(6)の構成によれば、第1の穴部から貫通孔を介して第2の穴部にかけて配線を複数本通すことが可能なものとなる。したがって、上記(6)の構成の三次元構造体を、第1の穴部から貫通孔を介して第2の穴部にかけて配線を複数本通したデバイスなどの基板として用いた場合、従来よりもスペース効率を向上させることができる。
(7) 本発明のデバイスは、上記(5)の三次元構造体を複数備えたものであり、前記基板の一方の面側から、順に、前記第1の穴部、前記貫通孔、前記第2の穴部を介して、前記基板の他方の面側にかけて電気的な配線が設けられているとともに、前記第1の穴部及び前記第2の穴部に嵌合した略球状の導電部材によって、各三次元構造体の配線同士を通電可能に接続するものである。
(8) 本発明のデバイスは、上記(6)の三次元構造体を備えたものであり、前記基板の一方の面から、順に、前記第1の穴部、前記貫通孔、前記第2の穴部を介して、前記基板の他方の面にかけて複数の電気的な配線がそれぞれ独立して設けられているものである。
(a)が本発明の第1実施形態に係る三次元構造体を示す概略断面図、(b)が(a)と同様の三次元構造体を複数用いて形成したウェハパッケージ構造を示す概略断面図である。 図1の三次元構造体の製造工程を順に示す図である。 (a)が本発明の第2実施形態に係る三次元構造体を示す概略一部断面図、(b)が(a)に示した三次元構造体のI−I矢視断面図である。 図3の三次元構造体に配線を施した状態を示す一部断面斜視図である。 本発明の実施例1を説明するための図及び写真である。 本発明の実施例2に係る三次元構造体を説明するための写真である。 本発明の実施例3に係る三次元構造体を説明するために、コンフォーカル(共焦点)顕微鏡により撮影した写真である。 本発明の実施例4に係る三次元構造体を説明するために、コンフォーカル(共焦点)顕微鏡により撮影した写真である。
以下、図を参照しながら、本発明の実施形態に係る三次元構造体、デバイス、及び、結晶異方性エッチング方法について説明する。
<第1実施形態>
図1(a)に示すように、三次元構造体10は、TSV(Through Silicon
Via)と呼ばれる孔20を備えた基板(例えば、Si基板、GaAs基板など)からなるものである。該基板は、一方の面(図1紙面上部側の面)及び他方の面(図1紙面下部側の面)に{100}面を有しているものである。また、孔20は、基板の一方の面側に形成された第1の穴部21と、基板の他方の面側に形成された第2の穴部22と、上記基板の一方の面及び他方の面に対して垂直方向に貫通している貫通孔23とを有したものである。
穴部21は、上記基板の一方の面に対して54.7°の角度に沿った{111}面を含むとともに、内部に向かって縮幅している略四角錐台形状の凹部となっている。また、穴部22は、貫通孔23を中心として、穴部21と対称形状となるように形成されているものである。
貫通孔23は、一端に第1の穴部21と接続するように形成されているとともに、他端に第2の穴部22が接続するように形成されているものである。また、貫通孔23の開口部は、第1の穴部21及び第2の穴部22の底部と同様の形状、大きさとなるように形成されている。
ここで、三次元構造体10と、三次元構造体10と同構成の三次元構造体とを用いたウェハパッケージ構造(デバイス)の一例について説明する。図1(b)に示したように、三次元構造体10の孔20、及び、三次元構造体10と同構成の三次元構造体11、12の孔を導電材料で形成された配線40で塞ぐとともに、配線40が通電可能となるように、はんだボール30を三次元構造体10の穴部22、三次元構造体11、12の穴部に適宜埋め込んで、三次元構造体10、11、12を積層する。これにより、従来よりも、ウェハパッケージ構造100を容易且つ精度良く形成することができる。なお、はんだボール30は配線同士を通電させることが可能な導電部材であれば、どのようなものであってもかまわない。
次に、図2を用いて、三次元構造体10の製造方法について説明する。まず、三次元構造体10の前駆体10aの一方の面にフォトレジスト50を塗布する(図2(a)参照)。次に、フォトレジスト50にリソグラフィにより円形状の開口部50aを形成し、後述する結晶異方性エッチング用のマスクとして使用する(図2(b)参照)。
続いて、(i)SFとCとを含む混合ガス、又は、(ii)SFとCとOとを含む混合ガスを用いた反応性イオンエッチングによって、所定条件下で前駆体10aの一方の面側から結晶異方性エッチングを行って、第1の穴部21を形成する(図2(c)参照)。具体的には、例えば、4インチのウェハ(基板温度:−30〜30(℃)のいずれかの値)について、ICP−RIE装置(住友精密工業(株)製 PEGASUS(登録商標))を、コイルパワー600〜2500(W)のいずれかの値、プラテンパワー5〜50(W)のいずれかの値でエッチングに使用する。また、ICP−RIE装置の雰囲気内の圧力を2.5〜20(Pa)のいずれかの値としつつ、上記(i)又は(ii)の混合ガス(SFを80〜240(sccm(スタンダード:0℃/1atm、cc/min。以下同様))のいずれかの値、Cを10〜200(sccm)のいずれかの値、Oを0〜600(sccm)のいずれかの値で混合したガス)を流して、エッチングを行う。このような結晶異方性エッチングによれば、ウェットエッチングに比べて速いエッチング速度を得ることが可能である。また、従来の半導体プロセスで一般的に利用されるフォトレジスト(低温で使用可能)をマスクとして使用できるため、所望する基板又はデバイスの特性を変化させることなく、エッチング工程を簡素化できる。また、結晶異方性ウェットエッチングでは、(111)ウェハに対するエッチングレートが非常に遅く、実用的でないが、上記(1)の結晶異方性エッチングでは、(111)ウェハに対して実用的な速度でエッチングすることが可能である。
続いて、三次元構造体10の前駆体10aの他方の面にフォトレジスト51を塗布し、開口部50aに対して正面対向するように、フォトレジスト51にリソグラフィにより円形状の開口部51aを形成する。その後、前駆体10aの他方の面側から、上述した結晶異方性エッチングと同様のエッチングを行い、第2の穴部22を形成する(図2(d)参照)。
続いて、第1の穴部21及び第2の穴部22との間に、Bosch法で垂直貫通エッチングを行い、貫通孔23を形成する(図2(e)参照)。そして、フォトレジスト51、52を除去することにより、三次元構造体10が完成する。このようにして、所定形状の貫通孔23を有した三次元構造体10を従来よりも容易且つ迅速に形成することが可能となる。
上述した三次元構造体10は、上述したように、ウェハレベルパッケージングにおいて、はんだボールを第1の穴部21、第2の穴部22に埋め込むことができ、複数枚のウェハの積層などすることが可能である。また、第1の穴部21内、第2の穴部22内に平面を有することから、フォトリソグラフィによるパターニングが容易である。また、三次元構造体10は、鋭角・垂直段差がなく、テトラエトキシシラン(TEOS)を原料ガスとして用いるプラズマCVD法による酸化膜の成膜、金属のスパッタリングによる成膜などにおいて、基板表面に対して垂直に貫通しただけの孔であるTSVと比較して、コンフォーマルに成膜することが容易な形状の孔20を有したものである。また、三次元構造体10は、スプレーコーティングで、ポリイミド又はレジストをコンフォーマルに成膜することが容易な形状の孔20を有したものである。
<第2実施形態>
次に、本発明の第2実施形態に係る三次元構造体、デバイス、及び、結晶異方性エッチング方法について説明する。
図3(a)、(b)に示すように、三次元構造体52は、TSV(Through Silicon
Via)と呼ばれる孔60を備えた基板(例えば、Si基板、GaAs基板など)からなるものである。該基板は、一方の面(図3紙面上部側の面)及び他方の面(図3紙面下部側の面)に{100}面を有しているものである。また、孔20は、基板の一方の面側に形成された第1の穴部61と、基板の他方の面側に形成された第2の穴部62と、上記基板の一方の面及び他方の面に対して垂直方向に貫通している貫通孔63とを有したものである。
穴部61は、上記基板の一方の面に対して54.7°の角度に沿った{111}面を含むとともに、内部に向かって縮幅している略四角錐台形状の凹部となっている。また、穴部62は、貫通孔63を中心として、穴部61と対称形状となるように形成されているものである。
貫通孔63は、一端に第1の穴部61と接続するように形成されているとともに、他端に第2の穴部62が接続するように形成されているものである。また、貫通孔63の開口部は、底部と同様の形状、大きさとなるように形成されている。
ここで、三次元構造体52を用いたデバイスの一例について説明する。本発明に係るデバイス200は、図4に示したように、三次元構造体52の一方の面から、孔60(第1の穴部61、貫通孔63、第2の穴部62)を介して、三次元構造体52の他方の面にかけて、複数の薄膜状の配線70をそれぞれ独立して形成したものである。なお、三次元構造体52の表面には、配線70を形成する前に、スプレーコーティングによるポリイミド被膜、又は、CVDによるテトラエトキシシラン(TEOS)などの絶縁被膜を形成しておく。また、配線70は、スパッタリングなどにより形成することが可能である。
次に、三次元構造体52の製造方法について説明する。基本的に第1実施形態での製造方法と同様であるが、エッチングに使用するマスクの形状を長方形状とした点が異なっている。この点以外は、第1実施形態と同様の工程を行うことで、三次元構造体52を製造することができるので、同様部分の説明は省略する。
上述した三次元構造体52は、第1の穴部21内、第2の穴部22内に平面を有することから、フォトリソグラフィによるパターニングが容易である。また、三次元構造体52は、鋭角・垂直段差がなく、テトラエトキシシラン(TEOS)を原料ガスとして用いるプラズマCVD法による酸化膜の成膜、金属のスパッタリングによる成膜などにおいて、基板表面に対して垂直に貫通しただけの孔であるTSVと比較して、コンフォーマルに成膜することが容易な形状の孔60を有したものである。また、三次元構造体52は、スプレーコーティングで、ポリイミド又はレジストをコンフォーマルに成膜することが容易な形状の孔60を有したものである。
次に、本発明について、実施例を用いて説明する。
(実施例1)
図5(a)に示したマスク(中央部に円形状の開口部(径:60μm)を設けたもの)を厚さが525μm程度(525um±25um)のシリコン基板(後述する3種のもの)の一方の面上に形成し、ICP−RIE装置(住友精密工業(株)製 PEGASUS(登録商標))を用いて下記条件下でエッチング(エッチング時間50分)を行った。
上記ICP−RIE装置内の雰囲気中の圧力を10Paに保持したまま、上記ICP−RIE装置のコイルパワーを1200W、プラテンパワーを25Wとして、混合ガス(SF6ガス:160sccm、C48ガス:120sccm、O2ガス:200sccm)を流しながら、エッチングを行った。なお、シリコン基板の温度は10℃とした。
上述のような条件で、(100)面をエッチングする面に有した基板にエッチングを行った結果を示すSEM写真を図5(b)、(c)、(110)面をエッチングする面に有した基板にエッチングを行った結果を示すSEM写真を図5(d)、(e)、(111)面をエッチングする面に有した基板にエッチングを行った結果を示すSEM写真を図5(f)、(g)に示す。なお、図5(c)は図5(b)のII−II矢視断面写真、図5(e)は図5(d)のIII−III矢視断面写真、図5(g)は図5(f)のIV−IV矢視断面写真である。
(100)面をエッチングする面に有した基板に、上述の条件でエッチングを行った場合、図5(c)の写真に示したような平面80が形成される。この平面80は(111)面であり、<110>方向に対して54.7°の角度で形成されている。すなわち、結晶異方性に依存したエッチングをRIEによって達成できたことがわかる。
(110)面をエッチングする面に有した基板に、上述の条件でエッチングを行った場合、図5(e)の写真に示したような平面81が形成される。この平面81は(111)面であり、<111>方向に対して略90°の角度で形成されている。すなわち、結晶異方性に依存したエッチングをRIEによって達成できたことがわかる。
(111)面をエッチングする面に有した基板に、上述の条件でエッチングを行った場合、図5(g)の写真に示したような平面82が形成される。この平面82は(111)面であり、<110>方向に対して70.5°又は109.5の角度で形成されている。すなわち、結晶異方性に依存したエッチングをRIEによって達成できたことがわかる。
(実施例2)
次に、実施例1で得た図5(b)、(c)に示した基板の他方の面側にも図5(a)と同様のマスク(ただし、開口部の径は100μm)を設けて、実施例1と同様の条件で結晶異方性エッチングを行って(ただし、エッチング時間は両面に対して50分)、基板の中心部に対して対称的な一対の穴部を形成した後、Bosch法によって両穴部の底部同士を接続すべく、垂直貫通エッチングを行った。このようにして得られた基板の断面SEM写真を図6(a)、基板の上視SEM写真を図6(b)に示す。
本実施例から、上記第1実施形態に示した三次元構造体10を、従来よりも容易に得られることがわかる。
(実施例3)
本実施例では、実施例1と同様の条件で、マスクの開口部の径を100μmとして(100)面方位のシリコン基板にエッチングを行った場合(エッチング時間50分)の結果(図7(a)の上視写真参照)と、マスクの開口部の径を20μmとして(100)面方位のシリコン基板にエッチングを行った場合(エッチング時間50分)の結果(図7(b)の上視写真参照)との比較を行った。また、混合ガスにOガスを含まないものとした以外、実施例1と同様の条件で、マスクの開口部の径を100μmとしてシリコン基板にエッチングを行った場合(エッチング時間50分)の結果(図7(c)の上視写真参照)と、マスクの開口部の径を20μmとしてシリコン基板にエッチングを行った場合(エッチング時間50分)の結果(図7(d)の上視写真参照)との比較を行った。
図7(a)及び図7(b)においては、シリコン基板におけるエッチング後の形状(穴部の開口部の形状)が正方形に近くなっていることがわかる。したがって、実施例1と同様の条件であれば、マスクの開口部の径が100μmであっても20μmであっても、結晶異方性に依存したエッチングを行うことが可能であることがわかった。
また、図7(c)においては、シリコン基板におけるエッチング後の形状(穴部の開口部の形状)が円形状に近くなっていることがわかる。図7(d)においては、シリコン基板におけるエッチング後の形状(穴部の開口部の形状)が正方形に近くなっていることがわかる。したがって、マスクの開口部の径を20μmとして、混合ガスにOガスを含まないものとした以外、実施例1と同様の条件とした場合は、結晶異方性に依存したエッチングを行うことが可能であることがわかった。また、マスクの開口部の径を100μmとして、混合ガスにOガスを含まないものとした以外、実施例1と同様の条件とした場合は、結晶異方性に依存したエッチングを行うことが可能であるものの、マスクの開口部の径を20μmにした場合と比べ、結晶異方性への依存の程度は弱いものとなることがわかった。
(実施例4)
本実施例では、シリコン基板の温度を20℃とし、混合ガス中のOガスの流量を100sccmとした以外、実施例1と同様の条件で、マスクの開口部の径を100μmとして(100)面方位のシリコン基板にエッチング(エッチング時間は30分)を行った場合の結果(図8(a)の上視写真参照)と、実施例1と同様の条件で、マスクの開口部の径を100μmとして(100)面方位のシリコン基板にエッチング(エッチング時間は30分)を行った場合の結果(図8(b)の上視写真参照)と、混合ガス中のOガスの流量を300sccmとした以外、実施例1と同様の条件で、マスクの開口部の径を100μmとして(100)面方位のシリコン基板にエッチング(エッチング時間は30分)を行った場合の結果(図8(c)の上視写真参照)と、の比較を行った。
図8(a)〜(c)から、上視で穴部の縁形状が四角に近いほど結晶異方性が高いと考えられるが、混合ガス中のOガスの流量を200sccmとした場合が最も結晶異方性が高く、混合ガス中のOガスの流量を100sccm、300sccmとした場合は、混合ガス中のOガスの流量を200sccmとした場合に比べて結晶異方性が弱くなるという結果が得られた。
なお、本発明は上記実施形態及び実施例に限定されるものではなく、本発明の趣旨に基づいて種々の変形が可能であり、これらを本発明の範囲から排除するものではない。
10、11、12、52 三次元構造体
10a 前駆体
20、60 孔
21、22、61、62 穴部
23、63 貫通孔
30 はんだボール
40、70 配線
50、51 フォトレジスト
50a、51a 開口部
80、81、82 平面
100 ウェハパッケージ構造

Claims (8)

  1. 所定条件下において、表面に所定形状のマスクを有した結晶異方性の基板に対して、SFとCとを含む混合ガス、又は、SFとCとOとを含む混合ガスを用いた反応性イオンエッチングを行うことによって、一方の結晶面のエッチング速度が他方の結晶面のエッチング速度よりも大きくなる乾式の結晶異方性エッチングを行う結晶異方性エッチング工程を有していることを特徴とする異方性エッチング方法。
  2. 前記マスクが円形状又は長方形状の開口部を備えたものであって、前記基板の表面が{100}面、{110}面、又は、{111}面であることを特徴とする請求項1に記載
    の異方性エッチング方法。
  3. 前記マスクがフォトリソグラフィにより作製されたフォトレジストであることを特徴とする請求項1又は2に記載の異方性エッチング方法。
  4. SFとCとを含む混合ガス、又は、SFとCとOとを含む混合ガスを用いた反応性イオンエッチングによって、前記マスクを有した基板に対して、Bosch法による垂直異方性エッチングを行う垂直異方性エッチング工程を有していることを特徴とする請求項1〜3のいずれか1項に記載の異方性エッチング方法。
  5. 一方の面及び他方の面に{100}面を有し、内部の少なくとも一部に前記一方の面に対して54.7°の角度に沿った{111}面を含む第1の穴部を前記一方の面側に有しているとともに、内部の少なくとも一部に前記他方の面に対して54.7°の角度に沿った{111}面を含む第2の穴部を前記他方の面側に有している基板からなり、
    前記基板に、前記一方の面及び前記他方の面に対して垂直方向に貫通している貫通孔が設けられており、前記貫通孔の一端に前記第1の穴部が形成されており、前記貫通孔の他端に前記第2の穴部が形成されているものであり、
    前記第1の穴部、前記第2の穴部、及び前記貫通孔が、SF とC とを含む混合ガス、又は、SF とC とO とを含む混合ガスを用いた反応性イオンエッチングにより、所定のマスクを介して、乾式で結晶異方性エッチングされることによって形成されたものであることを特徴とする三次元構造体。
  6. 前記貫通孔の一端及び他端の開口部が長方形状であり、
    前記第1の穴部及び前記第2の穴部の形状が、前記貫通孔へ向かって縮幅している四角錐台形状であり、
    前記貫通孔の一端の開口部が前記第1の穴部の底部であり、前記貫通孔の他端の開口部が前記第2の穴部の底部であることを特徴とする請求項5に記載の三次元構造体。
  7. 請求項5に記載の三次元構造体を複数備えたものであり、
    前記基板の一方の面側から、順に、前記第1の穴部、前記貫通孔、前記第2の穴部を介して、前記基板の他方の面側にかけて電気的な配線が設けられているとともに、前記第1の穴部及び前記第2の穴部に嵌合した略球状の導電部材によって、各三次元構造体の配線同士を通電可能に接続するものであることを特徴とするデバイス。
  8. 請求項6に記載の三次元構造体を備えたものであり、
    前記基板の一方の面から、順に、前記第1の穴部、前記貫通孔、前記第2の穴部を介して、前記基板の他方の面にかけて複数の電気的な配線がそれぞれ独立して設けられているものであることを特徴とするデバイス。
JP2011002490A 2011-01-07 2011-01-07 異方性エッチング方法、三次元構造体、及び、デバイス Expired - Fee Related JP5187705B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011002490A JP5187705B2 (ja) 2011-01-07 2011-01-07 異方性エッチング方法、三次元構造体、及び、デバイス

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011002490A JP5187705B2 (ja) 2011-01-07 2011-01-07 異方性エッチング方法、三次元構造体、及び、デバイス

Publications (2)

Publication Number Publication Date
JP2012146754A JP2012146754A (ja) 2012-08-02
JP5187705B2 true JP5187705B2 (ja) 2013-04-24

Family

ID=46790054

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011002490A Expired - Fee Related JP5187705B2 (ja) 2011-01-07 2011-01-07 異方性エッチング方法、三次元構造体、及び、デバイス

Country Status (1)

Country Link
JP (1) JP5187705B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5877982B2 (ja) * 2011-09-22 2016-03-08 Sppテクノロジーズ株式会社 プラズマエッチング方法
JP6188589B2 (ja) * 2014-01-16 2017-08-30 株式会社ディスコ ウェーハの分割方法
KR102258099B1 (ko) 2014-03-07 2021-05-28 삼성전자주식회사 반도체 장치 및 그 제조 방법
JP2020044499A (ja) * 2018-09-19 2020-03-26 イビデン株式会社 フィルタ膜及び該フィルタ膜を用いた濾過方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6924235B2 (en) * 2002-08-16 2005-08-02 Unaxis Usa Inc. Sidewall smoothing in high aspect ratio/deep etching using a discrete gas switching method
JP2004128063A (ja) * 2002-09-30 2004-04-22 Toshiba Corp 半導体装置及びその製造方法
JP2005148048A (ja) * 2003-04-25 2005-06-09 Jsr Corp バイオチップおよびバイオチップキットならびにその製造方法および使用方法
JP2006012889A (ja) * 2004-06-22 2006-01-12 Canon Inc 半導体チップの製造方法および半導体装置の製造方法
EP1786027A3 (en) * 2005-11-14 2009-03-04 Schott AG Plasma etching of tapered structures
JP4273438B2 (ja) * 2008-04-28 2009-06-03 オムロン株式会社 マイクロフォン
JP2010205921A (ja) * 2009-03-03 2010-09-16 Olympus Corp 半導体装置および半導体装置の製造方法
JP5422236B2 (ja) * 2009-03-23 2014-02-19 株式会社東芝 撮像装置
JP2010263130A (ja) * 2009-05-08 2010-11-18 Olympus Corp 半導体装置および半導体装置の製造方法
JP5532394B2 (ja) * 2009-10-15 2014-06-25 セイコーエプソン株式会社 半導体装置及び回路基板並びに電子機器
JP5703556B2 (ja) * 2009-10-19 2015-04-22 セイコーエプソン株式会社 半導体装置及び半導体装置の製造方法、回路基板並びに電子機器

Also Published As

Publication number Publication date
JP2012146754A (ja) 2012-08-02

Similar Documents

Publication Publication Date Title
JP4988759B2 (ja) 半導体デバイスの製造法
TW201110306A (en) 3D multi-wafer stacked semiconductor structure and method for manufacturing the same
JP5187705B2 (ja) 異方性エッチング方法、三次元構造体、及び、デバイス
JP5916105B2 (ja) 半導体装置の製造方法
CN112499576B (zh) Mems器件及其制造方法
CN108666284A (zh) 半导体装置的制造方法及半导体装置
JP2016225471A (ja) 半導体装置および半導体装置の製造方法
Yang et al. Low-temperature Cu–Cu direct bonding using pillar–concave structure in advanced 3-D heterogeneous integration
JP2007005401A (ja) 半導体装置およびその製造方法
US7745308B2 (en) Method of fabricating micro-vertical structure
US20170330892A1 (en) Manufacturing method of a semiconductor device and semiconductor device
JP2013065772A (ja) 半導体装置の製造方法
CN214528128U (zh) Mems器件
US8822141B1 (en) Front side wafer ID processing
JP4909912B2 (ja) パターン形成方法
US9530692B2 (en) Method of forming through wiring
JP2010171432A (ja) 3次元集積回路積上げ用システム及び方法
JP6762897B2 (ja) 半導体記憶装置及びその製造方法
US8957492B2 (en) Semiconductor device having grooves on a side surface and method of manufacturing the same
JP2008284656A (ja) 構造体の製造方法
JP6467981B2 (ja) 半導体装置およびその製造方法
EP3029725A1 (en) Chuck for collective bonding of semiconductor dies, method of making the same and methods of usingthe same
US9960081B1 (en) Method for selective etching using dry film photoresist
JP2004349550A (ja) 半導体デバイス及びその製造方法
CN109429157B (zh) 麦克风及其制造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121017

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121019

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121218

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130110

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130115

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160201

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees