JP2010263130A - 半導体装置および半導体装置の製造方法 - Google Patents
半導体装置および半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2010263130A JP2010263130A JP2009113955A JP2009113955A JP2010263130A JP 2010263130 A JP2010263130 A JP 2010263130A JP 2009113955 A JP2009113955 A JP 2009113955A JP 2009113955 A JP2009113955 A JP 2009113955A JP 2010263130 A JP2010263130 A JP 2010263130A
- Authority
- JP
- Japan
- Prior art keywords
- hole
- substrate
- main surface
- film
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】貫通配線が断線しにくい信頼性の高い半導体装置1および半導体装置1の製造方法を提供する。
【解決手段】第1の主面10Aと第2の主面10Bとを貫通する基板貫通孔10Hが形成された半導体基板と、第1の主面10Aから離れるにしたがい開口が段階的に小さくなる層間膜貫通孔13Hが形成された層間絶縁膜13とデバイス11と接続された再配線層14とを有する多層配線層15と、再配線層14と接続され層間膜貫通孔13Hの開口部を覆う電極パッド16と、電極パッド16から層間膜貫通孔13Hの側壁および基板貫通孔10Hの側壁を介して第2の主面10B側まで配設された貫通配線19と、第2の主面10B側の貫通配線19上に配設されたバンプ21と、を具備する。
【選択図】図4
【解決手段】第1の主面10Aと第2の主面10Bとを貫通する基板貫通孔10Hが形成された半導体基板と、第1の主面10Aから離れるにしたがい開口が段階的に小さくなる層間膜貫通孔13Hが形成された層間絶縁膜13とデバイス11と接続された再配線層14とを有する多層配線層15と、再配線層14と接続され層間膜貫通孔13Hの開口部を覆う電極パッド16と、電極パッド16から層間膜貫通孔13Hの側壁および基板貫通孔10Hの側壁を介して第2の主面10B側まで配設された貫通配線19と、第2の主面10B側の貫通配線19上に配設されたバンプ21と、を具備する。
【選択図】図4
Description
本発明は、半導体基板を貫通する貫通配線を有する半導体装置および前記半導体装置の製造方法に関する。
近年、半導体装置の小型化および薄型化等の要求が高まっている。そこで、半導体基板を貫通する貫通配線を有するチップサイズパッケージ(CSP)型および積層型マルチチップパッケージ(MCP)型の半導体装置が開発された。すなわち、半導体基板のデバイス等のデバイスが形成された面上の電極パッドを、基板を貫通した貫通配線を介して他面側に電気接続する半導体装置である。
例えば、図1は特開2005−101268号公報に開示された貫通配線を有する半導体装置101の断面構造を示している。以下、半導体装置101の製造方法を簡単に説明する。最初にパッシベーション膜154と層間絶縁膜152とで覆われた電極パッド153を有する半導体基板151の表面、すなわち素子部形成面(図1における下面)にガラス基板156が樹脂層155を介して接着される。次に、電極パッド153の位置に半導体基板151を貫通する貫通孔VH1が形成される。貫通孔VH1を含む半導体基板151の裏面(図1における上面)の全体に基板絶縁層158を形成した後、貫通孔VH1底部に形成された、層間絶縁膜152および基板絶縁層158が除去される、すなわち電極パッド153に達する貫通孔VH2が形成される。
そして、貫通孔VH2の底部において電極パッド153と電気的に接続し、貫通孔VH2の側壁と貫通孔VH1の側壁とを経由して半導体基板151の裏面(図1における上面)上に延びる貫通配線である引き出し配線層160がシード層159上に形成される。そして、保護膜161を形成後に引き出し配線層160上に外部端子であるバンプ162が形成される。
BGA(Ball Grid Array)型の半導体装置101は、表面(図1における下面)側に形成されたデバイスの電極パッド153と、裏面(図1における上面)側のバンプ162とが、貫通配線である引き出し配線層160を介して電気的に接続されている。このため、半導体装置101は、ワイヤボンディング法等による実装方法に比べて、より高密度にバンプ162を配設することができる。
なお半導体装置101では、図1に示したように層間絶縁膜152は単層であり、CCDイメージセンサの受光素子等のデバイスから電極パッド153への再配線層等は図示されていない。しかし近年の半導体装置では、例えば特許4136053号公報に開示されているように、デバイスから電極パッド153への再配線層の構造は複雑化し、複数の層間絶縁層を介した複数の配線層により3次元的に配線された多層配線構造となっている。
そして多層配線構造の再配線層の最上層に電極パッドが形成されている場合には、電極パッドと半導体基板との間に存在する複数の層間絶縁層からなる層間絶縁膜は厚く、数μmから十数μmの厚さとなる。このため層間絶縁膜に層間膜貫通孔を形成すると、層間膜貫通孔は大きな段差、すなわち数μmから十数μmの略垂直な側壁を有する構造となる。
大きな段差のある貫通孔の側壁に沿って貫通配線を形成することは容易ではないため、断線が発生することがあった。すなわち近年の半導体装置では、貫通配線の断線により半導体装置の製造歩留まりおよび信頼性が低下する場合があった。
本発明は、貫通配線の断線が発生しにくい信頼性の高い半導体装置および前記半導体装置の製造方法を提供することを目的とする。
本発明の一態様によれば、デバイスが形成された第1の主面と前記第1の主面と対向する第2の主面とを有し前記第1の主面と前記第2の主面とを貫通する基板貫通孔が形成された半導体基板と、開口が第1の主面上においては前記基板貫通孔と同じ位置に同じ大きさであり前記第1の主面から離れるにしたがい段階的に小さくなる層間膜貫通孔、が形成された複数の層間絶縁層からなる層間絶縁膜と、前記デバイスと接続された1以上の再配線層と、を有する前記第1の主面上に形成された多層配線層と、前記再配線層と接続され前記層間膜貫通孔の開口部を覆う電極パッドと、前記電極パッドから前記層間膜貫通孔の側壁および前記基板貫通孔の側壁を介して第2の主面側まで配設された貫通配線と、前記第2の主面側の貫通配線上に配設された、外部との電気的接続を行うための外部端子と、を具備することを特徴とする半導体装置が提供される。
また、本発明の別の一態様によれば、 貫通配線を有する半導体装置の製造方法であって、デバイスが形成された第1の主面と前記第1の主面と対向する第2の主面とを有する半導体基板を準備する基板準備工程と、前記デバイスと最上層の電極パッドとを接続する複数の再配線層と、前記電極パッドと前記第1の主面との間に配設された額縁形状にパターニングされた金属膜と、前記再配線層の間に配設された複数の層間絶縁層からなる層間絶縁膜と、を有する多層配線層を前記第1の主面に形成する多層配線層形成工程と、前記電極パッドと対向する位置の前記半導体基板に第2の主面側から前記第1の主面に至る基板貫通孔を形成する基板貫通孔工程と、前記基板貫通孔の底部の前記層間絶縁膜に層間膜貫通孔を形成する層間膜貫通孔形成工程と、前記基板貫通孔の側壁と前記層間膜貫通孔の側壁と前記第2の主面とを覆う基板絶縁層を形成する基板絶縁層形成工程と、前記層間膜貫通孔の底部の前記基板絶縁層に基板絶縁層開口を形成する基板絶縁層開口形成工程と、前記基板絶縁層開口と前記層間膜貫通孔の側壁と前記基板貫通孔の側壁とを介して、前記電極パッドと前記第2の主面側に形成する外部端子とを接続する貫通配線を形成する貫通配線形成工程と、前記貫通配線の外部端子形成領域に開口を有し、前記第2の主面側を覆う保護膜を形成する保護膜形成工程と、前記外部端子形成領域に前記外部端子を形成する外部端子形成工程と、を有することを特徴とする半導体装置の製造方法が提供される。
本発明は、貫通配線の断線が発生しにくい信頼性の高い半導体装置および前記半導体装置の製造方法を提供する。
<第1の実施の形態>
以下、図2から図8を用いて、本発明の第1の実施の形態の半導体装置1および半導体装置1の製造方法について説明する。
以下、図2から図8を用いて、本発明の第1の実施の形態の半導体装置1および半導体装置1の製造方法について説明する。
図2に示すように、本実施形態の半導体装置1は、略矩形のシリコンなどからなる半導体基板10を有し、半導体基板10の第1の主面10Aには、例えば半導体素子、光学素子またはマイクロマシン等であるデバイス11が形成されている。そして、デバイス11、厳密にはデバイス11の電気回路、と再配線層14を介して電気的に接続された電極パッド16が、半導体基板10の縁辺部に沿って複数形成されている。
電極パッド16は、例えば、アルミニウム等の導体材料からなり、半導体基板10の第1の主面10Aに形成された、再配線層14の最上層として形成されている。また、第1の主面10Aの電極パッド16のさらに上には、電極パッド16の一部を外部に露呈するための保護膜開口20Hを有するシリコン酸化膜等からなる保護膜13Dが形成されている。
なお、図2では簡略化して表示しているが、再配線層14は後述するように複数の再配線層が複数の層間絶縁層を介して立体的に配線されている複雑な構造を有する(図4参照)。
なお、図2では簡略化して表示しているが、再配線層14は後述するように複数の再配線層が複数の層間絶縁層を介して立体的に配線されている複雑な構造を有する(図4参照)。
そして、図2に示すように半導体基板10の第2の主面10Bには、それぞれの電極パッド16と接続された複数のバンプ21が形成されている。すなわち、後述するように貫通配線19(図4参照)を介して、各電極パッド16と各バンプ21とは電気的に接続されている。バンプ21は外部装置との電気的接続を行うための金バンプなどからなる外部端子である。また第2の主面10Bは、バンプ21の領域に保護膜開口20Hを有するシリコン酸化膜等からなる保護膜20で覆われている。
すでに説明したように、図2および図3に示した第2の主面10Bにバンプ21を有するBGA型の半導体装置1はワイヤボンディング等を用いることなく各種の外部装置への実装が可能である。
次に、図4および図5を用いて本実施形態の半導体装置1の貫通配線19の構造等について説明する。図4は、図2または図3のVI線−VI線における部分断面模式図である。すなわち、以下に示す図4等は図示を容易にするために各層の層厚比率等が実際とは異なっている模式図である。
図4および図5に示すように、半導体基板10は、デバイス11が形成された第1の主面10Aと第1の主面10Aと対向する第2の主面10Bとを有する平板である。そして半導体基板10には、第1の主面10Aと第2の主面10Bとを貫通する基板貫通孔10Hが形成されている。ここで基板貫通孔10Hは、第1の主面10Aの開口が第2の主面10Bの開口よりも小さいテーパ形状である。
第1の主面10A上に形成された多層配線層15は、複数の再配線層14A〜14Cと複数の層間絶縁層13A〜13Cからなる層間絶縁膜13と、額縁状にパターニングされた金属膜12A、12Bを有する。なお、以下、複数の層からなる構成要素をいうときはそれぞれの符号に付されている末尾のアルファベット1文字を省略するものとする。
図4では再配線層14の一部のみを簡略化して表示しているが、再配線層14は3層の再配線層14A〜14Cが層間絶縁層13A〜13Cで絶縁され、層間絶縁層13A〜13Cの開口を介して上下の再配線層が接続している立体配線構造を有している。
そして本実施形態の半導体装置1の層間絶縁膜13には、基板貫通孔10Hの第1の主面10Aの開口部である基板貫通孔開口部と同じ位置に同じ大きさの開口を有する層間膜貫通孔13Hがある。なお層間膜貫通孔の側壁の一部は、額縁形状にパターニングされた金属膜12A、12Bの内周部により構成されている。
図5においてS1は階段形状の本実施形態の半導体装置1の層間膜貫通孔13Hの3段の側壁形状を示しており、S0は従来の半導体装置の層間膜貫通孔の1段の側壁形状を示している。
層間膜貫通孔13Hは、その大きさ、例えば断面形状が矩形の場合には辺の長さ、が段階的に変化しており、前述のように基板貫通孔開口部においては基板貫通孔開口部と同じであるが、基板貫通孔開口部から離れるにしたがい段階的に小さくなる。すなわち層間膜貫通孔13Hは、その側壁が3段となった階段形状であり、開口部の大きさは電極パッド16に近くなるほど、言い換えれば半導体基板10から遠いほど、小さい。
層間膜貫通孔13Hは、その大きさ、例えば断面形状が矩形の場合には辺の長さ、が段階的に変化しており、前述のように基板貫通孔開口部においては基板貫通孔開口部と同じであるが、基板貫通孔開口部から離れるにしたがい段階的に小さくなる。すなわち層間膜貫通孔13Hは、その側壁が3段となった階段形状であり、開口部の大きさは電極パッド16に近くなるほど、言い換えれば半導体基板10から遠いほど、小さい。
ここで図6の分解斜視図を用いて金属膜12A、12Bの形状等についてさらに説明する。図6に示すように、金属膜12A、12Bは額縁形状にパターニングされており、内周部の中心位置は同じ位置にあり、第2の金属膜12Bの内周部は、第1の金属膜12Aの内周部より内側に位置している。また、図6に例示したように基板貫通孔10H、金属膜12Aおよび金属膜12Bのいずれもが正方形の内周部を有する場合には基板貫通孔10Hの大きさ(辺の長さ)をW4、金属膜12Aの内周部の大きさをW1、金属膜12Bの内周部の大きさをW2とすると、W4>W1>W2である。すなわち、第1および第2の金属膜12A、12Bは、その内周部の端部が一致しておらず、ずれて形成されている。なお、金属膜12Aの外周部の大きさはW4より大きく、金属膜12Bの外周部の大きさはW1より大きく、電極パッド16の大きさはW2より大きい。
金属膜12A、12Bの内周の大きさの下限および外周部の大きさの上限は特に限定されるものではないが、層間膜貫通孔13Hの底部の大きさ、言い換えれば電極パッド16の露出部の面積等を考慮して適宜決定される。
金属膜12A、12Bの内周の大きさの下限および外周部の大きさの上限は特に限定されるものではないが、層間膜貫通孔13Hの底部の大きさ、言い換えれば電極パッド16の露出部の面積等を考慮して適宜決定される。
そして図4および図5に示すように、貫通配線19は、層間膜貫通孔13Hの底部の基板絶縁層18に形成された基板絶縁層開口18H(図8(F)参照)にて電極パッド16と電気的に接続されており、層間膜貫通孔13Hと基板貫通孔10Hとの側壁を介して、第2の主面10B側まで配設されている。
第2の主面10B側の貫通配線19上の保護膜20の保護膜開口20H(図8(H)参照)に外部端子であるバンプ21が形成されている。ここで、バンプ21の位置は基板貫通孔10H形成領域以外であれば、その位置は限定されない。また貫通配線19にさらに裏面電極パッド(不図示)を形成して、裏面電極パッド上にバンプ21を形成しても良い。
以上の説明のように、半導体装置1は半導体基板10の第1の主面10A側に素子が形成されたデバイス11領域と、第1の主面10A側に形成されてデバイス11領域と電気的に接続する電極パッド16と、第1の主面10Aと電極パッド16の裏面との間に形成された層間絶縁膜13と、電極パッド16下で半導体基板10を貫通する基板貫通孔10Hと、電極パッド16下で層間絶縁膜13を貫通する層間膜貫通孔13Hと、電極パッド16下から層間膜貫通孔13Hおよび基板貫通孔10Hの側壁に沿って半導体基板10の第2の主面10Bにまで達する貫通配線19と、第2の主面10Bの貫通配線19上に外部との電気的接続を行うための外部端子であるバンプ21とを備え、層間膜貫通孔13Hの開口形状が階段状に形成されている。
次に、図7および図8を用いて、本実施形態の半導体装置1の製造方法について説明する。図7および図8は本実施形態の半導体装置1の製造方法を説明するための、図4と同じ部分を示す断面構造模式図である。
<基板準備工程> 図7(A)
デバイス11が形成された第1の主面10Aと第1の主面10Aと対向する第2の主面10Bとを有する平板の単結晶シリコン(100)基板である半導体基板10が準備される。なお撮像素子等のデバイス11の製造方法については特に説明はしない。
デバイス11が形成された第1の主面10Aと第1の主面10Aと対向する第2の主面10Bとを有する平板の単結晶シリコン(100)基板である半導体基板10が準備される。なお撮像素子等のデバイス11の製造方法については特に説明はしない。
また図7(A)においては半導体基板10の内部に例えば半導体回路を有するデバイス11が形成されている例を示しているが、半導体基板10上に半導体基板10とは別の部材によりデバイス等が形成されていてもよい。
<多層配線層形成工程> 図7(B)
次に、半導体基板10上に多層配線層15が形成される。すなわち、デバイス11と電極パッド16とを接続する再配線層14と、電極パッド16と第1の主面10Aとの間に配設された額縁形状にパターニングされた金属膜12A、12Bと、複数の層間絶縁層13A〜13Cからなる層間絶縁膜13と、を有する多層配線層15が第1の主面10Aに形成される。
次に、半導体基板10上に多層配線層15が形成される。すなわち、デバイス11と電極パッド16とを接続する再配線層14と、電極パッド16と第1の主面10Aとの間に配設された額縁形状にパターニングされた金属膜12A、12Bと、複数の層間絶縁層13A〜13Cからなる層間絶縁膜13と、を有する多層配線層15が第1の主面10Aに形成される。
多層配線層15は、例えば、スパッタ法によるアルミニウム等の導体膜の成膜、フォトリソおよびドライエッチングによる再配線層パターンの形成、シリコン酸化膜等からなる層間絶縁層形成、CMP(ケミカルメカニカルポリシング)による平坦化処理、層間絶縁層に上下の再配線層を接続するためのホール形成、を順に繰り返し行うこと等により形成される。すなわち多層配線層15は、層間絶縁膜13により絶縁された複数の再配線層14からなる立体配線層である。そして、本実施の形態の半導体装置1においてはアルミニウム膜の成膜および再配線層14パターニングのときに、金属膜12A、12Bを同時に形成する。すなわち金属膜12A、12Bは、再配線層14と同じ材料により同時に形成される。
より具体的には、最初に第1の主面10Aにシリコン酸化膜からなる第1の層間絶縁層13Aが、テトラエトキシシラン等を原料ガスとして用いたプラズマ化学気層成長法(プラズマCVD)等により形成される。次に配線用のホールを形成した第1の層間絶縁層13Aの表面にアルミニウムからなる第1の金属層がスパッタ法により形成される。そして、第1の金属膜12Aと第1の再配線層14Aとは、第1の金属層をパターニングして形成される。層間絶縁層としてはシリコン窒化物、ポリイミド、または公知の各種Low−k材料等を用いることもできる。
ここで第1の金属膜12Aは枠形状であるが、図6に示したように後に形成する基板貫通孔10Hの第1の主面の開口に対して外周部は外側に内周部は内側となるように設計されている。また第1の金属膜12Aおよび第2の金属膜12Bは、後に形成する層間膜貫通孔13Hを囲むように設計されている。なお、より正確には層間膜貫通孔13Hが第1の金属膜12Aおよび第2の金属膜12Bをエッチングマスクとして形成されるために、結果として金属膜12は層間膜貫通孔13Hを囲む状態となる。
以下同様にして、第2の層間絶縁層13B、第2の金属膜12Bおよび第2の再配線層14B、第3の層間絶縁層13Cが形成された後、層間絶縁層13C表面に電極パッド16が形成される。ここで、第2の金属膜12Bは第1の金属膜12Aより内側に位置し、外周部は第1の金属膜12Aより内側に、内周部は第1の金属膜12Aの外側に位置する。
すなわち、すでに図6を用いて説明したように、半導体基板10側の第1の金属膜12Aの内周部の大きさW1は電極パッド16側の第2の金属膜12Bの内周部の大きさW2よりも大きい。
なお再配線層14の最上層の再配線層14Cの一部を電極パッド16として用いてもよい。
すなわち、すでに図6を用いて説明したように、半導体基板10側の第1の金属膜12Aの内周部の大きさW1は電極パッド16側の第2の金属膜12Bの内周部の大きさW2よりも大きい。
なお再配線層14の最上層の再配線層14Cの一部を電極パッド16として用いてもよい。
本実施の形態では、3層の構造の層間絶縁膜13を有する多層配線層15を例に説明しているが、複雑な立体配線構造を有する多層配線層は、さらに多くの層を積層しているため、膜厚が厚い。多層配線層15の膜厚、すなわち層間絶縁膜13の膜厚は、1μm超、例えば、3μm以上50μm未満である。
<多層配線層形成工程2> 図7(C)
電極パッド16および層間絶縁層13Cの最表面を覆うシリコン酸化膜からなる保護膜13Dが形成され、さらに電極パッド16の一部を外部に露呈するための保護膜開口20Hが形成される。なお保護膜開口20Hは評価のためのものであり形成しなくともよい。
電極パッド16および層間絶縁層13Cの最表面を覆うシリコン酸化膜からなる保護膜13Dが形成され、さらに電極パッド16の一部を外部に露呈するための保護膜開口20Hが形成される。なお保護膜開口20Hは評価のためのものであり形成しなくともよい。
以上の工程により、デバイス11と接続された再配線層14と層間絶縁膜13と金属膜12を有する多層配線層15と、再配線層14と接続された層間絶縁膜13上の電極パッド16と、保護膜13Dと、を有する素子基板3が形成される。
<基板貫通孔工程> 図7(D)
次に、電極パッド16と対向する位置の半導体基板10の第2の主面10B側から第1の主面10Aに至る基板貫通孔10Hが形成される。すなわち、まず第2の主面10Bの電極パッド16と対向する位置に開口を有するエッチマスク(不図示)が形成される。エッチマスクは、例えばシリコン酸化膜のようなハードマスク、またはフォトレジストのようなソフトマスクを用いて形成される。
次に、電極パッド16と対向する位置の半導体基板10の第2の主面10B側から第1の主面10Aに至る基板貫通孔10Hが形成される。すなわち、まず第2の主面10Bの電極パッド16と対向する位置に開口を有するエッチマスク(不図示)が形成される。エッチマスクは、例えばシリコン酸化膜のようなハードマスク、またはフォトレジストのようなソフトマスクを用いて形成される。
そして、第2の主面側から半導体基板10をエッチングし、テーパ形状の基板貫通孔10Hが形成される。すなわち、基板貫通孔10Hの大きさは第2の主面10BではW3であるが、第1の主面10AではW3よりも小さいW4である。
なお、層間絶縁膜13に対してエッチング選択比の極めて大きなエッチング方法、例えばTMAH溶液によるウエットエッチング処理を用いて単結晶シリコンがエッチング処理されると、層間絶縁膜13は事実上エッチングされないため、層間絶縁膜13がエッチングストップ層となる。すなわち、図7(D)に示すように、基板貫通孔10Hは半導体基板10を貫通しているが、素子基板3は貫通していないビアホールとして形成される。
テーパ状の基板貫通孔10Hは、例えば、半導体基板10として単結晶シリコン(100)基板を用い、KOHまたはTMAH等のアルカリ溶液でウエットエッチング処理を行うことにより、<100>方向のエッチング速度が<111>方向のエッチング速度より相対的に早い、異方性エッチングとなるため、容易に形成することができる。なお、異方性ウエットエッチングでは電極パッド16よりも小さな大きさの貫通孔開口を形成するためには、基板貫通孔10Hのテーパ形状を考慮してエッチマスク開口の大きさを設定しておく。
テーパ形状の基板貫通孔10H形成には、ICP−RIE等のドライエッチング処理を用いてもよく、例えば、SF6およびC4F8のガス流量比を適宜調整することにより、所望の側壁傾斜角度を有するテーパ形状の基板貫通孔10Hを形成できる。単結晶シリコン(100)基板に対して異方性ウエットエッチングを用いた場合には傾斜角度は54.7度と一義的に決まってしまう。これに対してドライエッチング処理を用いた場合には、54.7度より急勾配のテーパ形状の貫通孔が形成できるため、バンプ21の配置間隔が狭い場合にも対応が可能である。
<層間膜貫通孔形成工程> 図7(E)
次に、基板貫通孔10Hが形成された半導体基板10をエッチマスクとして、第2の主面10B側から層間絶縁膜13がエッチング処理され層間膜貫通孔13Hが形成される。なお、半導体基板10をエッチマスクとしないで、フォトリソグラフィ等でマスクパターンを形成しドライエッチング後にマスクパターンを除去してもよい。
次に、基板貫通孔10Hが形成された半導体基板10をエッチマスクとして、第2の主面10B側から層間絶縁膜13がエッチング処理され層間膜貫通孔13Hが形成される。なお、半導体基板10をエッチマスクとしないで、フォトリソグラフィ等でマスクパターンを形成しドライエッチング後にマスクパターンを除去してもよい。
ここで、CF4等のCF系のエッチングガスを使用したドライエッチングでは、層間絶縁膜13を構成するシリコン酸化膜は金属膜12A、12Bおよび電極パッド16を構成するアルミニウムに対してエッチング選択比が極めて大きい。このため、金属膜12A、12Bがエッチングストップ層として機能するため、層間膜貫通孔13Hの開口部は電極パッド16に近くなるほど小さくなっていき、層間膜貫通孔13Hの側壁は階段形状になる。また、電極パッド16はエッチングストップ層として機能するため、層間膜貫通孔13Hの底部は電極パッド16が露出した状態となる。
なお、層間絶縁膜/金属膜のエッチング選択比が高いエッチングガスを用いたドライエッチング法としては、上記のシリコン酸化膜/アルミニウムに対するCF系エッチングガスに限られるものではなく、例えば、フロロカーボン膜/チタンに対して酸素をエッチングガスとして用いること等もできる。
なお、層間絶縁膜/金属膜のエッチング選択比が高いエッチングガスを用いたドライエッチング法としては、上記のシリコン酸化膜/アルミニウムに対するCF系エッチングガスに限られるものではなく、例えば、フロロカーボン膜/チタンに対して酸素をエッチングガスとして用いること等もできる。
以上の説明のように、金属膜12の内周部の大きさが、いずれかの層間絶縁層の層間膜貫通孔13Hの開口の大きさとなる。また半導体基板10側の金属膜12Aが電極パッド16側の金属膜12Bよりも内周部の大きさが大きい。このため、第2の主面10B側からエッチング選択比が高いエッチングガスを用いたドライエッチングにより形成された層間膜貫通孔13Hの側壁は階段形状になる。
<基板絶縁層形成工程> 図8(F)
第2の主面10B側から、層間膜貫通孔13Hの底部および側壁、基板貫通孔10Hの側壁および第2の主面10Bに酸化シリコン等からなる基板絶縁層18が形成される。
第2の主面10B側から、層間膜貫通孔13Hの底部および側壁、基板貫通孔10Hの側壁および第2の主面10Bに酸化シリコン等からなる基板絶縁層18が形成される。
<基板絶縁層開口形成工程> 図8(F)
層間膜貫通孔13Hの底部の基板絶縁層18にCF4等のエッチングガスを用いたドライエッチングにより大きさがW5の基板絶縁層開口18Hが形成される。
層間膜貫通孔13Hの底部の基板絶縁層18にCF4等のエッチングガスを用いたドライエッチングにより大きさがW5の基板絶縁層開口18Hが形成される。
<貫通配線形成工程> 図8(G)
基板絶縁層開口18Hと層間膜貫通孔13Hおよび基板貫通孔10Hの側壁とを介して、電極パッド16と第2の主面側に形成する外部端子であるバンプ21とを接続するアルミニウムからなる貫通配線19が形成される。貫通配線19はスパッタ法によりアルミニウムを基板貫通孔10H等を含む第2の主面10B側の全面に成膜後、パターニングして形成される。
基板絶縁層開口18Hと層間膜貫通孔13Hおよび基板貫通孔10Hの側壁とを介して、電極パッド16と第2の主面側に形成する外部端子であるバンプ21とを接続するアルミニウムからなる貫通配線19が形成される。貫通配線19はスパッタ法によりアルミニウムを基板貫通孔10H等を含む第2の主面10B側の全面に成膜後、パターニングして形成される。
<保護膜形成工程> 図8(H)
貫通配線19の外部端子形成領域に保護膜開口20Hを有し、第2の主面側を覆うシリコン酸化膜からなる保護膜20が形成される。すなわち、第2の主面10B側からの保護膜成膜の後に、保護膜20をCF4等のエッチングガスを用いたドライエッチングによりエッチングして、第2の主面側の貫通配線19上にバンプ21を形成するための保護膜開口20Hが形成される。
貫通配線19の外部端子形成領域に保護膜開口20Hを有し、第2の主面側を覆うシリコン酸化膜からなる保護膜20が形成される。すなわち、第2の主面10B側からの保護膜成膜の後に、保護膜20をCF4等のエッチングガスを用いたドライエッチングによりエッチングして、第2の主面側の貫通配線19上にバンプ21を形成するための保護膜開口20Hが形成される。
<外部端子形成工程> 図8(I)
最後に、保護膜20の保護膜開口20Hに外部端子であるバンプ21が形成される。バンプ21は、例えば金ワイヤの先端を放電溶融しボールを形成し、溶融ボールを保護膜開口20Hに超音波によって接合させた後、金ワイヤを切断することにより形成される金バンプである。
最後に、保護膜20の保護膜開口20Hに外部端子であるバンプ21が形成される。バンプ21は、例えば金ワイヤの先端を放電溶融しボールを形成し、溶融ボールを保護膜開口20Hに超音波によって接合させた後、金ワイヤを切断することにより形成される金バンプである。
上記製造方法で製造された本実施の形態の半導体装置1は、厚い層間絶縁膜13、例えば1μm超の層間絶縁膜13であっても層間膜貫通孔13Hは側壁が階段状であるため1段当たりの段差が小さく、大きな段差がない。このため、半導体装置1は層間膜貫通孔13H内の段差に起因する貫通配線19の断線、いわゆる段切れが発生しにくく、歩留まりの向上とともに高い信頼性が得られる。
また、基板貫通孔10Hは、第2の主面10Bの開口部が、第1の主面10Aの貫通孔開口部よりも大きいテーパ形状である。このため、半導体装置1は基板貫通孔10H内においても貫通配線19の断線が発生しにくく、歩留まりが高く、また信頼性が高い。
すなわち、半導体装置1は、貫通配線19を形成するときに段切れが発生しにくく、歩留まりの向上とともに高い信頼性が得られる。
また、半導体装置1は、レジストパターン形成のアライメントずれが生じた状態でエッチングした場合でも、層間膜貫通孔13Hの形成位置は、層間絶縁膜13内の金属膜12の内周部位置により決定されるため、高い精度で層間膜貫通孔13Hを所望の形成位置に形成することができる。すなわち、すでに説明した公知例の半導体装置では、第2の主面と基板貫通孔の側壁を覆う基板絶縁膜を形成した後、レジストパターンを形成しエッチングすることで電極パッド裏面まで達する層間膜貫通孔を形成していた。このため、レジストパターン形成のときにアライメントずれが生じた場合にはエッチングすると、層間膜貫通孔の形成位置も電極パッドの中心からずれてしまう。つまり、貫通配線と電極パッドとの接続位置もパッドの中心からずれてしまう。しかし、半導体装置1は、レジストパターン形成のアライメントずれが生じた状態でエッチングした場合でも、高い精度で層間膜貫通孔13Hを所望の形成位置に形成することができる。また半導体装置1は、電極パッド16下の層間絶縁膜13に金属膜12を設けることにより、電極パッド16と貫通配線19の接続位置は電極パッド16中心付近となり、貫通配線19と電極パッド16との接続位置ずれが抑制される。
以上の説明のように、半導体装置1は層間絶縁膜13が厚い場合でも貫通配線19が階段形状の層間膜貫通孔13Hの側壁に形成されること等により、断線が発生しにくく、高信頼性が得られる。
また、金属膜12A、12Bは、再配線層14と同じ材料により形成されており、さらに同時にパターニングできるため、半導体装置1は層間膜貫通孔13Hの側壁を階段状にするための金属膜12A、12Bを作成するために追加工程が不要であり、公知の製造方法と同じ工数で製造することができる。もちろん、工数の増加が大きな問題とはならない場合には、金属膜12A、12Bを、再配線層14とは別の材料により別に形成してもよい。
本実施の形態では層間絶縁膜13中の金属膜12が2層の場合について説明したが、金属膜12は2層には限定されず、1層でも良いし、あるいは3層以上でも良い。より複雑な多層配線層15は、より多くの再配線層と層間絶縁層とを有する多層構造である。そして、層間絶縁膜は、より厚くなるが、本実施の形態の半導体装置1と同様の方法によれば、再配線層の層数に応じた数の段差を層間膜貫通孔13Hに簡単に形成することができる。なお、本実施の形態の半導体装置1は、層間絶縁膜13が1μm超の場合に効果が顕著であり、3μm以上50μm未満の場合にさらに効果が顕著である。
なお、金属膜12としては、層間絶縁膜13とエッチング選択比が高い材料であればアルミニウムに限定することなく、銅、チタン、クロム等でも良い。また、金属膜12の額縁形状、言い換えれば枠形状の枠の形状は正方形に限定されるものではなく、矩形、多角形、円形または楕円形でもよいし、外周部形状と内周部形状とが異なっていてもよいし、角部は適宜面取りされていてもよい。また、半導体基板10として、砒化ガリウム基板または窒化ガリウム基板等でも良い。また、電極パッド16および貫通配線19もアルミニウムに限定することなく、の導体材料であれば銅、チタンまたはクロム等でも良い。また、層間絶縁膜13、保護膜13D、基板絶縁層18および保護膜20はシリコン酸化膜に限定することなく、シリコン窒化膜等でも良い。さらに、外部端子も金バンプに限定することなく、Sn/Ag等のはんだからなる、はんだボール等でも良い。
<第2の実施の形態>
以下、図9を用いて本発明の第2の実施の形態の半導体装置1Aおよび半導体装置1Aの製造方法について説明する。なお、第2の実施の形態の半導体装置1Aおよび半導体装置1Aの製造方法は、第1の実施の形態の半導体装置1および半導体装置1の製造方法と類似しているため、同じ構成要素には同じ符号を付し説明は省略する。
以下、図9を用いて本発明の第2の実施の形態の半導体装置1Aおよび半導体装置1Aの製造方法について説明する。なお、第2の実施の形態の半導体装置1Aおよび半導体装置1Aの製造方法は、第1の実施の形態の半導体装置1および半導体装置1の製造方法と類似しているため、同じ構成要素には同じ符号を付し説明は省略する。
図9に示すように、第2の実施の形態の半導体装置1Aでは、基板貫通孔10Hおよび層間膜貫通孔13Hの内部が充填層22により充填されている。充填層22は例えばエポキシ樹脂などからなる非導電性樹脂からなる。
半導体装置1Aの製造方法は、基本的には半導体装置1の製造方法と同じであり、図8(I)に示した外部端子形成工程の前、または後に、非導電性樹脂をディスペンサーなどを用いて基板貫通孔10Hおよび層間膜貫通孔13Hの内部に充填する。
本実施の形態の半導体装置1Aは、第1の実施の形態の半導体装置1が有する効果に加えて、ブレードダイシングで半導体装置1Aをチップ化するとき、または、チップ化した半導体装置1Aをハンドリングするときに、基板貫通孔10Hまたは層間膜貫通孔13Hを起因とした半導体装置1Aの割れおよび欠けを充填層22が抑制するので、半導体装置1Aの信頼性および歩留まりが高い。
<第3の実施の形態>
以下、図10を用いて本発明の第3の実施の形態の半導体装置1Bおよび半導体装置1Bの製造方法について説明する。なお、第3の実施の形態の半導体装置1Bおよび半導体装置1Bの製造方法は、第1の実施の形態の半導体装置1および半導体装置1の製造方法と類似しているため、同じ構成要素には同じ符号を付し説明は省略する。
以下、図10を用いて本発明の第3の実施の形態の半導体装置1Bおよび半導体装置1Bの製造方法について説明する。なお、第3の実施の形態の半導体装置1Bおよび半導体装置1Bの製造方法は、第1の実施の形態の半導体装置1および半導体装置1の製造方法と類似しているため、同じ構成要素には同じ符号を付し説明は省略する。
図10に示すように半導体装置1Bでは、第1の主面10A側に支持基板であるガラス基板24が、エポキシ樹脂などからなる接着層23を介して接合されている。
半導体装置1Bの製造方法は、基本的には半導体装置1の製造方法と同じであり、ガラス基板24を素子基板3に接合する支持基板接合工程は、例えば、図7(C)に示した多層配線層形成工程2の後に行われる
本実施の形態の半導体装置1Bは、第1の実施の形態の半導体装置1が有する効果に加えて、ガラス基板24は製造工程におけるエッチング処理、成膜または洗浄処理等のときにデバイス11がダメージを受けることがないため、デバイス11の信頼性が向上し、高い歩留まりを実現できる。
なお、本実施の形態の半導体装置1Bは、第1の実施の形態の半導体装置1に支持基板を接合した場合を例示したが、第2の実施の形態に係る半導体装置1Aに適用できることは言うまでもない。
本発明は、上述した実施の形態に限定されるものではなく、本発明の要旨を変えない範囲において、種々の変更、改変等が可能である。
例えば、デバイス等が多数形成されたウエハの状態で多数の半導体装置を形成した後に分離工程により個々の半導体装置に分離することにより、一括して多数の半導体装置を製造することができる。
例えば、デバイス等が多数形成されたウエハの状態で多数の半導体装置を形成した後に分離工程により個々の半導体装置に分離することにより、一括して多数の半導体装置を製造することができる。
1、1A、1B…半導体装置、3…素子基板、10…半導体基板、10A…第1の主面、10B…第2の主面、10H…基板貫通孔、11…デバイス、12、12A、12B…金属膜、13…層間絶縁膜、13A〜13C…層間絶縁層、13D…保護膜、13H…層間膜貫通孔、14、14A〜14C…再配線層、16…電極パッド、18…基板絶縁層、18H…基板絶縁層開口、19…貫通配線、20…保護膜、20H…保護膜開口、21…バンプ、22…充填層、23…接着層、24…ガラス基板、101…半導体装置、151…半導体基板、152…層間絶縁膜、153…電極パッド、154…パッシベーション膜、155…樹脂層、156…ガラス基板、158…基板絶縁層、159…シード層、160…配線層、161…保護膜、162…バンプ
Claims (12)
- デバイスが形成された第1の主面と前記第1の主面と対向する第2の主面とを有し、前記第1の主面と前記第2の主面とを貫通する基板貫通孔が形成された半導体基板と、
開口が第1の主面上においては前記基板貫通孔と同じ位置に同じ大きさであり前記第1の主面から離れるにしたがい段階的に小さくなる層間膜貫通孔、が形成された複数の層間絶縁層からなる層間絶縁膜と、前記デバイスと接続された1以上の再配線層と、を有する前記第1の主面上に形成された多層配線層と、
前記再配線層と接続され前記層間膜貫通孔の開口部を覆う電極パッドと、
前記電極パッドから前記層間膜貫通孔の側壁および前記基板貫通孔の側壁を介して第2の主面側まで配設された貫通配線と、
前記第2の主面側の貫通配線上に配設された、外部との電気的接続を行うための外部端子と、を具備することを特徴とする半導体装置。 - 前記層間膜貫通孔の側壁の一部を構成する額縁状にパターニングされた金属膜を具備することを特徴とする請求項1に記載の半導体装置。
- 前記金属膜の内周部の大きさが、いずれかの前記層間絶縁層の前記層間膜貫通孔の前記開口の大きさであることを特徴とする請求項2に記載の半導体装置。
- 複数の前記金属膜を有し、半導体基板側の金属膜が電極パッド側の金属膜よりも前記内周部の大きさが大きいことを特徴とする請求項2または請求項3に記載の半導体装置。
- 前記基板貫通孔が、第1の主面の開口が第2の主面の開口よりも小さいテーパ形状であることを特徴とする請求項1から請求項4のいずれか1項に記載の半導体装置。
- 前記金属膜が、前記再配線層と同じ材料により形成されていることを特徴とする請求項2から請求項5のいずれか1項に記載の半導体装置。
- 前記層間膜貫通孔および前記基板貫通孔の内部が充填層により充填されていることを特徴とする請求項1から請求項6のいずれか1項に記載の半導体装置。
- 前記第1の主面側にガラス基板が接着層を介して接合されていることを特徴とする請求項1から請求項7のいずれか1項に記載の半導体装置。
- 貫通配線を有する半導体装置の製造方法であって、
デバイスが形成された第1の主面と前記第1の主面と対向する第2の主面とを有する半導体基板を準備する基板準備工程と、
前記デバイスと最上層の電極パッドとを接続する複数の再配線層と、前記電極パッドと前記第1の主面との間に配設された額縁形状にパターニングされた金属膜と、前記再配線層の間に配設された複数の層間絶縁層からなる層間絶縁膜と、を有する多層配線層を前記第1の主面に形成する多層配線層形成工程と、
前記電極パッドと対向する位置の前記半導体基板に第2の主面側から前記第1の主面に至る基板貫通孔を形成する基板貫通孔工程と、
前記基板貫通孔の底部の前記層間絶縁膜に層間膜貫通孔を形成する層間膜貫通孔形成工程と、
前記基板貫通孔の側壁と前記層間膜貫通孔の側壁と前記第2の主面とを覆う基板絶縁層を形成する基板絶縁層形成工程と、
前記層間膜貫通孔の底部の前記基板絶縁層に基板絶縁層開口を形成する基板絶縁層開口形成工程と、
前記基板絶縁層開口と前記層間膜貫通孔の側壁と前記基板貫通孔の側壁とを介して、前記電極パッドと前記第2の主面側に形成する外部端子とを接続する貫通配線を形成する貫通配線形成工程と、
前記貫通配線の外部端子形成領域に開口を有し、前記第2の主面側を覆う保護膜を形成する保護膜形成工程と、
前記外部端子形成領域に前記外部端子を形成する外部端子形成工程と、を有することを特徴とする半導体装置の製造方法。 - 前記多層配線層形成工程において、前記金属膜と、前記再配線層とを同じ材料により、同時に形成することを特徴とする請求項9に記載の半導体装置の製造方法。
- 前記多層配線層形成工程において、半導体基板側の金属膜が電極パッド側の金属膜よりも前記内周部の大きさが大きい複数の前記金属膜を有する多層配線層を形成することを特徴とする請求項9または請求項10に記載の半導体装置の製造方法。
- 前記層間膜貫通孔形成工程は、前記層間絶縁膜と前記金属層とのエッチング選択比が高いエッチングガスを用いたドライエッチングにより、側壁が階段形状の前記層間膜貫通孔を形成することを特徴とする請求項9から請求項11のいずれか1項に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009113955A JP2010263130A (ja) | 2009-05-08 | 2009-05-08 | 半導体装置および半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009113955A JP2010263130A (ja) | 2009-05-08 | 2009-05-08 | 半導体装置および半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010263130A true JP2010263130A (ja) | 2010-11-18 |
Family
ID=43360972
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009113955A Withdrawn JP2010263130A (ja) | 2009-05-08 | 2009-05-08 | 半導体装置および半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010263130A (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012146754A (ja) * | 2011-01-07 | 2012-08-02 | Japan Science & Technology Agency | 異方性エッチング方法、三次元構造体、及び、デバイス |
CN102790058A (zh) * | 2011-05-20 | 2012-11-21 | 台湾积体电路制造股份有限公司 | 带有接合焊盘的半导体器件及其制造方法 |
JP2013080813A (ja) * | 2011-10-04 | 2013-05-02 | Sony Corp | 半導体装置および半導体装置の製造方法 |
JP2014013810A (ja) * | 2012-07-04 | 2014-01-23 | Seiko Epson Corp | 基板、基板の製造方法、半導体装置、及び電子機器 |
CN104425525A (zh) * | 2013-08-21 | 2015-03-18 | 精材科技股份有限公司 | 半导体结构及其制造方法 |
CN105990305A (zh) * | 2015-03-06 | 2016-10-05 | 精材科技股份有限公司 | 半导体结构及其制造方法 |
EP3273469A4 (en) * | 2016-05-19 | 2019-01-02 | Shenzhen Goodix Technology Co., Ltd. | Silicon through hole chip and manufacturing method therefor, fingerprint recognition sensor and terminal device |
-
2009
- 2009-05-08 JP JP2009113955A patent/JP2010263130A/ja not_active Withdrawn
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012146754A (ja) * | 2011-01-07 | 2012-08-02 | Japan Science & Technology Agency | 異方性エッチング方法、三次元構造体、及び、デバイス |
CN102790058A (zh) * | 2011-05-20 | 2012-11-21 | 台湾积体电路制造股份有限公司 | 带有接合焊盘的半导体器件及其制造方法 |
JP2012244177A (ja) * | 2011-05-20 | 2012-12-10 | Taiwan Semiconductor Manufacturing Co Ltd | ボンディングパッドを有する半導体デバイス及びその製造方法 |
US9293411B2 (en) | 2011-10-04 | 2016-03-22 | Sony Corporation | Semiconductor device and manufacturing method of the same |
JP2013080813A (ja) * | 2011-10-04 | 2013-05-02 | Sony Corp | 半導体装置および半導体装置の製造方法 |
US9425142B2 (en) | 2011-10-04 | 2016-08-23 | Sony Corporation | Semiconductor device and manufacturing method of the same |
JP2014013810A (ja) * | 2012-07-04 | 2014-01-23 | Seiko Epson Corp | 基板、基板の製造方法、半導体装置、及び電子機器 |
US9349673B2 (en) | 2012-07-04 | 2016-05-24 | Seiko Epson Corporation | Substrate, method of manufacturing substrate, semiconductor device, and electronic apparatus |
TWI587470B (zh) * | 2012-07-04 | 2017-06-11 | 精工愛普生股份有限公司 | 基板、基板之製造方法、半導體裝置及電子機器 |
CN104425525A (zh) * | 2013-08-21 | 2015-03-18 | 精材科技股份有限公司 | 半导体结构及其制造方法 |
CN105990305A (zh) * | 2015-03-06 | 2016-10-05 | 精材科技股份有限公司 | 半导体结构及其制造方法 |
CN105990305B (zh) * | 2015-03-06 | 2018-11-30 | 精材科技股份有限公司 | 半导体结构及其制造方法 |
EP3273469A4 (en) * | 2016-05-19 | 2019-01-02 | Shenzhen Goodix Technology Co., Ltd. | Silicon through hole chip and manufacturing method therefor, fingerprint recognition sensor and terminal device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8951836B2 (en) | Chip package and method for forming the same | |
US9184092B2 (en) | Chip package and method for forming the same | |
US8525345B2 (en) | Chip package and method for forming the same | |
US7915710B2 (en) | Method of fabricating a semiconductor device, and semiconductor device with a conductive member extending through a substrate and connected to a metal pattern bonded to the substrate | |
TWI458071B (zh) | 晶片封裝體及其製造方法 | |
US8168529B2 (en) | Forming seal ring in an integrated circuit die | |
US8564101B2 (en) | Semiconductor apparatus having a through-hole interconnection | |
TWI464842B (zh) | 電子元件封裝體及其製造方法 | |
TWI602273B (zh) | 半導體裝置 | |
TWI551199B (zh) | 具電性連接結構之基板及其製法 | |
TW201131710A (en) | Chip package and fabrication method thereof | |
JP2010263130A (ja) | 半導体装置および半導体装置の製造方法 | |
US20110170303A1 (en) | Chip package and fabrication method thereof | |
TWI500132B (zh) | 半導體裝置之製法、基材穿孔製程及其結構 | |
US8890322B2 (en) | Semiconductor apparatus and method of manufacturing semiconductor apparatus | |
JP5027823B2 (ja) | 三次元半導体集積回路装置及びその製造方法 | |
JP2010232400A (ja) | 半導体基板と半導体基板の製造方法および半導体パッケージ | |
US20150235898A1 (en) | Electronic devices utilizing contact pads with protrusions and methods for fabrication | |
JP2008135553A (ja) | 基板積層方法及び基板が積層された半導体装置 | |
JP2011159882A (ja) | 半導体装置及びその製造方法 | |
JP2004281982A (ja) | 半導体装置及びその製造方法 | |
CN111937134A (zh) | 先进三维半导体结构的制造方法以及由该方法生产的结构 | |
JPWO2017072871A1 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20120807 |