JP2011159882A

JP2011159882A - 半導体装置及びその製造方法

Info

Publication number: JP2011159882A
Application number: JP2010021584A
Authority: JP
Inventors: Yushin Yoshino; 雄信吉野; Hiroyuki Wakioka; 寛之脇岡; Takanao Suzuki; 孝直鈴木
Original assignee: Fujikura Ltd
Current assignee: Fujikura Ltd
Priority date: 2010-02-02
Filing date: 2010-02-02
Publication date: 2011-08-18

Abstract

【課題】接合部における接触抵抗の低下や封止不良を無くすとともに、小型化を実現した半導体装置を提供する。
【解決手段】本発明の半導体装置１は、機能素子２及び該機能素子と電気的に接続された電極パッド３を有する第一基板１０と、前記第一基板の前記機能素子及び前記電極パッドが形成された側の面と、一面側を対向させて配された第二基板２０と、前記第一基板と前記第二基板との間であって、前記電極パッドと整合した位置において前記機能素子を連続して囲むように配された、前記第一基板と前記第二基板とを接着する電気絶縁性の接合部３０と、前記第二基板の他面側から、該第二基板及び前記接合部を連続して貫通し、前記電極パッドに到達する貫通孔２１と、前記貫通孔を通じて、前記電極パッドと前記第二基板の他面側とを電気的に接続する貫通配線２２と、を備えたことを特徴とする。
【選択図】図１

Description

本発明は、２枚のウェハを重ねて接合してなる半導体装置の接合部において発生する不具合（接触抵抗の増大や封止不良）が解消可能な半導体装置及びその製造方法に関する。

ＭＥＭＳデバイスをウェハレベルで封止する場合、可動部分に気密封止が必要となる場合が多い。ＭＥＭＳデバイスの電極パッドおよび封止パターンとしては、従来より半導体プロセスと互換性が高いアルミニウムが用いられることが多い。一方で、ウェハ同士の気密封止には、従来、温度が手頃で扱いやすい金錫などの共晶はんだや、陽極接合、金属の直接接合などが用いられてきた（例えば、特許文献１参照）。

たとえば図４に示すように、従来広く行われてきた、Ａｕを含む共晶はんだ１０７Ａ、１０７Ｂを用いた気密接合では、Ａｕの拡散を防ぎ、かつ、はんだ層の密着を向上するためにランド層１０４ａ、１０４ｂ、１０５ａ、１０５ｂと呼ばれる積層メタルを形成する必要があった。この点で、ＭＥＭＳデバイスのウェハレベルでの封止を行う場合、ＭＥＭＳ製造のプロセスにおいて、これらランド層を形成するためのプロセスを、デバイスウェハ１１０と封止に用いるキャップウェハ１２０の両方に組み込む必要があった。これは、複数のメタルをフォトリソグラフィとエッチングによって必要部分に形成することになるため、その分プロセスが煩雑になる。
図４において、気密封止部１０８は、電極パッド１０３Ｂ／ランド層１０５ａ／はんだ層１０７Ｂ／ランド層１０５ｂからなる第一積層構造体を、接続電極部１０９は、電極パッド１０３Ａ／ランド層１０４ａ／はんだ層１０７Ａ／ランド層１０４ｂからなる第二積層構造体を、それぞれ表す。また、接続電極部１０９のランド層１０４ｂは、キャップウェハ１２０の貫通孔に形成した貫通配線１２２を通して、再配線層１２３及びはんだバンプ１２４と電気的に接続されている。

上述したような、特にＭＥＭＳが配されているデバイスウェハ１１０側に加工を施す場合、可動域（すなわち「機能素子」あるいは「ＭＥＭＳ可動部」とも呼ぶ）１０２にダメージを与えないために犠牲層（不図示）をエッチングする前にランド層１０４ａ、１０５ａを形成するなど、デバイスの製造プロセスに手を加える必要があった。ここで、犠牲層とは、ウェハ１１０、１２０同士の間の空間に連通するように、可動域１０２の下部に配された空隙を形成する際に設けられ、その後に除去されるものである。
また、ランド層を形成するためのプロセスを開発したとしても、２枚のウェハを複数の金属層（電極パッド、ランド層、及びはんだ層）を介して接合することになる。

通常、共晶はんだでの接合には少なくとも３００℃以上の高温が必要となることから、接着層（電極パッド、ランド層）と基板（デバイスウェハ１１０、キャップウェハ１２０）の熱膨張率の違いによって生じた歪みの影響でウェハに反りが生じ、デバイス特性が変化してしまうリスクがある。
また、貫通孔に形成した貫通配線１２２がはんだ層１０７Ａを介してデバイスと電気的に接続されることになるため、貫通配線１２２とデバイス（機能素子）１０２との間の電気抵抗が増大する懸念がある。また、接続電極部１０９は異種材料を積層した構造であり各層間には界面が存在するため、各界面において電気的、機械的な接合信頼性を確保する必要がある。

加えてウェハレベルパッケージングでは、一連のプロセス後、チップをダイシングによって切り離す。このとき、メタルパターンがダイシングラインに存在する場合、ウェハとメタル層を―括で切削することは困難である。従ってダイシングラインのメタルをチップ端からある程度後退する程度に除去することが多い。ダイシングラインのメタルを除去した箇所は中空となるが、中空構造ではやはりダイシングが難しい。またウェハ端に中空部分が存在するとハンドリング時の破損の要因ともなりうる。さらにダイシング後のチップ端でメタル層がむき出しの場合、電気的なショートの原因となる。これらの問題を避けるために、既存プロセスではダイシングラインやウェハ端の中空部には樹脂等を充填する必要が有り、工数の増大や封止不良による歩留まり低下に繋がっていた。

一方で、陽極接合や金属の直接接合は、ウェハレベルでの実施はまだ開発段階であり、信頼性の評価も十分でない。また直接接合では接合面洗浄のための専用装置が必要な点や、陽極接合におけるアルカリ金属汚染対策など、解決すべき課題が多い。

特許第３８８２７１２号公報

本発明は、このような従来の実情に鑑みて考案されたものであり、接合部における接触抵抗の増大と封止不良を無くすとともに、小型化を実現した半導体装置を提供することを第一の目的とする。
また、本発明は、接合部における接触抵抗の増大と封止不良を無くすとともに、小型化を実現した半導体装置の製造方法であって、工数の増大を防ぐとともにダイシングを容易にすることができ、また、歩留まりを向上させた半導体装置の製造方法を提供することを第二の目的とする。

本発明の請求項１に記載の半導体装置は、機能素子及び該機能素子と電気的に接続された電極パッドを有する第一基板と、前記第一基板の前記機能素子及び前記電極パッドが形成された側の面と、一面側を対向させて配された第二基板と、前記第一基板と前記第二基板との間であって、前記電極パッドと整合した位置において前記機能素子を連続して囲むように配された、前記第一基板と前記第二基板とを接着する電気絶縁性の接合部と、前記第二基板の他面側から、該第二基板及び前記接合部を連続して貫通し、前記電極パッドに到達する貫通孔と、前記貫通孔を通じて、前記電極パッドと前記第二基板の他面側とを電気的に接続する貫通配線と、を備えたことを特徴とする。
本発明の請求項２に記載の半導体装置は、請求項１において、前記接合部が、低融点ガラスであることを特徴とする。
本発明の請求項３に記載の半導体装置は、請求項１において、前記接合部が、樹脂であることを特徴とする。
本発明の請求項４に記載の半導体装置の製造方法は、機能素子及び該機能素子と電気的に接続された電極パッドを有する第一基板と、前記第一基板の前記機能素子及び前記電極パッドが形成された側の面と、一面側を対向させて配された第二基板と、前記第一基板と前記第二基板との間であって、前記電極パッドと整合した位置において前記機能素子を連続して囲むように配された、前記第一基板と前記第二基板とを接着する電気絶縁性の接合部と、前記第二基板の他面側から、該第二基板及び前記接合部を連続して貫通し、前記電極パッドに到達する貫通孔と、前記貫通孔を通じて、前記電極パッドと前記第二基板の他面側とを電気的に接続する貫通配線と、を備えた半導体装置の製造方法であって、前記第一基板に前記機能素子及び前記電極パッドを形成する工程と、前記第二基板の一面側に、前記電極パッドと整合した位置において前記機能素子を連続して囲むように前記接合部を形成する工程と、前記第一基板の前記機能素子及び前記電極パッドが形成された面と、前記第二基板の一面とを、前記接合部を介して接着する工程と、エッチングにより、前記第二基板の他面側から、該第二基板および前記接合部を連続して貫通し、前記電極パッドに到達する貫通孔を形成する工程と、前記貫通孔を通じて、前記電極パッドと前記第二基板の他面側とを電気的に接続する貫通配線を形成する工程と、前記第一基板、前記第二基板及び前記接合部を一括して切削し、個片化する工程と、を少なくとも順に有することを特徴とする。
本発明の請求項５に記載の半導体装置の製造方法は、請求項４において、前記接合部として低融点ガラスを用いることを特徴とする。
本発明の請求項６に記載の半導体装置の製造方法は、請求項４において、前記接合部として樹脂を用いることを特徴とする。

本発明の半導体装置では、第一基板と第二基板とを接着する電気絶縁性の接合部が、電極パッドと整合した位置において機能素子を連続して囲むように配されたているので、封止部を設ける必要がなくなり、従来構造よりも装置を小型化することができる。また、第二基板の他面側から、第二基板及び接合部を連続して貫通し、電極パッドに到達する貫通孔を通じて、電極パッドと第二基板の他面側とを電気的に接続する貫通配線を備えているので、はんだ接合部を介さなくても、貫通配線と電極パッドを直接に接続できるので、接触抵抗値が低下する。これにより本発明では、接合部における接触抵抗の低下や封止不良を無くすとともに、小型化を実現した半導体装置を提供することができる。その際、接合部としては、低融点ガラス、あるいは樹脂が好ましい。
また、本発明の半導体装置の製造方法では、ダイシングラインに空隙が無い構造にすることができるため、基板のチッピングを低減することができる。これにより本発明では、接合部における接触抵抗の低下や封止不良を無くすとともに、小型化を実現した半導体装置を簡便な工程で製造することが可能な製造方法を提供することができる。また、本発明では、工数の増大を防ぐとともにダイシングを容易にすることができ、歩留まりを向上させることが可能である。その際、接合部を低融点ガラスや樹脂から形成することで、ダイシングラインに金属が無くなり、ダイシングブレードの劣化を低減することができる。

本発明に係る半導体装置の一例を模式的に示す図。本発明に係る半導体装置の製造方法を工程順に示す断面図。図２に続く工程を順に示す断面図。従来の半導体装置の一例を模式的に示す図。

以下、本発明の半導体装置及びその製造方法の好適な形態について説明する。

図１は、本発明の半導体装置の一例を模式的に示す図であり、（ａ）は断面図、（ｂ）は電極と接合部との関係を示す上面図である。
本発明の半導体装置１は、機能素子２及び該機能素子２と電気的に接続された電極パッド３を有する第一基板１０と、前記第一基板１０の前記機能素子２及び前記電極パッド３が形成された側の面１０ａと、一面２０ａ側を対向させて配された第二基板２０と、前記第一基板１０と前記第二基板２０との間であって、前記電極パッド３と整合した位置において前記機能素子２を連続して囲むように配された、前記第一基板１０と前記第二基板２０とを接着する電気絶縁性の接合部３０と、前記第二基板２０の他面２０ｂ側から、該第二基板２０及び前記接合部３０を連続して貫通し、前記電極パッド３に到達する貫通孔２１と、前記貫通孔２１を通じて、前記電極パッド３と前記第二基板２０の他面２０ｂ側とを電気的に接続する貫通配線２２と、を備えたことを特徴とする。

本発明の半導体装置１では、第一基板１０と第二基板２０とを接着する電気絶縁性の接合部３０が、電極パッド３と整合した位置において機能素子２を連続して囲むように配されているので、封止部を設ける必要がなくなり、従来構造よりも装置を小型化することができる。また、第二基板２０の他面２０ｂ側から、第二基板２０及び接合部３０を連続して貫通し、電極パッド３に到達する貫通孔２１を通じて、電極パッド３と第二基板２０の他面２０ｂ側とを電気的に接続する貫通配線２２を備えているので、はんだ接合部３０を介さなくても、貫通配線２２と電極パッド３を直接に接続できるので、接触抵抗値が低下する。これにより本発明の半導体装置１は、接合部３０における接触抵抗の増大及び封止不良を無くすとともに、小型化を実現することができる。その際、封止部を構成する材料としては、低融点ガラスあるいは樹脂が好適に用いられる。

本発明を適用することが可能な半導体装置（デバイス）としては、イメージセンサやＭＥＭＳデバイスといった、基板表面にアクティブエリア（例えば、二次元構造からなるＭＯＳＦＥＴや、三次元構造からなるイメージセンサにおけるマイクロレンズ等、ＭＥＭＳデバイスにおける可動電極等）を有するデバイスが挙げられる。本発明の半導体装置１は、ウェハレベルパッケージ技術を用いた製造にも好適に用いることができる。

第一基板１０（半導体基板）は、Ｓｉの他に、ＳｉＧｅ，ＧａＡｓ等の化合物半導体からなる半導体ウェハでもよく、半導体ウェハをチップ寸法に切断（ダイシング）した半導体チップであってもよい。半導体基板が半導体チップである場合は、まず、半導体ウェハの上に、各種半導体素子やＩＣ等を複数組、形成した後、チップ寸法に切断することで複数の半導体チップを得ることができる。第一基板１０の厚さは、例えば５０〜５００μｍである。

電極パッド３は、第一基板１０の一面２０ａに設けられ、少なくとも一部が、貫通孔２１の一方の開口部から孔内に露呈するようにして設けられている。
電極パッド３は、配線部（図示略）を介して、該一面２０ａ内にある機能素子２と電気的に接続されている。電極の材質としては、例えばアルミニウム（Ａｌ）や銅（Ｃｕ）、アルミニウム−シリコン（Ａｌ−Ｓｉ）合金、アルミニウム−シリコン−銅（Ａｌ−Ｓｉ−Ｃｕ）合金等の導電性に優れる材質が好適に用いられる。

半導体基板の表面には、ＳｉＮまたはＳｉＯ_２等のパッシベーション膜（不動態化による絶縁層）が形成されている。
パッシベーション膜には、電極と整合する位置に開口部が設けられており、この開口部を通して電極パッド３が露出されている。パッシベーション膜は、例えばＬＰ−ＣＶＤ法等により形成することができ、その膜厚は例えば０．５〜３μｍである。

機能素子２は、本実施形態では、例えばＩＣチップや、ＦＥＴトランジスタからなる。また、機能素子２の他の例としては、例えば、ＣＣＤ素子等の光素子、マイクロリレー、マイクロスイッチ、圧力センサ、加速度センサ、高周波フィルタ、マイクロミラー、マイクロリアクター、μ−ＴＤＳ、ＤＮＡチップ、ＭＥＭＳデバイス、マイクロ燃料電池等が挙げられる。

第二基板２０（キャップウェハ）は、ガラス基板やシリコン基板など、半導体装置１の用途によって選択することが可能である。イメージセンサなどの光学デバイスをパッケージングする場合は、ガラス基板などの透明な基板が一般的に使用される。
また、第二基板２０は、ＭＥＭＳ制御用など各種のＩＣや、別のＭＥＭＳ素子が形成されたウェハであってもよい。

接合部３０は、第一基板１０と第二基板２０との間隔を確保するともに、第二基板２０を第一基板１０と接合するものである。接合部３０は、第二基板２０を第一基板１０と接合したときに、機能素子２の周囲を切れ目なく囲い、かつ、機能素子２の上を覆わないような所定位置に設けられる。これにより、機能素子２の周囲の空間が第一基板１０と第二基板２０と接合部３０とにより気密に封止される。

接合部３０の厚みは、特に限定されるものではなく、機能素子２から要求される仕様などの条件に応じて自由に選択可能であるが、例えば数μｍ〜数百μｍの範囲であれば、機能素子２の周囲に十分なキャビティを確保することができるとともに、半導体装置１全体の寸法を抑制することができる。接合部３０の厚みは、例えば、５〜７５μｍとする。

本発明では、前記接合部３０として、たとえば低融点ガラスが好適に用いられる。
一般に低融点ガラスは、鉛、珪素、マグネシウム、亜鉛、ホウ素など種々の元素の酸化物（セラミクス）を配合してガラス状にしたもので、化学的安定性や、光学的特性に優れている。これら低融点ガラスでは、組み合わせる元素の種類を最適化することで融点をはじめ各種物性を調整できるメリットを有する。低融点ガラスは、通常のシリカガラスとよく似た性質を示すために、取り扱いや加工性は通常のガラスに準じて行うことができる。

また、接合部３０に低融点ガラスを用いることで、チップサイズの削減を図ることが可能である。従来のはんだによる気密接合では、電極パッド３の外側に機能素子を気密封止するための封止部を設ける必要があった、しかし低融点ガラスからなる接合部３０は絶縁性と気密性を兼ね備えるため、必ずしも封止部を設ける必要が無くなる。これにより、封止部の分だけチップサイズを削減することができる。

さらに、接合部３０に低融点ガラスを用いることで、ウェハ間のギャップ調整が容易になる。接合する２枚のウェハ間に間隙（ギャップ）が必要な場合、低融点ガラスをスクリーン印刷などの手法で形成すると、印刷条件の設定によって接合部３０の高さを任意に調整できる。例えば、ＭＥＭＳの可動域確保等の目的で接合するウェハ間にギャップを設ける必要が有る場合、低融点ガラスによる接着部の高さを調整することによって、追加のプロセスを挟み込むことなく自動的にギャップを形成することが可能である、従来のメタル封止では、はんだだけで高さを稼ぐには限界があるため、キャップ基板側に別途高さ加工を施すなど、追加のプロセスを要した。

これに加えて、低融点ガラスでは、フィラーと呼ばれる物性調整のための添加物を導入することにより、熱膨張係数などの諸物性を調整可能となるので、ひいては所望の熱膨張率を持ったガラス特性を得ることが可能である。これは、第一基板１０及び第二基板２０を構成するシリコンやガラスと、接着部を構成する低融点ガラスとの熱膨張率を同程度にできることを意味しており、同じ温度で接合した場合でも、共晶はんだを用いた接合と比べて、接合後の熱歪みを抑制することができ、接合後のウェハの反りやそれに伴うデバイス特性の変化を抑制することができる。

また本発明では、接合部３０として、上述した低融点ガラスに代えて樹脂を用いてもよい。その際、樹脂としては、シリコーン樹脂や、エポキシ樹脂、ＢＣＢ樹脂などが好適である。接合部３０に樹脂を採用した場合、基板接合工程におけるプロセス温度を低くすること（プロセスの低温化）が可能となり、ひいては、機能素子２への熱的なダメージの抑制が図れる。具体的には、シリコーン樹脂の場合、１８０℃程度の温度条件下において当該接合が可能となる。また、接合部３０に樹脂を採用することで、第一基板１０と第二基板２０との熱膨張係数の差に起因する応力を緩和することが可能となり、半導体装置１の信頼性を向上させることができる。

また、本発明の半導体装置１は、前記第二基板２０の他面２０ｂ側から、該第二基板２０及び前記接合部３０を連続して貫通し、前記電極パッド３に到達する貫通孔２１と、前記貫通孔２１を通じて、前記電極パッド３と前記第二基板２０の他面２０ｂ側とを電気的に接続する貫通配線２２を備えている。また、第二基板の他面２０ｂ側に配され、貫通配線２２と電気的に接続された配線部２３（再配線部）には、外部接続のためのバンプ２４が配されている。

さらに、第二基板２０の他面２０ｂ側において、配線保護のための絶縁層（封止層２５）が配されていてもよい。この場合、封止層２５は、配線部２３を少なくとも露出するような開口部２５ａを有しており、該開口部２５ａから露出した配線部２３上にバンプ２４が配されている。

低融点ガラスは、加工・取り扱いが容易なため、接合部３０を低融点ガラスから構成することで、接合部３０自体に貫通孔２１を形成することができる。低融点ガラスは本質的にガラス質であるため、通常のガラス材料（ＳｉＯ_２）に準じた取り扱いが可能である。焼成後の低融点ガラスは、通常のガラスと同様に、フッ素系の材料でウエットもしくはドライエッチングが可能である。

従来のはんだを用いた接合プロセスでは、はんだ層を介して再配線層との電極パッドの導通を確保することになるため、再配線層と電極パッド間の電気抵抗増大の要因となる虞がある。
これに対し、本発明では、第二基板２０の他面２０ｂ側から、該第二基板２０及び接合部３０を貫通するように、電極パッド３に到達する貫通孔２１を形成する。この構造によれば再配線プロセスにおいて直接電極パッド３と導通を確保できるため、ビア部分の配線抵抗を低減することができる。

次に、このような半導体装置１の製造方法について、図２及び図３に基づき説明する。
図２〜図３は、本発明の半導体装置の製造方法について工程順に示す断面図である。
本発明の半導体装置の製造方法は、前記第一基板１０に前記機能素子２及び前記電極パッド３を形成する工程と、前記第二基板２０の一面２０ａ側に、前記電極パッド３と整合した位置において前記機能素子２を連続して囲むように前記接合部３０を形成する工程と、前記第一基板１０の前記機能素子２及び前記電極パッド３が形成された面１０ａと、前記第二基板２０の一面２０ａとを、前記接合部３０を介して接着する工程と、エッチングにより、前記第二基板２０の他面２０ｂ側から、該第二基板２０および前記接合部３０を連続して貫通し、前記電極パッド３に到達する貫通孔２１を形成する工程と、前記貫通孔２１を通じて、前記電極パッド３と前記第二基板２０の他面２０ｂ側とを電気的に接続する貫通配線２２を形成する工程と、前記第一基板１０、前記第二基板２０及び前記接合部３０を一括して切削し、個片化する工程と、を少なくとも順に有することを特徴とする。

本発明の半導体装置の製造方法では、接合部３０を低融点ガラスあるいは樹脂から形成することで、ダイシングラインに金属が無くなり、ダイシングブレードの劣化を低減することができる。また、ダイシングラインに空隙が無い構造にすることができるため、基板のチッピングを低減することができる。これにより本発明では、接合部３０における接触抵抗の低下や封止不良を無くすとともに、小型化を実現した半導体装置１を簡便な工程で製造することが可能である。また、本発明では、工数の増大を防ぐとともにダイシングを容易にすることができ、歩留まりを向上させることが可能である。
以下、工程順に説明する。

（１）前記第一基板１０に前記機能素子２及び前記電極パッド３を形成する。
まず、図２（ａ）に示すように、シリコン等からなる第一基板１０（半導体基板）の一面１０ａ側に、例えば光デバイス等の所望の機能素子２や電極パッド３を通常の半導体製造プロセスを利用して形成する。

（２）前記第二基板２０の一面２０ａ側に、前記電極パッド３と整合した位置において前記機能素子２を連続して囲むように、低融点ガラスからなる接合部３０を形成する。ここで、第二基板の一面２０ａの表面は、シリコン基板が露出する構成としてもよいし、あるいはＳｉＯ_２やＳｉＮ、ＰＳＧ、ＢＰＳＧなどのパッシベーション層で覆われた構成としても構わない。すなわち、ＤＲＩＥ（Deep Reactive Ion Etching）法によりシリコン基板を削った際に、直ちに低融点ガラスに到達する場合と、シリコン基板−低融点ガラス間に絶縁層（パッシベーション層）が配されており、該絶縁層に到達する場合と、の何れであっても本発明は適用可能である。
なお、以下の説明では、接合部３０を構成する低融点ガラスとして、セントラル硝子社のガラスペーストＡＦＢ３２１１Ｙ２５を使用する場合を一例として挙げて説明する。本剤は、Ｂｉ_２Ｏ_３−Ｂ_２Ｏ_３−ＺｎＯを主成分とする低融点ガラスであり、ウェハとの熱膨張係数を同程度にする目的で、フィラー（ユークリブタイト）が配合されている。
また、以下の説明では、温度、圧力等として具体的な数値を挙げているが、これらの値は一例であり、本発明はこれに限定されるものではない。

まず、図２（ｂ）に示すように、スクリーン印刷により、キャップウェハとなる第二基板２０上に低融点ガラスのペーストをインクとして、電極パッド３と整合した位置において前記機能素子２を連続して囲むように（機能素子２の可動部分を開口するように）接合パターンを印刷する。第一基板１０に形成された電極パッド３を覆うように接合部３０をパターニングすることによって、特別な封止パターンを形成することなく小型の気密封止を得ることができる。

接合部３０のパターンの作製は、スクリーン印刷がもっとも簡便且つ低コストと考えられるが、これ以外の方法でも可能である。例えば全面塗布後焼成し、レジストによるマスクパターン形成とエッチング（ドライエッチング、ウェットエッチングなど適切な方法）により実施してもよい。また低融点ガラス自体に感光性を付与し、フォトリソグラフィにより形成してもよい。

特に本発明では、低融点ガラスを用いることで、接合部３０のパターニングを容易にすることができる。低融点ガラスは、焼成前はペースト状であるため、パターニングを行う際、スクリーン印刷など低コストで平易な手法が適用できる。また、印刷を行わず、フォトリソグラフィやレジストマスクによるエッチング、サンドブラストなどの方法によってパターニングすることも可能である。

なお、前述した例では、第二基板２０側に印刷し、接合時にアライメントを実施しているが、逆に第一基板１０側にアライメントの上、印刷を行ったり、またＭＥＭＳ製造プロセス内で接合部３０を作り込んでもよい。また、第一基板と第二基板の両方に印刷した後、両者間を接合してもよい。その際、印刷機や接合装置のアライメント精度、封止によって吸収すべきウェハ面の段差など、諸条件を考慮して決めるとよい。

（３）次に、形成された低融点ガラスのペーストパターンを、加熱装置を用いて焼成する。
焼成方法の一例について、具体的には、例えばまず、ガラスペーストが印刷された第二基板２０を、ホットプレートを用いて１４０℃でベイクし、溶剤を除去する。
次に、オーブンで５℃／分で３５０℃まで昇温後、３５０℃で１５分保持することにより、脱バインダー処理を行う。
次に、４００℃まで５℃／分で昇温し、４００℃で１５分間の焼成処理を行う。その後、自然冷却する。

接合部３０に樹脂を適用する場合は、例えば感光性接着樹脂を用いて形成することができる。前記感光性接着樹脂を、前記第二基板上に形成する。液状タイプの樹脂であればスピンコート法、印刷法、スプレー法などを用いる。フィルム状の樹脂であれば、ラミネート法やプレス法が使える。前記第二基板上に形成した感光性接着樹脂をパターン露光し、その後、現像工程を経ることによって、前記第二基板上に所望の接合部パターンを形成することができる。次いで、前記第二基板と前記第一基板を熱圧着し、前記第一基板と前記第二基板を、樹脂で形成した接合部を介して接合することができる。

（４）前記第一基板１０の前記機能素子２及び前記電極パッド３が形成された面と、前記第二基板２０の一面２０ａとを、前記接合部３０を介して接着する。
まず、図２（ｃ）に示すように、接合装置のアライメント機能を使用し、ペーストを印刷・焼成した第二基板２０と第一基板１０の位置合わせを行う。
そして図２（ｄ）に示すように、接合装置を用いて、昇温・プレスにより接合する。
接合方法の一例について、具体的には、例えばまず、ウェハを接合装置にセットし、真空引きを行う。
そして、ウェハに荷重を印加する（例えば４００００Ｎ）。
その後、４２０℃まで１０℃／分で昇温する。その後、４２０℃で６０分間保持する。
室温まで自然冷却後、荷重を開放する。

特に本発明では、低融点ガラスを用いての接合なので気密性は高く、また接合前に、接合温度と同程度の温度で焼成を行うため、実際の接合時には余分な脱ガス成分（アウトガス）が発生しない。すなわち、封止箇所の雰囲気制御が容易である。接合温度は材料によって異なるが、典型的には４２０℃程度で接合できる、これは共晶はんだを用いて接合する場合とほぼ同程度である。
なお、上述した接合時の温度や荷重はあくまでも一例であり、使用する低融点ガラスの特性、接合対象のウェハ（デバイス）の特性により、適宜調整してもよい。
その後、必要に応じて、第二基板２０の他面２０ｂ側（第一基板１０と接着された側と反対側）を薄板化してもよい。

（５）エッチングにより、前記第二基板２０の他面２０ｂ側から、該第二基板２０および前記接合部３０を連続して貫通し、前記電極パッド３に到達する貫通孔２１を形成する。
次に、図３（ａ）に示すように、ＤＲＩＥ法によって、第二基板２０に、他面２０ｂ側から該第二基板２０および前記接合部３０を連続して貫通し、前記電極パッド３に到達する貫通孔２１を形成する。ここで、ＤＲＩＥ法とは、エッチングガスとして六フッ化硫黄（ＳＦ_６）などを用い、高密度プラズマによるエッチングと、貫通孔２１の側壁へのパッシベーション成膜を交互に行うことにより（Ｂｏｓｃｈプロセス）、第二基板２０に深堀りエッチングする方法である。

なお、貫通孔２１の深さ方向と垂直な断面の形状は、円形、楕円形、三角形、四角形、矩形などいかなる形状であってもよく、その大きさも、所望の半導体装置１の大きさ、導電性（抵抗値）などに応じて適宜設定される。なお、ＤＲＩＥ法において、形成する貫通孔の形状やアスペクト比に応じて、非Ｂｏｓｃｈプロセスを用いても良いことは言うまでもない。
また、貫通孔２１を形成する方法も、ＤＲＩＥ法に限定されず、水酸化カリウム（ＫＯＨ）水溶液などによるウェットエッチング法を用いても構わない。

続いて、ＲＩＥ（Reactive Ion Etching）法等によって、第二基板２０の一面２０ａに配された、パッシベーション層（不図示）と低融点ガラスからなる接合部３０を、ある程度薄くしておく。ここでは、必ずしも完全に貫通させる必要は無い。本ＲＩＥプロセスは，前記ＤＲＩＥプロセスと同一プロセスであっても，別プロセスでも構わない。ここでは、次の絶縁層形成と電極露出工程に備えて、ある程度ビア底の絶縁層及び低融点ガラス層を薄くしておくことを目的とする。

（６）次に、第二基板２０表面及び貫通孔２１の内側壁に絶縁層を形成する。
絶縁層としては、酸化珪素（ＳｉＯ_２）、窒化珪素（Ｓｉ_３Ｎ_４）、リンシリケートガラス（ＰＳＧ）、ボロンリンシリケートガラス（ＢＰＳＧ）等が利用でき、半導体パッケージの使用環境に応じて適宜選択すればよい。これらの絶縁層はＣＶＤを利用すれば任意の厚さに成膜できる。ＳｉＯ_２からなる絶縁層を成膜するには、例えば、シランやテトラエトキシシラン（ＴＥＯＳ）を原料とするプラズマＣＶＤ法により形成することができる。

（７）次に、ＲＩＥ法により、貫通孔２１の底に形成された前記絶縁層、及び貫通孔２１の底に残された低融点ガラスを除去し、貫通孔２１内に第一基板１０側の電極パッド３を露出させる、この実施形態では、例えば、エッチングガスとして四フッ化炭素（ＣＦ_４）を用い、ＲＩＥ法を用いるドライエッチング法により、絶縁層及び低融点ガラスのエッチングを行う。このとき第二基板２０の表面と孔底の絶縁層とのエッチングレート差を考慮して、孔底に形成された絶縁層のみ完全に除去し、第二基板２０の表面に形成された絶縁層は残るようＤＲＩＥ直後のビア底絶縁層エッチング量や、絶縁層の成膜厚さを調整することが好ましい。もちろん、以上の手段に代えて、フォトレジストを用いてビア底の絶縁層のみ除去する方法を採用してもよい。

上述したように、低融点ガラスは、通常のガラス（ＳｉＯ_２）と同様に、ドライエッチングにて除去することができる。従って、貫通孔２１の内側壁絶縁層としてＳｉＯ_２を用いた場合、ビア底のＳｉＯ_２エッチング時の装置及び反応ガスを低融点ガラスのエッチングに使用することができる。通常、ＳｉＯ_２のエッチングにはＣＦ_４、Ｃ_２Ｆ_６、Ｃ_４Ｈ_８などのＣＦ系のガスと、Ａｒ及びＯ_２の混合ガスによるプラズマエッチングが用いられる。一例として、ＣＦ_４とＯ_２の混合ガスをＡｒで希釈・輸送するプラズマエッチングが挙げられる。ガスの全圧力を１Ｐａ程度に保ち、数百〜１ｋＷ程度の高周波を印加してプラズマ化することによって低融点ガラスからなる接合部３０をエッチング可能である。

このとき、ＳｉＯ_２と同一の条件で低融点ガラスを連続エッチングできることがより好ましいが、ＳｉＯ_２エッチング、低融点ガラスエッチングでそれぞれの最適条件を用いてもよい。それぞれに最適なエッチング条件を用いる場合、ＳｉＯ_２と低融点ガラスと使用するエッチングチャンバを同一のものとすると、設定されたエッチング条件を変更するだけでよいので工程時間の短縮となる。またこのとき使用するガスを同一のものとするとガス入れ替えなどの時間が不要になる。

また、貫通孔２１底部の低融点ガラスのエッチングには、前記のドライエッチングの他に、フッ化水素酸を含む溶液を用いたウェットエッチングや、レーザー、サンドブラストなどの方法が可能である。しかしウェットエッチングでは、内側壁のＳｉＯ_２層へのダメージが、レーザーでは下層の電極パッド３へのダメージが、またサンドブラストでは、微細で深い孔内への研磨剤の残留が問題となる。従って、貫通孔２１底部の低融点ガラスのエッチングには、現状ではドライエッチングがもっとも好ましい。

（８）前記貫通孔２１を通じて、前記電極パッド３と前記第二基板２０の他面２０ｂ側とを電気的に接続する貫通配線２２と再配線層２３を形成する。
まず、スパッタ法を用いて貫通孔２１内にバリア層（図示略）を形成する。バリア層の材料として、たとえばＴｉ、ＴｉＮ、ＴｉＷ、Ｃｒ、Ｔａ、ＴａＮが挙げられる。スパッタの方法としては、一般的なスパッタ法よりもスパッタ粒子の指向性が高いロングスロー法やコリーメート法を用いるのが好ましい。

接合部３０に樹脂を適用した場合であっても、同様な手法によって、貫通孔２１を形成することができるが、特に樹脂の場合は、プラズマを用いたドライプロセスを適用する方が好ましい。
その後、スパッタ法を用いて貫通孔２１内にシード層（図示略）を形成する。シード層として、たとえば銅（Ｃｕ）が用いられる。この場合も、バリア層と同様に指向性の高いスパッタ法を用いることで、貫通孔２１内部へ被覆良くシード層を形成することが可能となる。

次に、図３（ｂ）に示すように、電解めっき法を用いて貫通孔２１内に導電体からなる貫通配線２２を形成する。導電体としては、電気の良導体であれば特に制限は無く、例えば電気抵抗が低い銅、アルミニウム、ニッケル、クロム、銀、錫等の他に、Ａｕ−Ｓｎ、Ｓｎ−Ｐｂ等の合金、あるいはＳｎ基、Ｐｂ基、Ａｕ基、Ｉｎ基、Ａｌ基などのはんだ合金等の金属が利用できる。
また、前記バリア層及びシード層をエッチングすることにより、第二基板２０の他面２０ｂ側に、前記貫通配線２２と電気的に接続された配線部２３を形成する。

（９）次に、図３（ｃ）に示すように、第二基板２０及び配線部２３上に絶縁性の封止層２５を形成する。
封止層２５は、例えば感光性ポリイミド系樹脂、エポキシ系樹脂、シリコン系樹脂（シリコーン）、ポリベンゾオキサゾール（ＰＢＯ）等の感光性樹脂を、スピンコート法やラミネート法を用い、フォトリソグラフィ技術によりパターニングすることによって形成することができる。
その際、配線部２３を少なくとも露出するような開口部２５ａを封止層２５に設ける。なお、開口部２５ａの直径は、露光時に用いるフォトマスクの開口径によって調整することができる。封止層２５の厚みは５〜５０μｍ程度である。

なお、封止層２５の形成には、電着法、スプレーコート法、印刷法を用いることも可能である。また、樹脂のパターニングには、レーザー加工法、プラズマエッチング法も可能である。
また、ラミネート法の場合、あらかじめパターニングされたシート状の樹脂をラミネートにて圧着させることも可能である。また、樹脂をスクリーン印別法にて直接、成膜及びパターニングする方法も可能である。なお、これらの場合、樹脂が感光性である必要はない。

（１０）次に、図３（ｄ）に示すように、封止層２５の開口部２５ａにより露出された配線部２３上に、はんだボール搭載法、電解はんだめっき法、はんだペースト印刷法、はんだペーストディスペンス法、はんだ蒸着法等によりはんだを転写し、その後、リフロー炉を用いてはんだボールを溶融させ、配線部２３上に、はんだバンプ２４を形成する。
なお、はんだバンブ部分は、ワイヤボンディングを行う場合はＮｉ・Ａｕめっきを行うなど、実装方法によって適宜最適な形状にしてもよい。またその配置も、実装方法によって適宜最適なものとすることができる。

（１１）前記第一基板１０、前記第二基板２０及び前記接合部３０を一括して切削し、個片化する。
最後に、ダイシングを行い、半導体装置１を個片化する。
特に本発明では、接合部３０に低融点ガラスを用いているので、ダイシングを容易にすることができる。ウェハのスクライブライン上に存在する低融点ガラスを一括でダイシングすることが可能なので、ダイシングラインに対する樹脂充填などのケアが不要である。また、ダイシングラインに金属が無いため、ダイシングブレードの劣化を低減することができる。

また、ダイシングラインに空隙が無い構造にすることができるため、基板のチッピングを低減することができる。またチップ端の絶縁も、自動的に実現される。これにより追加のプロセスを行うことなくチップ端の絶縁とチップ端の空隙の解消を実現することができる。
以上の手順により、図１に示すような半導体装置１が得られる。

このようにして製造された半導体装置１は、接合部３０が低融点ガラスからなるので、封止部を設ける必要がなくなり、従来構造よりも装置を小型化することができる。また、第二基板２０の他面２０ｂ側から、第二基板２０及び接合部３０を連続して貫通し、電極パッド３に到達する貫通孔２１を通じて、電極パッド３と第二基板２０の他面２０ｂ側とを電気的に接続する貫通配線２２を備えているので、はんだ接合部３０を介さなくても、貫通配線２２と電極パッド３を直接に接続できるので、接触抵抗値が低下する。これによりこの半導体装置１は、接合部３０における接触抵抗の低下や封止不良を無くすとともに、小型化を実現したものとなる。

以上、本発明の半導体装置及びその製造方法について説明してきたが、本発明はこれに限定されるものではなく、発明の趣旨を逸脱しない範囲で、適宜変更が可能である。
例えば、前述した実施形態では、半導体基板上の機能素子１つに対応する部分のみを図示したが、本発明は、複数の機能素子を備えた半導体パッケージに適用することもできる。
上記例では、電極パッドと封止パターンを兼用させてチップサイズを削減しているが、別追封止バターンが設けてあっても問題ない。

本発明は、半導体装置及びその製造方法に広く適用可能である。

１半導体装置、２機能素子、３電極パッド、１０第一基板、２０第二基板、２１貫通孔、２２貫通配線、３０接合部。

Claims

機能素子及び該機能素子と電気的に接続された電極パッドを有する第一基板と、
前記第一基板の前記機能素子及び前記電極パッドが形成された側の面と、一面側を対向させて配された第二基板と、
前記第一基板と前記第二基板との間であって、前記電極パッドと整合した位置において前記機能素子を連続して囲むように配された、前記第一基板と前記第二基板とを接着する電気絶縁性の接合部と、
前記第二基板の他面側から、該第二基板及び前記接合部を連続して貫通し、前記電極パッドに到達する貫通孔と、
前記貫通孔を通じて、前記電極パッドと前記第二基板の他面側とを電気的に接続する貫通配線と、を備えたことを特徴とする半導体装置。
前記接合部が、低融点ガラスであることを特徴とする請求項１に記載の半導体装置。
前記接合部が、樹脂であることを特徴とする請求項１に記載の半導体装置。
機能素子及び該機能素子と電気的に接続された電極パッドを有する第一基板と、
前記第一基板の前記機能素子及び前記電極パッドが形成された側の面と、一面側を対向させて配された第二基板と、
前記第一基板と前記第二基板との間であって、前記電極パッドと整合した位置において前記機能素子を連続して囲むように配された、前記第一基板と前記第二基板とを接着する電気絶縁性の接合部と、
前記第二基板の他面側から、該第二基板及び前記接合部を連続して貫通し、前記電極パッドに到達する貫通孔と、
前記貫通孔を通じて、前記電極パッドと前記第二基板の他面側とを電気的に接続する貫通配線と、を備えた半導体装置の製造方法であって、
前記第一基板に前記機能素子及び前記電極パッドを形成する工程と、
前記第二基板の一面側に、前記電極パッドと整合した位置において前記機能素子を連続して囲むように前記接合部を形成する工程と、
前記第一基板の前記機能素子及び前記電極パッドが形成された面と、前記第二基板の一面とを、前記接合部を介して接着する工程と、
エッチングにより、前記第二基板の他面側から、該第二基板および前記接合部を連続して貫通し、前記電極パッドに到達する貫通孔を形成する工程と、
前記貫通孔を通じて、前記電極パッドと前記第二基板の他面側とを電気的に接続する貫通配線を形成する工程と、
前記第一基板、前記第二基板及び前記接合部を一括して切削し、個片化する工程と、を少なくとも順に有することを特徴とする半導体装置の製造方法。
前記接合部として低融点ガラスを用いることを特徴とする請求項４に記載の半導体装置。
前記接合部として樹脂を用いることを特徴とする請求項４に記載の半導体装置。