JP5873145B2 - 貫通配線基板の製造方法 - Google Patents
貫通配線基板の製造方法 Download PDFInfo
- Publication number
- JP5873145B2 JP5873145B2 JP2014140772A JP2014140772A JP5873145B2 JP 5873145 B2 JP5873145 B2 JP 5873145B2 JP 2014140772 A JP2014140772 A JP 2014140772A JP 2014140772 A JP2014140772 A JP 2014140772A JP 5873145 B2 JP5873145 B2 JP 5873145B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- hole
- etching
- conductive
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
特に、貫通孔が垂直に形成され、その孔形状に対し絶縁材料も同様に垂直に形成されている場合、シード層上に導電層を形成する際、その底面部付近において導電材料が薄くなり、導通不良や断線などの不良を起こしやすくなるという問題がある。
(1)ロングスロー・スパッタ法やコリメ−ト・スパッタ法の採用、あるいは有機金属CVD法の使用などによるバリア/シ−ド層形成方法の改善。
(2)貫通孔形成条件の改善。
本発明の請求項2に記載の貫通配線基板の製造方法は、請求項1において、前記第一絶縁層及び前記第二絶縁層はSiO 2 、前記バリア金属膜はTiN、前記導電部はAl−Si−Cuからなり、前記第四工程における、前記エッチングガスを用いたドライエッチングにおいて、前記第一絶縁層及び前記第二絶縁層/前記バリア金属膜/前記導電部の選択比を1.5〜3.0とすることを特徴とする。
本発明の請求項3に記載の貫通配線基板の製造方法は、請求項1または2において、前記第四工程と前記第五工程の間に、少なくとも前記副生成物を被覆するように金属膜を形成する第六工程をさらに備えること、を特徴とする。
また、本発明の方法によれば、貫通孔底部に堆積した副生成物を剥離する工程をなくすと共に、孔底部のテーパー形成を追加工程なく実施することも可能であり、コスト増加を抑えられる。
これにより本発明では、貫通孔の底面部付近において、接触不良などがなく、電気的な安定性を向上させた貫通配線を、工程やコストを増加することなく形成可能な貫通配線基板の製造方法を提供することができる。
本発明の貫通配線基板の製造方法は、半導体基板10の一方の面10aに、第一絶縁層11を介して、第一金属からなる導電部(たとえば、電極、配線など)13を形成する第一工程と、前記半導体基板10の他方の面10b側から、前記第一絶縁層11が露呈するように貫通孔20を形成する第二工程と、少なくとも前記貫通孔20の内壁面および底面に第二絶縁層21を形成する第三工程と、前記第二絶縁層21及び前記第一絶縁層11のうち、フッ素ガスを含有するエッチングガスを用いたドライエッチング法により、前記貫通孔20の底面に位置する部分を除去し、前記導電部13を露呈する第四工程と、前記第二絶縁層21上に導電層25を形成し、該導電層25を前記導電部13と電気的に接続する第五工程と、を有する貫通配線基板1の製造方法であって、前記第四工程において、前記第二絶縁層21に続いて前記導電部13の一部をエッチングするとともに、エッチングにより除去された前記第一金属成分と前記エッチングガス成分とからなる第一副生成物を、前記貫通孔20の底面部及びその近傍に位置する内壁面(内側面)部に亘って堆積させ、テーパー部22を形成することを特徴とする。
また、本発明の方法によれば、貫通孔20底部に堆積した副生成物を剥離する工程をなくすと共に、孔底部のテーパー形成を追加工程なく実施することが可能であり、コスト増加を抑えられる。
以下、工程順に説明する。
まず、図1(a)に示すように、半導体基板10を用意し、その一方の面10a(図では下面)に第一絶縁層11を介して導電部13(I/Oパッド)を形成する。
第一絶縁層11としては、例えば、酸化珪素(SiO2 )等を用いることができる。
なお、本実施形態では、導電部13として、Al−Si−Cuを、2.0μmの厚みに形成している。
さらに、導電部13の前記バリア金属膜12が配された側と反対側に反射防止膜14が配されている。反射防止膜14は、バリア金属膜12と同様の材料からなる。また、半導体基板10の一面10a側に、前記導電部13を覆うように、例えば酸化珪素(SiO2 )等からなる第三絶縁層15が配されている。
次に、図1(b)に示すように、例えばDRIE(Deep Reactive Ion Etching) 法によって、半導体基板10に、他面10b側から該半導体基板10を貫通し、前記第一絶縁層11を露呈する貫通孔20を形成する。さらに、第一絶縁層11を100〜400nmエッチングする。ここで、DRIE法とは、反応性イオンエッチング(RIE:ReactiveIon Etching)法の一つの手法である。例えば、エッチングガスとして六フッ化硫黄(SF6 )などを用い、高密度プラズマによるエッチングと、貫通孔20の側壁へのパッシベーション成膜を交互に行う手法(Boschプロセス)や、半導体基板を−50℃以下の温度に冷却した状態で、SF6ガス等のエッチングガスを用いてエッチングする手法(クライオ(Cryo)プロセス)を用いて、半導体基板10に深堀りエッチングする方法である。
また、貫通孔20を形成する方法も、DRIE法に限定されず、レーザー加工法、水酸化カリウム(KOH)水溶液などによるウェットエッチング法を用いても構わない。
次いで、図2(c)及び図2(d)に示すように、少なくとも前記貫通孔20の内壁面および底面に第二絶縁層21を形成する(第三工程)。なお、図2(d)は、図2(c)の要部拡大図である。
第二絶縁層21としては、酸化珪素(SiO2 )、窒化珪素(Si3N4)、リンシリケートガラス(PSG)、ボロンリンシリケートガラス(BPSG)等が利用でき、半導体パッケージの使用環境に応じて適宜選択すればよい。SiO2 やSi3N4は、例えばCVD法を利用すれば任意の厚さに成膜できる。SiO2 からなる絶縁層を成膜するには、例えば、シランやテトラエトキシシラン(TEOS)を原料とするプラズマCVD法により形成することができる。第二絶縁層21の厚みとしては、例えば孔内において2.5μmとする。
また、その際、前記貫通孔20の孔底面よりも、開口部周辺に形成される第二絶縁層21の厚さを厚く形成することが好ましい。開口部周辺の第二絶縁層21の厚さを厚くすることにより、後述する第四工程におけるプロセスが容易になる。
次に、図2(e)及び図3(f)に示すように、RIE法により、前記第二絶縁層21及び前記第一絶縁層11のうち、貫通孔20の底面を覆う部分を除去し、貫通孔20内に第一基板10側の導電部13を露出させる。なお、図3(f)は、図2(e)の要部拡大図である。
具体的には、例えば第二絶縁層21及び第一絶縁層11(SiO2)/導電部13(Al−Si−Cu)のエッチング選択比が1.5〜3.0となるように、エッチングレートや成膜厚さを調整する。
エッチバックしデバイス側の導電部13を露出させるとともに、引き続き導電部13をエッチングする。バリア金属膜12(TiN)をフルエッチングし、さらに導電部13をハ−フエッチングする。このとき、導電部13は300〜500nmエッチングすることが好ましい。
このバリア金属膜12(TiN)、導電部13(Al−Si−Cu)をエッチングする際に、副生成物としてTi−F−C(第二副生成物)、Al−F−C(第一副生成物)が生成し、貫通孔20の底面部及びその近傍に位置する内壁面部に堆積する。
なお、図3(f)中、θで表されるテーパー部22の角度[単位:°]は、特に限定されるものではないが、例えば90以上100以下の範囲が好ましい。これにより金属膜23(バリア層)/シード層24のステップカバレッジをさらに向上させることができ、貫通配線形成が容易となり、配線の信頼性も向上する。
テーパー部22をなす副生成物は、一般的な半導体材料であるシリコンよりも、柔軟な機械的性質を有するため、半導体基板と貫通配線との間において応力緩和材として機能する。したがって、応力によって半導体基板や貫通配線にクラックが発生する不具合を防止することができる。特に、貫通孔20の底面と内壁面で構成される角部は、応力が集中するため、効果的にクラックを防止することができる。
また、本発明の方法によれば、貫通孔20底部に堆積した副生成物を除去する工程をなくすと共に、孔底部のテーパー形成を追加工程なく実施することが可能であり、工程やコストの増加を抑えられる。
そして、図3(g)及び図3(h)に示すように、スパッタ法を用いて貫通孔20内に金属膜23(バリア層)を形成する。副生成物からなるテーパー部22を、直ちに金属膜23で被覆することで、水分と副生成物が反応して生ずるフッ酸の発生を抑えることができる。なお、図3(h)は、図3(g)の要部拡大図である。
次に、図4(i)に示すように、電解めっき法を用いて貫通孔20内に導電体からなる導電層25を形成する。導電体としては、電気の良導体であれば特に制限は無く、例えば電気抵抗が低い銅、アルミニウム、ニッケル、クロム、銀、錫等の他に、Au−Sn、Sn−Pb等の合金、あるいはSn基、Pb基、Au基、In基、Al基などのはんだ合金等の金属が利用できる。
封止層28は、例えば感光性ポリイミド系樹脂、エポキシ系樹脂、シリコン系樹脂(シリコーン)、ポリベンゾオキサゾール(PBO)等の感光性樹脂を、スピンコート法やラミネート法を用い、フォトリソグラフィ技術によりパターニングすることによって形成することができる。
その際、導電層25を少なくとも露出するような開口部28aを封止層28に設ける。
なお、開口部28aの直径は、露光時に用いるフォトマスクの開口径によって調整することができる。封止層28の厚みは5〜50μm程度である。
また、ラミネート法の場合、あらかじめパターニングされたシート状の樹脂をラミネートにて圧着させることも可能である。また、樹脂をスクリーン印別法にて直接、成膜及びパターニングする方法も可能である。なお、これらの場合、樹脂が感光性である必要はない。
以上のようにして、貫通配線基板1が得られる。
ここで、図5は、上述したような方法により製造された貫通配線基板の断面SEM写真を示す図である。貫通孔20の底面部及びその近傍に位置する内壁面に亘って副生成物が堆積することによりテーパー部22が形成されていることが確認される。
本発明の貫通配線基板1は、半導体基板10の一方の面10aに第一絶縁層11を介して配された、第一金属からなる導電部13と、前記半導体基板10の他方の面側から、前記導電部13を露呈するように配された貫通孔20と、少なくとも前記貫通孔20の内壁面に配された第二絶縁層21と、前記第二絶縁層21上に配され、前記導電部13と電気的に接続された導電層25と、を備える。
そして本発明の貫通配線基板1は、前記貫通孔20の底面部及びその近傍に位置する内壁面(内側面)部に亘ってテーパー部22が形成されており、該テーパー部22は、前記第一金属成分を含んでいることを特徴とする。
特に、図6に示す貫通配線基板1では、前記第一絶縁層11と前記導電部13との間に、第二金属からなるバリア金属膜12が配され、前記貫通孔20の底面部周辺に形成された前記テーパー部22は、前記第一金属成分及び前記第二金属成分を含んでいる。
特に、上述したような製造工程において、エッチングの際に、バリア金属膜12が先にエッチングされるため、第二金属成分を含む第二副生成物が先に生成し、貫通孔20の底面部及びその近傍に位置する内壁面部に先に堆積する。その後導電部13がエッチングされ、第一金属成分を含む第一副生成物が第二副生成物上に堆積する。これにより、前記テーパー部22において、前記貫通孔20の側壁に近い部分では前記第二金属成分が多く、前記貫通孔20の側壁から離れた部分では前記第一金属成分が多く含まれている。
また、上述した実施形態では、バリア金属膜12がTiNからなる場合を例に挙げて説明したが、本発明はこれに限定されるものではなく、TiW、Crから構成されていてもよい。この場合、エッチング時にエッチングガス中のFと反応して生成される副生成物は、それぞれTi−W−F−C、Cr−F−Cとなる。
Claims (3)
- 半導体基板の一方の面に、第一絶縁層を介して、Al、Cu、Al−Si合金及びAl−Si−Cu合金からなる群から選択される少なくとも1種の第一金属からなる導電部を形成する第一工程と、
前記半導体基板の他方の面側から、前記第一絶縁層が露呈するように貫通孔を形成する第二工程と、
少なくとも前記貫通孔の内壁面および底面に第二絶縁層を形成する第三工程と、
前記第二絶縁層及び前記第一絶縁層のうち、四フッ化炭素、六フッ化硫黄及びアルゴンを含む混合ガスからなるエッチングガスを用いたドライエッチング法により、前記貫通孔の底面に位置する部分を除去し、前記導電部を露呈する第四工程と、
前記第二絶縁層上に導電層を形成し、該導電層を前記導電部と電気的に接続する第五工程と、を有する貫通配線基板の製造方法であって、
前記第一工程において、前記第一絶縁層と前記導電部との間に、TiN、TiW及びCrからなる群から選択される少なくとも1種の第二金属からなるバリア金属膜を形成し、
前記第四工程において、前記第二絶縁層に引き続いて前記第一絶縁層をエッチングし、前記エッチングガスを用いて、前記第一絶縁層に引き続いて、前記バリア金属膜をエッチングし、前記バリア金属膜に引き続いて、前記導電部の一部をエッチングして、前記第二絶縁層、前記第一絶縁層及び前記バリア金属膜のうち、前記貫通孔の底面に位置する部分を除去し、前記導電部を露呈する際に、エッチングにより除去された前記第二金属成分と前記エッチングガス成分とからなる第二副生成物、エッチングにより除去された前記第一金属成分と前記エッチングガス成分とからなる第一副生成物を、前記貫通孔の底面部及びその近傍に位置する内壁面部に亘って堆積させ、前記貫通孔の下部側が厚く、前記貫通孔の上部に向かうに従って次第に薄くなるような曲線状にテーパー部を形成し、
前記第五工程において、前記貫通孔の前記底面部に対して、前記第二絶縁層上に形成された前記テーパー部上に前記導電層を形成することを特徴とする貫通配線基板の製造方法。 - 前記第一絶縁層及び前記第二絶縁層はSiO 2 、前記バリア金属膜はTiN、前記導電部はAl−Si−Cuからなり、
前記第四工程における、前記エッチングガスを用いたドライエッチングにおいて、前記第一絶縁層及び前記第二絶縁層/前記バリア金属膜/前記導電部の選択比を1.5〜3.0とすることを特徴とする請求項1に記載の貫通配線基板の製造方法。 - 前記第四工程と前記第五工程の間に、少なくとも前記副生成物を被覆するように金属膜を形成する第六工程をさらに備えること、を特徴とする請求項1または2に記載の貫通配線基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014140772A JP5873145B2 (ja) | 2014-07-08 | 2014-07-08 | 貫通配線基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014140772A JP5873145B2 (ja) | 2014-07-08 | 2014-07-08 | 貫通配線基板の製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010243873A Division JP2012099548A (ja) | 2010-10-29 | 2010-10-29 | 貫通配線基板の製造方法及び貫通配線基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014187404A JP2014187404A (ja) | 2014-10-02 |
JP5873145B2 true JP5873145B2 (ja) | 2016-03-01 |
Family
ID=51834576
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014140772A Expired - Fee Related JP5873145B2 (ja) | 2014-07-08 | 2014-07-08 | 貫通配線基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5873145B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10468334B2 (en) | 2017-03-17 | 2019-11-05 | Toshiba Memory Corporation | Semiconductor device and manufacturing method thereof |
US10763163B2 (en) | 2018-07-19 | 2020-09-01 | Samsung Electronics Co., Ltd. | Integrated circuit device and method of manufacturing the same |
US11069597B2 (en) | 2018-09-03 | 2021-07-20 | Samsung Electronics Co., Ltd. | Semiconductor chips and methods of manufacturing the same |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09199593A (ja) * | 1995-11-14 | 1997-07-31 | Ricoh Co Ltd | 半導体装置およびその製造方法 |
DE102008021568B3 (de) * | 2008-04-30 | 2010-02-04 | Advanced Micro Devices, Inc., Sunnyvale | Verfahren zum Reduzieren der Erosion einer Metalldeckschicht während einer Kontaktlochstrukturierung in Halbleiterbauelementen und Halbleiterbauelement mit einem schützenden Material zum Reduzieren der Erosion der Metalldeckschicht |
WO2009134386A1 (en) * | 2008-04-30 | 2009-11-05 | Advanced Micro Devices, Inc. | Method of reducing erosion of a metal cap layer during via patterning in semiconductor devices |
JP2009295719A (ja) * | 2008-06-04 | 2009-12-17 | Zycube:Kk | 貫通プラグ配線 |
CN102017099A (zh) * | 2008-12-17 | 2011-04-13 | 松下电器产业株式会社 | 贯通电极的形成方法及半导体装置 |
-
2014
- 2014-07-08 JP JP2014140772A patent/JP5873145B2/ja not_active Expired - Fee Related
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10468334B2 (en) | 2017-03-17 | 2019-11-05 | Toshiba Memory Corporation | Semiconductor device and manufacturing method thereof |
US10763163B2 (en) | 2018-07-19 | 2020-09-01 | Samsung Electronics Co., Ltd. | Integrated circuit device and method of manufacturing the same |
US11488860B2 (en) | 2018-07-19 | 2022-11-01 | Samsung Electronics Co., Ltd. | Integrated circuit device and method of manufacturing the same |
US11069597B2 (en) | 2018-09-03 | 2021-07-20 | Samsung Electronics Co., Ltd. | Semiconductor chips and methods of manufacturing the same |
Also Published As
Publication number | Publication date |
---|---|
JP2014187404A (ja) | 2014-10-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2012057200A1 (ja) | 貫通配線基板の製造方法及び貫通配線基板 | |
JP5259197B2 (ja) | 半導体装置及びその製造方法 | |
US10943873B2 (en) | Semiconductor device structure comprising a plurality of metal oxide fibers and method for forming the same | |
TWI460836B (zh) | 半導體晶片及其製造方法 | |
TWI437679B (zh) | 半導體裝置及其製造方法 | |
US7919406B2 (en) | Structure and method for forming pillar bump structure having sidewall protection | |
JP4492196B2 (ja) | 半導体装置の製造方法、回路基板、並びに電子機器 | |
US8232202B2 (en) | Image sensor package and fabrication method thereof | |
JP2008053568A (ja) | 半導体装置および半導体装置の製造方法 | |
US10269748B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
US9478509B2 (en) | Mechanically anchored backside C4 pad | |
US10153227B2 (en) | Method for producing semiconductor device and semiconductor device | |
JP5873145B2 (ja) | 貫通配線基板の製造方法 | |
JP2010232400A (ja) | 半導体基板と半導体基板の製造方法および半導体パッケージ | |
JP2007318143A (ja) | 半導体構造体及びその製造方法 | |
JP2008135553A (ja) | 基板積層方法及び基板が積層された半導体装置 | |
JP3945493B2 (ja) | 半導体装置及びその製造方法 | |
JP2016181555A (ja) | バンプ構造とバンプ接合構造およびバンプ製造方法 | |
US11031361B2 (en) | Semiconductor bonding structure and method of manufacturing the same | |
JP5228094B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2010135554A (ja) | 半導体装置の製造方法 | |
JP2010073889A (ja) | 半導体装置及びその製造方法 | |
JP6031746B2 (ja) | 半導体装置の製造方法、半導体装置及び電子機器 | |
KR20210104693A (ko) | 반도체 장치 | |
JP2007317860A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140708 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150227 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150303 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150501 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20151218 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160114 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5873145 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |