JP6031746B2 - 半導体装置の製造方法、半導体装置及び電子機器 - Google Patents

Description

本発明は、半導体装置の製造方法、半導体装置及び電子機器に関する。

近年、小型化、高精度化しているセンサーパッケージにおいて、配線を引きまわす際にＴＳＶ（Ｔｈｒｏｕｇｈ Ｓｉｌｉｃｏｎ Ｖｉａｓ）を応用した形態が望まれている。そして、ＴＳＶにおいては接続配線の微細化が求められており、それに伴い貫通孔が微細化する傾向にある。
ところで、半導体基板に形成された貫通孔に電解メッキ法を用いて貫通電極を形成する場合、この貫通孔の内部に拡散防止層（例えばチタンタングステン（ＴｉＷ）やチタン（Ｔｉ）を含んだ膜）やシード層を形成することは既に知られている（例えば、特許文献１を参照）。また、上記シード層は、例えば銅（Ｃｕ）や金（Ａｕ）等をスパッタすることで形成されることも既に知られている。

以下、特許文献１に記載の貫通電極の製造方法を、図５を用いて簡単に説明する。前記製造方法は、図５（ａ）に示すように、まず半導体基板１０の一方の面１０ａに第１絶縁膜２０を形成する。そして、第１絶縁膜２０上にパターニングされた配線層４０を形成する。その後、半導体基板１０の他方の面１０ｂ側から配線層４０に達する貫通孔１０ｃを形成する。次に、図５（ｂ）に示すように、貫通孔１０ｃが形成されて露出した半導体基板１０及び第１絶縁膜２０の壁面と、半導体基板１０の他方の面１０ｂ上とに第２絶縁膜５０を形成する。そして、第２絶縁膜５０と配線層４０とを覆うようにシード層３０を形成する。最後に、図５（ｃ）に示すように、電解メッキを実施して、貫通孔１０ｃの内部に貫通電極６０を形成する。この貫通電極６０は、第２絶縁膜５０及びシード層３０を介して、貫通孔１０ｃの内部にメッキを充填することで形成される。メッキを充填できる理由は、電解メッキを実施した場合、シード層３０の表面からメッキが成長するからである。

特開２００８−２１８６８９号公報

ところで、近年の半導体装置の微細化により、端子ピッチは狭くなり、それに伴い貫通孔１０ｃが微細化する傾向がある。微細化した貫通孔１０ｃに上述した貫通電極の製造方法を用いると、以下のような方法となる。
まず、図６（ａ）に示すように、微細化した貫通孔１０ｃの内部に第２絶縁膜５０を形成する。その後、シード層５０を形成する場合、例えばスパッタ法を用いると、図６（ｂ）に示すように、半導体基板１０の他方の面１０ｂ上及び貫通孔１０ｃの開口部近傍にはシード層５０は形成される。

しかしながら、配線層４０の近傍（いわゆる、ビア底）までシード層５０を形成することは困難となる場合がある。このため、電解メッキ法を用いて電極を形成した場合、ビア底近傍においては電極が形成されない場合がある。ゆえに、貫通孔１０ｃが微細化した場合には、電解メッキ法を用いて貫通孔１０ｃの内部に貫通電極６０を形成するのが困難となるといった課題がある。

そこで、本発明は、このような事情に鑑みてなされたものであって、貫通孔を微細化した場合であっても、メッキで貫通孔の内部に貫通電極を形成することができる半導体装置の製造方法、その製造方法により製造された半導体装置及びその半導体装置を用いた電子機器を提供することを目的とする。

上記課題を解決するための本発明の一態様は、半導体基板の一方の面側にシード層を形成するシード層形成工程と、前記シード層形成工程後、前記シード層上に配線層を形成する配線層形成工程と、前記配線層形成工程後、前記半導体基板の他方の面から前記シード層に達する貫通孔を形成する貫通孔形成工程と、前記貫通孔形成工程後、前記貫通孔内にメッキで貫通電極を形成する貫通電極形成工程と、前記貫通電極形成工程後、前記シード層を複数に分断する分断工程とを含むことを特徴とする半導体装置の製造方法である。

上記態様の製造方法は、シード層上に配線層を形成する工程と、半導体基板の他方の面からシード層に達する貫通孔を形成する工程とを含んでいる。つまり、半導体基板の一方の面側に予めシード層を形成し、その後、貫通孔を形成しているので、貫通孔に貫通電極をメッキで形成する際には、ビア底にあるシード層は表面が露出した状態となっている。このため、貫通孔が微細化した場合であっても、ビア底にあるシード層からメッキを成長させることができるので、貫通孔の内部をメッキで充填することができる。ゆえに、貫通孔の内部に貫通電極を形成することができ、その結果、貫通電極と配線層とを電気的に接続することができる。

また、本発明の別の態様は、前記分断工程を、ダイシングライン上で導通しているシード層をダイシングラインに沿ってダイシングすることとしても良い。
上記態様の製造方法は、ダイシングライン上で導通しているシード層をダイシングラインに沿ってダイシングする工程を含んでいる。このため、例えばエッチング等の方法を用いることなくシード層を電気的に絶縁することができるので、半導体装置の製造を容易にすることができる。

また、本発明の別の態様は、半導体基板と、前記半導体基板の一方の面側に形成されたシード層と、前記シード層上に形成された配線層と、前記半導体基板の他方の面から前記半導体基板を貫通して前記シード層に接続する貫通電極とを含むことを特徴とする半導体装置である。
上記態様の半導体装置は、シード層上に形成された配線層と、半導体基板の他方の面から半導体基板及び第１絶縁膜を貫通してシード層に接続する貫通電極とを含んでいる。このため、貫通孔が微細化した場合であっても、貫通電極と配線層とは導通をとることができる。よって、半導体装置が小型化した場合（つまり、端子ピッチが狭くなった場合）であっても、その半導体装置を動作させることができる。

また、本発明の別の態様は、上記態様の半導体装置を含むことを特徴とする電子機器である。
上記態様の電子機器は、上記態様の半導体装置を含んでいる。このため、電子機器を小型化した場合であっても、半導体装置を動作させることができる。よって、その電子機器を動作させることができる。

本発明の実施形態に係る半導体装置を示す断面図。 本発明の実施形態に係る半導体装置の製造方法を示す断面図。 配線層形成工程後の能動面側から見た平面図。 ダイシングによるシード層の分断を示す図。 従来の半導体装置の製造方法を示す断面図（その１）。 従来の半導体装置の製造方法を示す断面図（その２）。

以下、本発明の実施形態に係る半導体装置、その製造方法、半導体装置を含んだ電子機器の順に図を参照しつつ説明する。
（１）半導体装置の構成
まず、本発明の実施形態に係る半導体装置の構成について、図１を用いて説明する。図１は、本発明の実施形態に係る半導体装置の断面図である。本実施形態に係る半導体装置１００は、半導体基板１０（以下、単に「基板１０」ともいう。）を有している。基板１０としては、例えばシリコン（Ｓｉ）基板等が用いられる。また、基板１０は、一方の面１０ａ（以下、単に「表面１０ａ」ともいう。）と、一方の面１０ａの反対側にある他方の面１０ｂ（以下、単に「裏面１０ｂ」ともいう。）とを有している。

基板１０の表面１０ａ上には、第１絶縁膜２０が形成されている。第１絶縁膜２０としては、例えばシリコン酸化膜（ＳｉＯ_２膜）等が用いられる。
基板１０及び第１絶縁膜２０には、基板１０及び第１絶縁膜２０を貫通する貫通孔１０ｃが形成されている。ここで、基板１０に形成された貫通孔１０ｃの内径は、第１絶縁膜２０に形成された貫通孔１０ｃの内径よりも大きくなっている。

第１絶縁膜２０上には、貫通孔１０ｃに対応する位置に電解メッキ用シード層３０（以下、単に「シード層３０」ともいう。）が形成されている。シード層３０の材料としては、例えばＣｕやＡｕ等が用いられる。なお、図１に示すように、貫通孔１０ｃを複数形成する場合には、シード層３０をそれぞれ電気的に分断する。
シード層３０上には、配線層４０が形成されている。配線層４０の材料としては、導電材料であれば良く、例えばアルミ（Ａｌ）等が用いられる。なお、配線層４０は、実装する際にパッド電極として機能する。また、シード層３０と同様に、貫通孔１０ｃを複数形成する場合には、配線層４０をそれぞれ電気的に分断する。

貫通孔１０ｃが形成された基板１０及び第１絶縁膜２０の壁面と、基板１０の裏面１０ｂ上とには、第２絶縁膜５０が形成されている。第２絶縁膜５０としては、例えばＳｉＯ_２膜等が用いられる。
貫通孔１０ｃの内部には、第２絶縁膜５０を介して貫通電極６０が形成されている。その貫通電極６０は、基板１０の裏面１０ｂ上に形成された第２絶縁膜５０上の一部にも連続して形成される。貫通電極６０の材料としては、例えばＣｕ等が用いられる。
なお、この貫通電極６０は、シード層３０を介して配線層４０と電気的に接続される。

また、図１に示すように、貫通電極６０を複数形成する場合には、貫通電極６０をそれぞれ電気的に分断する。
また、貫通電極６０と第２絶縁膜５０との間には、貫通電極６０の材料が基板１０に拡散することを防止する目的で拡散防止層（つまり、バリア層）を形成しても良い。この拡散防止層を形成することで、貫通電極６０の材料が基板１０に拡散することで生じる電流のリーク等を防止することができる。拡散防止層としては、例えばＴｉＷやＴｉ等を含んだ膜が用いられる。

以上のように、上記態様であれば、シード層３０上に形成された配線層４０と、基板１０の裏面１０ｂ側から基板１０及び第１絶縁膜２０を貫通してシード層３０に接続する貫通電極６０とを含んでいる。このため、端子ピッチが狭い場合であっても、貫通電極６０と配線層４０との間で導通をとることができる。よって、半導体装置１００が小型化した場合であっても、その半導体装置を動作させることができる。

（２）半導体装置の製造方法
次に、半導体装置１００の製造方法について、図２を用いて説明する。図２（ａ）〜（ｈ）は、半導体装置１００の製造方法に含まれる各製造工程を示す概略断面図である。
以下、各製造工程について説明する。図２（ａ）は第１絶縁膜形成工程、シード層形成工程及び配線層形成工程を示す断面図である。そして、図３は、配線層形成工程後の能動面側から見た平面図である。

（２．１）第１絶縁膜形成工程
まず、基板１０の表面１０ａ上に第１絶縁膜２０を形成する第１絶縁膜形成工程を実施する。第１絶縁膜２０の形成は、例えば基板１０の表面１０ａを酸化する等の通常の半導体プロセスを用いて形成する。本実施形態では、通常の半導体プロセスを用いて、基板１０の表面１０ａ上に例えばＳｉＯ_２膜を形成し、それを第１絶縁膜２０とする。

（２．２）シード層形成工程
次に、第１絶縁膜２０上にシード層３０を形成するシード層形成工程を実施する。本実施形態では、例えばＣｕやＡｕのスパッタや化学気相成長（ＣＶＤ：Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）により、第１絶縁膜２０上にＣｕ層やＡｕ層を形成し、それをシード層３０とする。なお、シード層３０は、後述する貫通電極６０形成後に電気的に分断される。このため、図３に示すように、シード層３０を分断しやすいように、予めパターニングして第１絶縁膜２０上に形成することが望ましい。ただし、後工程にてシード層３０の分断が可能であれば、第１絶縁膜２０上の全面にシード層３０を形成（いわゆる、全面ベタ形成）しても良い。なお、図３において破線で示された箇所は、貫通電極６０が形成される位置６０ａ（つまり、貫通孔１０ｃが形成される位置）を示している。

（２．３）配線層形成工程
次に、シード層３０上に配線層４０を形成する配線層形成工程を実施する。本実施形態では、例えばＡｌ等を用いて配線層４０を形成する。配線層４０を形成する際、通常の半導体プロセスを用いることができる。なお、配線層４０は、シード層３０を介して、後述する貫通電極形成工程で形成する貫通電極６０と電気的に接続されている。

（２．４）貫通孔形成工程
次に、基板１０及び第１絶縁膜２０に貫通孔１０ｃを形成する貫通孔形成工程を実施する。貫通孔形成工程では、図２（ｂ）に示すように、基板１０の裏面１０ｂ側にドライエッチング用マスク２００（以下、単に「マスク２００」ともいう。）をフォトレジストにより形成する。マスク２００には、貫通孔１０ｃの平面断面形状に対応する開口部２００ａが設けられている。そして、開口部２００ａから（つまり、裏面１０ｂ側から）基板１０及び第１絶縁膜２０をドライエッチングすることにより、基板１０及び第１絶縁膜２０を貫通してシード層３０に達する貫通孔１０ｃを形成する（図２（ｃ）を参照）。
なお、本実施形態において、基板１０の開口径（つまり、貫通孔１０ｃの内径）は１０μｍ〜３０μｍ程度である。

また、このドライエッチングに使用するガスとしては、基板１０がＳｉ基板であり、第１絶縁膜２０がＳｉＯ_２膜である場合には、例えばＳＦ_６とＯ_２との混合ガス（ＳＦ_６＋Ｏ_２）やＣ_４Ｆ_８とＯ_２との混合ガス（Ｃ_４Ｆ_８＋Ｏ_２）等を用いることができる。
また、一種類のガスで基板１０と第１絶縁膜２０とをドライエッチングする場合には、基板１０と第１絶縁膜２０とのエッチングレートの違いにより、基板１０に形成された貫通孔１０ｃの内径は、第１絶縁膜２０に形成された貫通孔１０ｃの内径よりも大きくなる（図２（ｃ）を参照）。

（２．５）第２絶縁膜形成工程
次に、貫通孔１０ｃの内部に第２絶縁膜を形成する第２絶縁膜形成工程を実施する。第２絶縁膜形成工程では、図２（ｄ）に示すように、貫通孔１０ｃの形成により露出した基板１０の壁面及び第１絶縁膜２０の壁面と、基板１０の裏面１０ｂとに第２絶縁膜５０を形成する。つまり、シード層３０上に第２絶縁膜５０は形成されておらず、第２絶縁膜５０は貫通孔１０ｃの内部で露出した状態となっている。本実施形態では、例えばＣＶＤ法によりＳｉＯ_２膜を形成し、そのＳｉＯ_２膜を第２絶縁膜５０としている。なお、図２（ｃ）に示すように、第２絶縁膜形成工程を実施する前に、貫通孔形成工程で形成されたマスク２００は除去される。
第２絶縁膜形成工程を実施することで、貫通孔形成工程において露出させたシード層３０が第２絶縁膜５０で再度覆われる場合もあるが、この場合には、貫通孔形成工程で用いたドライエッチングを再度実施することで、第２絶縁膜５０で覆われたシード層３０の表面を露出させることができる。

（２．６）貫通電極形成工程
次に、貫通孔１０ｃの内部に、第２絶縁膜５０を介して貫通電極６０を形成する貫通電極形成工程を実施する。貫通電極形成工程では、図２（ｅ）に示すように、基板１０の裏面１０ｂ側に形成された第２絶縁膜５０上に電解メッキ用マスク３００（以下、単に「マスク３００」ともいう。）をフォトレジストにより形成する。この際、マスク３００で貫通孔１０ｃの開口部を塞がないようにマスク３００を形成する。マスク３００には、貫通孔１０ｃの内径よりも大きな径を有する開口部３００ａが設けられている。

次に、電解メッキにより、貫通孔１０ｃの内部に貫通電極６０を形成する。シード層３０を例えばＣｕ層で形成した場合、電解メッキすると、露出したＣｕ層の表面からＣｕメッキが成長する。その結果、貫通孔１０ｃの内部はＣｕメッキで充填され、この充填されたＣｕメッキが貫通電極６０となる。
なお、メッキ時間は、メッキが貫通孔１０ｃの内部を充填し、さらに裏面１０ｂ側に１０μｍ〜２０μｍ程度成長するまでとする。その後、電解メッキ用マスク３００を除去して、裏面端子６０ｂを含んだ貫通電極６０を形成する（図２（ｆ）を参照）。

（２．７）分断工程
次に、シード層３０を電気的に分断する分断工程を実施する。分断工程では、図２（ｇ）に示すように、シード層３０及び配線層４０を覆うようにウェットエッチング用マスク４００（以下、単に「マスク４００」ともいう。）をフォトレジストにより形成する。次に、例えば過硫酸アンモニウム水溶液または過硫酸ナトリウム水溶液等でシード層３０をウェットエッチングする。これにより、マスク４００で覆われた部分以外のシード層３０はエッチングされる。こうして、シード層３０を電気的に分断する。
最後に、マスク４００を除去して、図２（ｈ）に示すように、貫通孔１０ｃの内部に貫通電極６０が形成された半導体装置１００が完成する。

以上のように、上記態様では、貫通孔１０ｃは基板１０の裏面１０ｂ側からシード層３０に達するようにして形成されている。このため、貫通孔１０ｃを微細化した場合であっても、ビア底においてシード層３０を露出させることができる。その結果、電解メッキをした場合には、ビア底にあるシード層３０の表面からメッキを成長させることができ、貫通孔１０ｃの内部にメッキを充填することができる。その結果、貫通孔１０ｃの内部に貫通電極６０を形成することができる。ゆえに、微細ピッチ、微細な径に対応した導通電極の形状が可能となり、半導体装置の高精細化、小型化が可能となる。

また、その他の作用・効果としては、高アスペクト比対応が可能であるので、薄膜化するリスクを回避することもできる。
なお、本実施形態では、シード層５０の分断方法として、ウェットエッチングによる分断方法について説明したが、これに限定されるものではない。ウェットエッチングに代えて、例えばレーザーを用いて選択的にシード層５０を分断しても良いし、ダイシング等を用いて個片化する際にシード層５０を分断しても良い。

そこで、以下、ダイシングによるシード層５０の分断について説明する。図４は、ダイシングによるシード層５０の分断工程を示す図である。図４（ａ）と（ｂ）は、ダイシング前のシード層５０とダイシング後のシード層５０をそれぞれ示している。
図４（ａ）に示すように、ダイシング前、シード層５０はダイシングライン５００上で電気的に接続されている。そして、このダイシングライン５００に沿って、ダイシングすることで、図４（ｂ）に示すように、シード層３０は電気的に分断される。
上記態様であれば、ダイシングライン５００上で導通しているシード層５０をダイシングライン５００に沿ってダイシングするので、例えばウェットエッチング等の方法を用いることなくシード層５０を電気的に絶縁することができる。よって、半導体装置１００の製造を容易にすることができる。

また、本実施形態では、第２絶縁膜としてＳｉＯ_２膜を形成することについて説明したが、これに限定されるものではない。第２絶縁膜は、絶縁性が確保できるものであれば良く、無機材料、有機材料を問わない。
また、本実施形態では、第２絶縁膜形成工程後に貫通電極形成工程を実施することについて説明したが、これに限定されるものではない。例えば、第２絶縁膜形成工程後に、貫通電極６０の材料が基板１０に拡散することを防止する拡散防止層を形成する拡散防止層形成工程を実施しても良い。この拡散防止層を形成することで、貫通電極６０の材料が基板１０に拡散することで生じる電流のリーク等を防止することができる。拡散防止層としては、例えばＴｉＷやＴｉ等を含んだ膜が用いられる。

（３）電子機器
本実施形態に係る電子機器は、上記態様の半導体装置１００を含んだものである。このため、電子機器を小型化した場合であっても、半導体装置１００を動作させることができる。よって、その電子機器を動作させることができる。
なお、上記態様の製造方法、上記態様の半導体装置及び上記態様の電子機器は、例えばＣＭＯＳやＣＣＤ等の各種センサー及びその製造方法への適用が可能である。

１０ 半導体基板、１０ａ 表面、１０ｂ 裏面、１０ｃ 貫通孔、２０ 第１絶縁膜、３０ シード層、４０ 配線層、５０ 第２絶縁膜、６０ 貫通電極、６０ａ 貫通電極が形成される位置、６０ｂ 裏面端子、１００ 半導体装置、２００ マスク、２００ａ 開口部、３００ マスク、３００ａ 開口部、４００ マスク、５００ ダイシングライン

Claims (5)

1. 半導体基板の一方の面側にシード層を形成するシード層形成工程と、
   前記シード層形成工程後、前記シード層上に配線層を形成する配線層形成工程と、
   前記配線層形成工程後、前記半導体基板の他方の面から前記シード層に達する貫通孔を形成する貫通孔形成工程と、
   前記貫通孔に絶縁膜を形成する工程と、
   前記絶縁膜形成工程後、前記絶縁膜にメッキで貫通電極を形成する貫通電極形成工程と、
   前記貫通電極形成工程後、前記シード層を複数に分断する分断工程と、
   を含むことを特徴とする半導体装置の製造方法。
2. 前記分断工程は、ダイシングライン上で導通しているシード層をダイシングラインに沿ってダイシングすることを特徴とする請求項１に記載の半導体装置の製造方法。
3. 半導体基板と、
   前記半導体基板の一方の面側に形成されたシード層と、
   前記シード層上に形成された配線層と、
   前記半導体基板の他方の面から前記半導体基板を貫通して前記シード層に接続された貫通電極と、
   前記貫通電極と前記シード層との間に設けられた絶縁膜と、
   を含むことを特徴とする半導体装置。
4. 請求項３に記載の半導体装置において、
   前記貫通電極は、前記シード層と前記絶縁膜とで囲まれた溝内にメッキによって形成されたことを特徴とする半導体装置。
5. 請求項３または請求項４に記載の半導体装置を含むことを特徴とする電子機器。

Images