JP4900508B2 - 貫通電極基板及びその製造方法 - Google Patents
貫通電極基板及びその製造方法 Download PDFInfo
- Publication number
- JP4900508B2 JP4900508B2 JP2010248721A JP2010248721A JP4900508B2 JP 4900508 B2 JP4900508 B2 JP 4900508B2 JP 2010248721 A JP2010248721 A JP 2010248721A JP 2010248721 A JP2010248721 A JP 2010248721A JP 4900508 B2 JP4900508 B2 JP 4900508B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- substrate
- hole
- layer
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
- H05K2203/1178—Means for venting or for letting gases escape
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
以下、図面を参照して、本発明の第1の実施の形態を詳細に説明する。
第1の実施の形態に係る貫通電極基板100の構成について、図1及び図2を参照して説明する。図1は、貫通電極基板100を上面から見た平面図である。図2は、図1のA−A線から見た断面図である。図1及び図2において、図18に示した貫通電極基板10と同一の構成部分には同一符号を付している。図1及び図2に示す貫通電極基板100には、絶縁層13と貫通電極14が形成されたシリコン基板11の上下面の面上に樹脂層101と配線層15が形成されている。樹脂層101は、ポリイミド等の樹脂材料により形成されている。要はガス放出機能を有する絶縁層であればよい。この樹脂層101は、上述した貫通電極14内から放出されるガスを外部に放出させるために設けている。すなわち、第1の実施の形態では、樹脂層101を気体放出部として設けている。また、樹脂層101は、シリコン酸化膜やシリコン窒化膜等の無機絶縁層でも良い。この場合、ガス放出後に無機絶縁層で蓋をする。そうする事で、ガス放出状態を維持する。
次に、貫通電極基板100を製造する工程について、図3及び図4を参照して説明する。図3(A)〜(E)は、シリコン基板11に貫通電極を形成する工程を順に示す図である。なお、図3(A)〜(E)では、説明を簡略化するため、シリコン基板11に形成される一つの貫通電極14のみを示している。実際のシリコン基板11には、仕様等に応じて所望の孔径(例えば、10μm〜100μm)の複数の貫通電極が所望の間隔で複数形成される。
まず、図3(A)において、シリコン基板11の一方の面に、RIE、DeepRIE、光エッチング、ウェットエッチング等の方法を用いて貫通しない孔(図示せず)を形成する。次いで、シリコン基板11の他方の面、すなわち、孔を形成した面とは反対の面から研削等の方法でシリコン基板11を後退(薄化)させて孔を貫通させて貫通孔12を形成する。なお、貫通孔12の形成方法は、この形成方法に限定されるものではなく、例えば、シリコン基板11の一方の面からRIE、DeepRIE、光エッチング、ウェットエッチング等の方法を用いて孔を貫通させて形成するようにしてもよい。
次に、図3(B)において、シリコン基板11の上面と下面、及び貫通孔12の内壁に絶縁層13を形成する。絶縁層13は、例えば、二酸化シリコン(SiO2)、窒化シリコン(SiN)、炭化シリコン(SiC)等の無機絶縁材料からなる。この絶縁層13は、LPCVD法、プラズマCVD法、スパッタ法等を用いて形成される。絶縁層13は、二酸化シリコン(SiO2)により形成する場合、熱酸化法や陽極酸化法により形成することも可能である。絶縁層13は、単層として形成してもよく、2層以上の積層構造としてもよい。
次に、図3(C)において、絶縁層13を形成したシリコン基板11に対して、スパッタ法等を用いて下面側にシード層121を形成する。なお、シード層121は、材料としてチタン(Ti)等を用いて一層に形成してもよいし、チタン(Ti)と銅(Cu)を用いて2層に形成してもよい。シード層121を2層に形成する場合は、銅(Cu)の層を後述する貫通電極14と接触する層として形成することが好ましい。
次に、図3(D)において、電解メッキによってシリコン基板11のシード層121を給電層として貫通孔12内部に導電材(銅(Cu)又は銅合金等)を充填して、導通部122を形成する。この場合、図3(D)に示すように、導通部122は、シード層121を形成した面にも形成される。銅(Cu)又は銅合金の充填には、スパッタ法、無電解メッキ法、溶融金属吸引法、印刷法、CVD法等も使用することができる。
次に、図3(E)において、シリコン基板11のシード層121及び導通部122が形成された面をCMP法等を用いてエッチングして、不要な導通部122とシード層121の一部を除去して、貫通電極14の形成は完了する。
次に、図4(A)において、貫通電極14を形成したシリコン基板11の上下面に対して、感光性ポリイミド等の絶縁性樹脂を、フォトリソグラフィーを用いて図1及び図2に示したように貫通電極14の周囲にパターンニングし、熱キュア(200℃以上)を行って、樹脂層101を形成する。この場合、樹脂層101は、絶縁層13の形成部分と貫通電極14の形成部分の境界部分の一部を覆うように形成することが重要である。すなわち、上述したアニール工程(熱キュア)において貫通電極14内から放出されるガスは、後述するめっきレジスト123を有機溶剤を用いたケミカル処理により除去した後に、絶縁層13と貫通電極14の境界部分に形成される僅かな隙間から放出されることが判明したためである。この点については、更に後述する。なお、樹脂層101は、酸化膜や窒化膜等の無機絶材料で形成しても良く、要はガス放出機能を有する絶縁層であればよい。なお、樹脂層101として、非感光性ポリイミドを用いても良い。
次に、図4(B)において、樹脂層101が形成された面に対して、スパッタ法を用いてシード層123を形成する。シード層123上にフォトリソグラフィーを用いてめっきレジスト124を形成する。なお、シード層123は、シード材料としてチタンTi等を用いて一層に形成してもよいし、チタン(Ti)と銅(Cu)を用いて2層に形成してもよい。
次に、図4(C)において、電解メッキによってシード層123を給電層として配線や電極パッドになる配線層15を形成する。配線層15は、材料として銅(Cu)、金(Au)、多層めっき(Cu/Ni/Au)又は銅合金等を用いて形成してもよい。次いで、シリコン基板11の配線層15が形成された面は、めっきレジスト124はケミカル処理で除去し、シード層はケミカルエッチングで除去して、貫通電極基板100の形成は完了する。なお、図4(C)では、樹脂層101の外周部を除去したように示しているが、樹脂層101の外周部は除去しなくてもよい。要は、樹脂層101の内周部が貫通電極14と接触してガス放出機能を発揮することが重要であり、樹脂層101の外周部の形状は限定されるものではない。
上述の製造方法により形成された貫通電極基板100では、上述したように貫通電極14として充填した銅(Cu)等の金属材料及びシリコン基板11に残存したガス(水分(H2O)や水素(H2)等)がアニール工程で放出されることを確認した。図5は、加熱温度を上昇させて貫通電極14から放出される水分(H2O)と水素(H2)の各放出量(ng/cm2)を測定した結果を示す図である。図5では、加熱温度を250℃、300℃、400℃として、各加熱温度における水分(H2O)(図中の菱形プロット)と水素(H2)(図中の四角プロット)の放出量が増加していることが判明した。なお、加熱温度が250℃の場合、水分(H2O)と水素(H2)はほとんど放出されていないが、上述の図20及び図23に示したように、貫通電極14として充填された銅(Cu)等に伸縮が発生し、電極パッドの膨れ(剥がれ)が発生することを確認した。また、加熱温度を300℃、400℃とした場合、水分(H2O)と水素(H2)の放出量は増加する。
本第1の実施の形態に係る貫通電極基板100は、シリコン基板11の面上に露出する絶縁層13の一部と貫通電極14の一部との境界部分を覆うように(貫通電極14がシリコン基板11の面上に露出する面積よりも小さい面積を覆うように)樹脂層101を形成した。また、樹脂層101は、貫通電極14の内部から放出されるガス(水分(H2O)や水素(H2)等)の分子より分子構造が大きいため、そのガスを外部に放出させることが可能である。すなわち、図7に示すように、アニール工程において、貫通電極14の内部から放出されるガス(水分(H2O)や水素(H2)等)は、樹脂層101を通って外部に放出される。なお、樹脂層101がシリコン基板11の面上に露出する貫通電極14と接触する面積は、貫通電極14の露出面積全体に対して、例えば、20〜80%程度であれば良い。また、樹脂層101の厚みは、1〜20μm程度であれば良く、好ましくは、3〜8μm程度であれば良い。これら樹脂層101の接触面積と厚みの各値は、特に限定するものではなく、上述のガス放出効果を発揮する程度の値であれば良い。
以下、図面を参照して、本発明の第2の実施の形態を詳細に説明する。
第2の実施の形態に係る貫通電極基板200の構成について、図10及び図11を参照して説明する。図10は、貫通電極基板200を上面から見た平面図である。図11は、図10のB−B線から見た断面図である。図10及び図11において、図18に示した貫通電極基板10と同一の構成部分には同一符号を付している。図10及び図11に示す貫通電極基板200には、絶縁層13と貫通電極14が形成されたシリコン基板11の面上に導電層201と複数のガス放出孔202が形成されている。ガス放出孔202は、シリコン基板11の面上に露出する絶縁層13と貫通電極14の境界部分の一部が露出するように形成されている。なお、ガス放出孔202は、図10に示す形状や数に限るものではなく、シリコン基板11の面上に露出する絶縁層13と貫通電極14の境界部分の一部を露出するものであれば良い。すなわち、第2の実施の形態では、ガス放出孔202を気体放出部として設けている。
次に、貫通電極基板200を製造する工程について、図12を参照して説明する。図12(A),(B)は、絶縁層13と貫通電極14が形成されたシリコン基板11に導電層201と複数のガス放出孔202を形成する工程を順に示す図である。なお、図12(A),(B)では、説明を簡略化するため、シリコン基板11に形成される一つの貫通電極14のみを示している。実際のシリコン基板11には、仕様等に応じて所望の孔径(例えば、10μm〜100μm)の複数の貫通電極が所望の間隔で複数形成される。なお、シリコン基板11に絶縁層13と貫通電極14を形成する工程は、第1の実施の形態において図3(A)〜(E)で説明した工程と同様であるため、その説明は省略する。
図12(A)において、絶縁層13と貫通電極14が形成されたシリコン基板11の上下面全体に対して、銅(Cu)、金(Au)、多層めっき(Cu/Ni/Au)又は銅合金等を用いて配線や電極パッドになる導電層201を形成する。
次いで、図12(B)において、絶縁層13の一部と貫通電極14の一部の境界部分が露出するように、導電層201に対して複数のガス放出孔202を形成する。
本第2の実施の形態に係る貫通電極基板200は、シリコン基板11の面上に露出する絶縁層13と貫通電極14の境界部分の一部を露出ように(貫通電極14がシリコン基板11の面上に露出する面積よりも小さい面積で露出するように)複数のガス放出孔202を形成した。このガス放出孔202は、貫通電極14の内部から放出されるガス(水分(H2O)や水素(H2)等)を外部に放出させることが可能である。すなわち、図7に示したように、アニール工程において、貫通電極14の内部から放出されるガス(水分(H2O)や水素(H2)等)は、ガス放出孔202から外部に放出される。
以下、図面を参照して、本発明の第3の実施の形態を詳細に説明する。
第3の実施の形態に係る貫通電極基板300の構成について、図14及び図15を参照して説明する。図14は、貫通電極基板300を上面から見た平面図である。図15は、図14のC−C線から見た断面図である。図14及び図15において、図18に示した貫通電極基板10と同一の構成部分には同一符号を付している。図14及び図15に示す貫通電極基板300には、絶縁層13と貫通電極14が形成されたシリコン基板11の面上に配線層(導電層)301と複数のガス放出孔302が形成されている。ガス放出孔302は、シリコン基板11の面上に露出する絶縁層13と貫通電極14の境界部分の一部が露出するように形成されている。なお、ガス放出孔302は、図15に示す形状や数に限るものではなく、シリコン基板11の面上に露出する絶縁層13と貫通電極14の境界部分の一部を露出するものであれば良い。すなわち、第3の実施の形態では、ガス放出孔302を気体放出部として設けている。
次に、貫通電極基板300を製造する工程について、図16を参照して説明する。図16(A),(B)は、絶縁層13と貫通電極14が形成されたシリコン基板11に配線層(導電層)301と複数のガス放出孔302を形成する工程を順に示す図である。なお、図16(A),(B)では、説明を簡略化するため、シリコン基板11に形成される一つの貫通電極14のみを示している。実際のシリコン基板11には、仕様等に応じて所望の孔径(例えば、10μm〜100μm)の複数の貫通電極が所望の間隔で複数形成される。なお、シリコン基板11に絶縁層13と貫通電極14を形成する工程は、第1の実施の形態において図3(A)〜(E)で説明した工程と同様であるため、その説明は省略する。
次に、図16(A)において、配線層301が形成されるシリコン基板11の上下面に対して、スパッタ法を用いてシード層311を形成する。シード層311上にフォトリソグラフィーを用いてめっきレジスト312を形成し、電解メッキによってシード層311を給電層として配線層301となる導電層313を形成する。なお、シード層311は、シード材料としてチタンTi等を用いて一層に形成してもよいし、チタン(Ti)と銅(Cu)を用いて2層に形成してもよい。
次に、図16(B)において、シリコン基板11の導電層313が形成された上下面をめっきレジスト312はケミカル処理で除去し、シード層311はケミカルエッチングで除去し、導電層312の一部を除去して配線層301を形成し、貫通電極基板100の形成は完了する。
本第3の実施の形態に係る貫通電極基板300は、シリコン基板11の面上に露出する絶縁層13と貫通電極14の境界部分の一部を露出ように(貫通電極14がシリコン基板11の面上に露出する面積よりも小さい面積で露出するように)複数のガス放出孔302を形成した。このガス放出孔302は、貫通電極14の内部から放出されるガス(水分(H2O)や水素(H2)等)を外部に放出させることが可能である。すなわち、図7に示したように、アニール工程において、貫通電極14の内部から放出されるガス(水分(H2O)や水素(H2)等)は、ガス放出孔302から外部に放出される。
以下、図面を参照して、本発明の第4の実施の形態を詳細に説明する。
第4の実施の形態に係る貫通電極基板400の構成について、図25及び図26を参照して説明する。図25は、貫通電極基板400を上面から見た平面図である。図26は、図25のD−D線から見た断面図である。図25及び図26において、図18に示した貫通電極基板10と同一の構成部分には同一符号を付している。図25及び図26に示す貫通電極基板400には、シリコン基板11の上面と下面、及び貫通孔12の内壁に樹脂層401が形成されている。樹脂層401は、ポリイミド等の樹脂材料により形成されている。要はガス放出機能を有する絶縁層であればよい。この樹脂層401は、上述した貫通電極14内から放出されるガスを外部に放出させるために設けている。すなわち、第4の実施の形態では、樹脂層401を絶縁層及び気体放出部として設けている。また、樹脂層401は、シリコン酸化膜やシリコン窒化膜等の無機絶縁層でも良い。この場合、ガス放出後に無機絶縁層で蓋をする。そうする事で、ガス放出状態を維持する。
次に、貫通電極基板100を製造する工程について、図27を参照して説明する。図27(A)〜(E)は、シリコン基板11に貫通電極を形成する工程を順に示す図である。なお、図27(A)〜(E)では、説明を簡略化するため、シリコン基板11に形成される一つの貫通電極14のみを示している。実際のシリコン基板11には、仕様等に応じて所望の孔径(例えば、10μm〜100μm)の複数の貫通電極が所望の間隔で複数形成される。
まず、図27(A)において、シリコン基板11の一方の面に、RIE、DeepRIE、光エッチング、ウェットエッチング等の方法を用いて貫通しない孔(図示せず)を形成する。次いで、シリコン基板11の他方の面、すなわち、孔を形成した面とは反対の面から研削等の方法でシリコン基板11を後退(薄化)させて孔を貫通させて貫通孔12を形成する。なお、貫通孔12の形成方法は、この形成方法に限定されるものではなく、例えば、シリコン基板11の一方の面からRIE、DeepRIE、光エッチング、ウェットエッチング等の方法を用いて孔を貫通させて形成するようにしてもよい。
次に、図27(B)において、シリコン基板11の上面と下面、及び貫通孔12の内壁に絶縁層として樹脂層401を形成する。この樹脂層401は、スプレーコート法等を用いて形成される。樹脂層401は、例えば、エポキシ樹脂、ポリイミド樹脂、ベンゾシクロブテン樹脂、ポリアミド、フェノール樹脂、シリコン樹脂、フッ素樹脂、液晶ポリマー、ポリアミドイミド、ポリベンゾオキサゾール、シアネート樹脂、アラミド、ポリオレフィン、ポリエステル、BTレジン、ポリアセタール、ポリブチレンテレフタレート、シンジオタクチック・ポリスチレン、ポリフェニレンサルファイド、ポリエーテルエーテルケトン、ポリエーテルニトリル、ポリカーボネート、ポリフェニレンエーテルポリサルホン、ポリエーテルスルホン、ポリアリレート、ポリエーテルイミド等を1種または2種以上を含むもの用いることができる。また、樹脂層401には、ガラス、タルク、マイカ、シリカ、アルミナ等、無機フィラーを併用してもよい。
次に、図27(C)において、樹脂層401を形成したシリコン基板11に対して、スパッタ法等を用いて下面側にシード層121を形成する。なお、シード層121は、材料としてチタン(Ti)等を用いて一層に形成してもよいし、チタン(Ti)と銅(Cu)を用いて2層に形成してもよい。シード層121を2層に形成する場合は、銅(Cu)の層を後述する貫通電極14と接触する層として形成することが好ましい。
次に、図27(D)において、電解メッキによってシリコン基板11のシード層121を給電層として貫通孔12内部に導電材(銅(Cu)又は銅合金等)を充填して、導通部122を形成する。この場合、図27(D)に示すように、導通部122は、シード層121を形成した面にも形成される。銅(Cu)又は銅合金の充填には、スパッタ法、無電解メッキ法、溶融金属吸引法、印刷法、CVD法等も使用することができる。
次に、図27(E)において、シリコン基板11のシード層121及び導通部122が形成された面をCMP法等を用いてエッチングして、不要な導通部122とシード層121の一部を除去して、貫通電極14の形成は完了する。
次に、図28(A)において、樹脂層401が形成された面に対して、スパッタ法を用いてシード層402を形成する。次に、図28(B)において、シード層402上にフォトリソグラフィーを用いてめっきレジスト403を形成する。なお、シード層402は、シード材料としてチタンTi等を用いて一層に形成してもよいし、チタン(Ti)と銅(Cu)を用いて2層に形成してもよい。
次に、図28(C)において、電解メッキによってシード層402を給電層として配線や電極パッドになる配線層404を形成する。配線層404は、材料として銅(Cu)、金(Au)、多層めっき(Cu/Ni/Au)又は銅合金等を用いて形成してもよい。次いで、シリコン基板11の配線層404が形成された面は、めっきレジスト403をケミカル処理で除去し、シード層402はケミカルエッチングで除去して、貫通電極基板400の形成は完了する。
本第4の実施の形態に係る貫通電極基板400は、シリコン基板11の上面と下面、及び貫通孔12の内壁に樹脂層401を形成した。また、樹脂層401は、貫通電極14の内部から放出されるガス(水分(H2O)や水素(H2)等)の分子より分子構造が大きいため、そのガスを外部に放出させることが可能である。すなわち、図29に示すたように、アニール工程において、貫通電極14の内部から放出されるガス(水分(H2O)や水素(H2)等)は、樹脂層401を通って外部に放出される。その結果、上述の図21及び図22に示したような電極パッドの吹き飛び現象や膨れ(剥がれ)現象の発生を防止することが可能になった。
本第5の実施の形態では、上記第1〜第4の実施の形態に示した貫通電極基板100〜400をインターポーザとして用いた電子回路基板の例を説明する。
Claims (8)
- 貫通孔が配置された半導体基板と、
前記貫通孔の内壁及び前記半導体基板の少なくとも一方の面上に配置され、絶縁材料からなる絶縁層と、
前記絶縁層が配置された前記貫通孔内に配置され、前記半導体基板の少なくとも一方の面上に露出し、且つ、金属材料からなる貫通電極と、
前記貫通電極に接触し、前記貫通電極と前記絶縁層との境界部分を含む前記一方の面の一部を覆い且つ前記貫通電極が前記半導体基板の面上に露出する面積よりも小さい面積を覆うように配置され、前記貫通電極の内部から放出される気体を外部に放出させる絶縁性樹脂からなる気体放出部と、
を備えることを特徴とする貫通電極基板。 - 前記貫通電極の配置位置に対応して前記半導体基板の少なくとも一方の面上に配置され、前記貫通電極と電気的に接続される電極パッドを備えることを特徴とする請求項1記載の貫通電極基板。
- 前記貫通電極の配置位置に対応して前記半導体基板の少なくとも一方の面上に配置され、前記貫通電極と電気的に接続される配線層を備えることを特徴とする請求項1記載の貫通電極基板。
- 半導体基板の厚さ方向に貫通する貫通孔を形成し、
前記貫通孔の内壁及び前記半導体基板の少なくとも一方の面上に絶縁材料による絶縁層を形成し、
前記貫通孔内に金属材料による貫通電極を形成し、
前記半導体基板の少なくとも一方の面上に露出する前記貫通電極に接触し、前記貫通電極と前記絶縁層との境界部分を含む前記一方の面の一部を覆い且つ前記貫通電極が前記半導体基板の面上に露出する面積よりも小さい面積を覆う前記貫通電極の内部から放出される気体を外部に放出させる絶縁性樹脂からなる気体放出部を形成することを特徴とする貫通電極基板の製造方法。 - 半導体基板の一方の面に一方が開口する孔を形成し、
前記半導体基板の前記孔が形成されていない他方の面から薄化し、前記孔の他方を開口させて貫通孔を形成し、
前記貫通孔の内壁及び前記半導体基板の少なくとも一方の面上に絶縁材料による絶縁層を形成し、
前記貫通孔内に金属材料による貫通電極を形成し、
前記半導体基板の少なくとも一方の面上に露出する前記貫通電極に接触し、前記貫通電極と前記絶縁層との境界部分を含む前記一方の面の一部を覆い且つ前記貫通電極が前記半導体基板の面上に露出する面積よりも小さい面積を覆う前記貫通電極の内部から放出される気体を外部に放出させる絶縁性樹脂からなる気体放出部を形成することを特徴とする貫通電極基板の製造方法。 - 前記貫通電極の形成位置に対応する前記半導体基板の面上に前記貫通電極と電気的に接続される電極パッドを形成することを特徴とする請求項4又は5に記載の貫通電極基板の製造方法。
- 前記貫通電極が露出する前記半導体基板の面上に前記貫通電極と電気的に接続される配線層を形成することを特徴とする請求項4又は5に記載の貫通電極基板の製造方法。
- 請求項1乃至3の何れか一項に記載の貫通電極基板を用いて電子部品を実装したことを特徴とする電子機器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010248721A JP4900508B2 (ja) | 2008-12-26 | 2010-11-05 | 貫通電極基板及びその製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008332243 | 2008-12-26 | ||
| JP2008332243 | 2008-12-26 | ||
| JP2010248721A JP4900508B2 (ja) | 2008-12-26 | 2010-11-05 | 貫通電極基板及びその製造方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009233412A Division JP5471268B2 (ja) | 2008-12-26 | 2009-10-07 | 貫通電極基板及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2011082531A JP2011082531A (ja) | 2011-04-21 |
| JP4900508B2 true JP4900508B2 (ja) | 2012-03-21 |
Family
ID=44076207
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010248721A Active JP4900508B2 (ja) | 2008-12-26 | 2010-11-05 | 貫通電極基板及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4900508B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6031746B2 (ja) * | 2011-11-01 | 2016-11-24 | セイコーエプソン株式会社 | 半導体装置の製造方法、半導体装置及び電子機器 |
| JP5846185B2 (ja) | 2013-11-21 | 2016-01-20 | 大日本印刷株式会社 | 貫通電極基板及び貫通電極基板を用いた半導体装置 |
| JP7327535B2 (ja) * | 2020-02-25 | 2023-08-16 | 大日本印刷株式会社 | 貫通電極基板 |
| KR102498038B1 (ko) * | 2021-01-29 | 2023-02-10 | (주)포인트엔지니어링 | 전기 전도성 접촉핀 및 이의 제조방법 및 전기 전도성 접촉핀 모듈 |
| CN113825305A (zh) * | 2021-09-30 | 2021-12-21 | 乐健科技(珠海)有限公司 | 金属基双面电路板及其制备方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0810738B2 (ja) * | 1993-08-30 | 1996-01-31 | 株式会社日立製作所 | 半導体装置及びその製造方法 |
| JP2002343925A (ja) * | 2001-05-18 | 2002-11-29 | Dainippon Printing Co Ltd | マルチチップモジュールの製造方法 |
| US7728439B2 (en) * | 2002-11-21 | 2010-06-01 | Nec Corporation | Semiconductor device, wiring substrate, and method for manufacturing wiring substrate |
| JP2005317704A (ja) * | 2004-04-28 | 2005-11-10 | Nec Corp | 半導体装置、配線基板および配線基板製造方法 |
| JP4353861B2 (ja) * | 2004-06-30 | 2009-10-28 | Necエレクトロニクス株式会社 | 半導体装置 |
| JP4507101B2 (ja) * | 2005-06-30 | 2010-07-21 | エルピーダメモリ株式会社 | 半導体記憶装置及びその製造方法 |
| JP4716819B2 (ja) * | 2005-08-22 | 2011-07-06 | 新光電気工業株式会社 | インターポーザの製造方法 |
| JP5082253B2 (ja) * | 2006-02-10 | 2012-11-28 | 大日本印刷株式会社 | 受動素子内蔵配線基板およびその製造方法 |
| JP5119623B2 (ja) * | 2006-08-03 | 2013-01-16 | 大日本印刷株式会社 | インターポーザ基板の製造方法 |
-
2010
- 2010-11-05 JP JP2010248721A patent/JP4900508B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2011082531A (ja) | 2011-04-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5471268B2 (ja) | 貫通電極基板及びその製造方法 | |
| JP5644242B2 (ja) | 貫通電極基板及びその製造方法 | |
| CN100377337C (zh) | 半导体装置、布线基板和布线基板制造方法 | |
| JP5331958B2 (ja) | 配線基板及び半導体パッケージ | |
| JP6840935B2 (ja) | 配線回路基板の製造方法 | |
| JP5608605B2 (ja) | 配線基板の製造方法 | |
| JP2010157690A (ja) | 電子部品実装用基板及び電子部品実装用基板の製造方法 | |
| JPWO2009084301A1 (ja) | インターポーザー及びインターポーザーの製造方法 | |
| CN105393346A (zh) | 带贯通电极的配线基板、其制造方法以及半导体装置 | |
| JPWO2018026002A1 (ja) | 貫通電極基板及び実装基板 | |
| JP5362569B2 (ja) | インターポーザー及びインターポーザーの製造方法 | |
| JP4900508B2 (ja) | 貫通電極基板及びその製造方法 | |
| CN115831907A (zh) | 将玻璃通孔的金属焊盘与玻璃表面分隔开的电介质层 | |
| CN106664795B (zh) | 结构体及其制造方法 | |
| JP2017005081A (ja) | インターポーザ、半導体装置、およびそれらの製造方法 | |
| JP5058929B2 (ja) | 配線基板およびその製造方法 | |
| JP2018160607A (ja) | 貫通電極基板、貫通電極基板を備える実装基板並びに貫通電極基板の製造方法 | |
| CN116889107A (zh) | 多层配线基板 | |
| JP4890959B2 (ja) | 配線基板及びその製造方法並びに半導体パッケージ | |
| US10993332B2 (en) | Circuit substrate | |
| JP6354130B2 (ja) | 両面配線基板の製造方法、両面配線基板、半導体装置 | |
| JP7721953B2 (ja) | 多層配線基板 | |
| JP6435893B2 (ja) | 貫通電極基板の製造方法 | |
| JP4882350B2 (ja) | 半導体装置の製造方法 | |
| JP5590984B2 (ja) | 電子装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20110308 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110315 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110516 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110628 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110826 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20110829 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111206 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111219 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4900508 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150113 Year of fee payment: 3 |