JP4900508B2 - 貫通電極基板及びその製造方法 - Google Patents

貫通電極基板及びその製造方法 Download PDF

Info

Publication number
JP4900508B2
JP4900508B2 JP2010248721A JP2010248721A JP4900508B2 JP 4900508 B2 JP4900508 B2 JP 4900508B2 JP 2010248721 A JP2010248721 A JP 2010248721A JP 2010248721 A JP2010248721 A JP 2010248721A JP 4900508 B2 JP4900508 B2 JP 4900508B2
Authority
JP
Japan
Prior art keywords
electrode
substrate
hole
layer
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010248721A
Other languages
English (en)
Other versions
JP2011082531A (ja
Inventor
浩一 中山
陽一 人見
貴正 高野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP2010248721A priority Critical patent/JP4900508B2/ja
Publication of JP2011082531A publication Critical patent/JP2011082531A/ja
Application granted granted Critical
Publication of JP4900508B2 publication Critical patent/JP4900508B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1178Means for venting or for letting gases escape

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、半導体基板の表面と裏面を貫通する貫通電極を備えた貫通電極基板及びその製造方法に関する。
近年、電子機器の高密度化、小型化が進み、LSIチップが半導体パッケージと同程度まで縮小化しており、パッケージ内におけるチップの2次元配置による高密度化は限界に達しつつある。そこで、パッケージ内におけるチップの実装密度を上げるため、LSIチップを分けて3次元に積層する必要がある。また、LSIチップを積層した半導体パッケージ全体を高速動作させるために積層回路間の距離を近づける必要がある。
そこで、上記のような要求に応えるため、LSIチップ間のインターポーザとして基板の表面と裏面を導通する導通部を備えた貫通電極基板が提案されている。このような貫通電極基板では、貫通孔内部に電解メッキによって導電材(Cu等)を充填することで貫通電極が形成されている。
図18は、貫通電極基板10の一例を示す図であり、シリコン基板11と、シリコン基板11の厚さ方向に貫通する貫通孔12と、貫通孔12の内壁から上下面に形成された二酸化シリコンSiO等からなる絶縁層13と、貫通孔12内に形成された銅(Cu)、金(Au)、多層めっき(Cu/Ni/Au)等からなる貫通電極14と、これらの上下面に設けられた銅(Cu)等からなる配線層15と、を備えている。
図18に示した貫通電極基板10は、以下のような方法で製造されている。まず、シリコン基板11の一方の面に、RIE(Reactive Ion Eching:反応性イオンエッチング)、DeepRIE、光エッチング、ウェットエッチング等の方法を用いて貫通しない孔を形成する。次いで、シリコン基板11の他方の面、すなわち、孔を形成した面とは反対の面から研削等の方法でシリコン基板11を後退(薄化)させて孔を貫通させる。この貫通孔12の内面及びシリコン基板11の両面にLPCVD(Low Pressure Chemical Vapor Deposition)法等を用いて絶縁層13を形成する。次いで、絶縁層13を形成した貫通孔12内に貫通電極14となるCu等の金属材料からなる導電材を埋め込んだ後、貫通孔12からはみ出した余分な導電材をCMP(Chemical Mechanical Polishing)法により除去する。その後、シリコン基板11の上下面に銅(Cu)等により配線や電極パッドになる配線層15をパターンニングにより形成する。
しかしながら、上述のような製造方法により製造される貫通電極基板10では、アニール工程において配線層15の吹き飛び現象や、貫通孔12内で絶縁層13に浮きやクラックが発生する現象が確認されている。
上述のような貫通電極基板の製造過程のアニール工程で発生する配線層の吹き飛び現象や絶縁層のクラック現象等を抑制するため、例えば、特許文献1や特許文献2が提案されている。特許文献1に記載された多層配線基板では、導電性ペーストが充填されたビアホール導体の直上に設けられたビアアイランドに、上下に貫通するように形成した開口部を設けて、熱処理時に導電性ペーストに含まれるガス成分や水分が膨張することを抑制している。特許文献2に記載されたプリント基板では、貫通孔内に充填した樹脂の封止部材の表面を覆う導電膜に外部雰囲気と連通する孔を設けて、リフロー時の加熱により封止部材から放出されるガスを外部雰囲気に放出させている。
特開2002−26520号公報 特開2000−252599号公報
しかし、上記特許文献1、2に提案されている多層配線基板及びプリント基板は、貫通孔に導電性ペーストや樹脂を充填した貫通電極から放出されるガスにより発生する不具合に対応するものであり、以下に説明するように、絶縁層を形成した貫通孔内に金属材料を充填した貫通電極から放出されるガスにより発生する不具合に対応するものではない。
図19は、配線層15が押し上げられる現象、吹き飛ばされる現象を模式的に示した図である。この場合、貫通孔12内に貫通電極14として充填した銅(Cu)等の金属材料が伸縮したり、金属材料に残存したガス(水分(HO)や水素(H)等)がアニール工程で放出されることで、配線層15が押し上げられたり、吹き飛ばされたりするといった現象が発生することを確認した。図21は、複数の電極パッドの一部に吹き飛びが発生した部分の顕微鏡写真を示す図である。図22は、複数の電極パッドの一部に膨れ現象や電極パッドに関する膜の膨れ現象が発生した部分の顕微鏡写真を示す図である。
図20は、絶縁層13にクラックが発生する現象を模式的に示した図である。この場合、アニール工程において、加熱温度(例えば、400℃)以上にすると、貫通電極14として充填したCu等の金属材料と、絶縁層13として用いたSiO等の絶縁材料との熱膨張係数の差に起因して、絶縁層13に浮きやクラックが発生し、そのクラックに金属材料が侵入し、貫通電極間で短絡する現象が発生する可能性がある。図23は、絶縁層13の一部に浮きが発生した部分のSEM写真を示す図である。図24は、絶縁層13の一部にクラックが発生した部分のSEM写真を示す図である。この現象を防止するためには、貫通電極基板10はアニール工程に際して、加熱温度を低く設定する必要があることを示している。しかし、アニール工程は必要であり、クラックを発生させない加熱温度でも、上述の貫通電極14内からのガス放出現象は発生するため対策が必要である。
本発明は上記に鑑み、絶縁層を形成した貫通孔内に金属材料を充填して形成した貫通電極内部から放出されるガスにより発生する不具合を防止する貫通電極基板及びその製造方法を提供することを目的とする。
本発明の一実施形態に係る貫通電極基板は、貫通孔が配置された半導体基板と、前記貫通孔の内壁及び前記半導体基板の少なくとも一方の面上に配置され、絶縁材料からなる絶縁層と、記絶縁層が配置された前記貫通孔内に配置され、前記半導体基板の少なくとも一方の面上に露出し、且つ、金属材料からなる貫通電極と、前記貫通電極に接触し、前記貫通電極と前記絶縁層との境界部分を含む前記一方の面の一部を覆い且つ前記貫通電極が前記半導体基板の面上に露出する面積よりも小さい面積を覆うように配置され、前記貫通電極の内部から放出される気体を外部に放出させる絶縁性樹脂からなる気体放出部と、を備えることを特徴とする。
本発明の一実施形態に係る貫通電極基板の製造方法は、半導体基板の厚さ方向に貫通する貫通孔を形成し、前記貫通孔の内壁及び前記半導体基板の少なくとも一方の面上に絶縁材料による絶縁層を形成し、前記貫通孔内に金属材料による貫通電極を形成し、前記半導体基板の少なくとも一方の面上に露出する前記貫通電極に接触し、前記貫通電極と前記絶縁層との境界部分を含む前記一方の面の一部を覆い且つ前記貫通電極が前記半導体基板の面上に露出する面積よりも小さい面積を覆う前記貫通電極の内部から放出される気体を外部に放出させる絶縁性樹脂からなる気体放出部を形成することを特徴とする。
本発明の一実施形態に係る貫通電極基板の製造方法は、半導体基板の一方の面に一方が開口する孔を形成し、前記半導体基板の前記孔が形成されていない他方の面から薄化し、前記孔の他方を開口させて貫通孔を形成し、前記貫通孔の内壁及び前記半導体基板の少なくとも一方の面上に絶縁材料による絶縁層を形成し、前記貫通孔内に金属材料による貫通電極を形成し、前記半導体基板の少なくとも一方の面上に露出する前記貫通電極に接触し、前記貫通電極と前記絶縁層との境界部分を含む前記一方の面の一部を覆い且つ前記貫通電極が前記半導体基板の面上に露出する面積よりも小さい面積を覆う前記貫通電極の内部から放出される気体を外部に放出させる絶縁性樹脂からなる気体放出部を形成することを特徴とする。
本発明によれば、絶縁層を形成した貫通孔内に金属材料を充填して形成した貫通電極内部から放出されるガスにより発生する不具合を防止し、信頼性の高い貫通電極基板を提供することができる。
本発明の第1の実施の形態に係る貫通電極基板の構成を示す平面図である。 図1の貫通電極基板をA−A線から見た構成を示す断面図である。 貫通電極基板を製造する工程を示す図であり、(A)は貫通孔の形成工程を示す図、(B)は絶縁層の形成工程を示す図、(C)はシード層の形成工程を示す図、(D)は導通部の形成工程を示す図、(E)は完成した貫通電極の断面図である。 貫通電極基板を製造する工程を示す図であり、(A)は樹脂層の形成工程を示す図、(B)はシード層及びめっきレジストの形成工程を示す図、(C)は完成した貫通電極基板の断面図である。 加熱温度とガス放出量の関係を測定した一例を示す図である。 絶縁層と貫通電極の境界部分に発生した隙間のSEM写真を示す図である。 第1の実施の形態に係る貫通電極基板の樹脂層からのガス放出を模式的に示す図である。 電極パッドに剥がれが発生していない例を示す貫通電極基板表面の写真を示す図である。 貫通電極内部にクラック発生していない例を示す貫通電極基板断面のSEM写真を示す図である。 本発明の第2の実施の形態に係る貫通電極基板の構成を示す平面図である。 図10の貫通電極基板をB−B線から見た構成を示す断面図である。 貫通電極基板を製造する工程を示す図であり、(A)は導電層の形成工程を示す図、(B)は完成した貫通電極基板の断面図である。 電極パッドに剥がれや膨れが発生していない例を示す貫通電極基板表面の写真を示す図である。 本発明の第3の実施の形態に係る貫通電極基板の構成を示す平面図である。 図14の貫通電極基板をC−C線から見た構成を示す断面図である。 貫通電極基板を製造する工程を示す図であり、(A)はシード層、めっきレジスト及び導電層の形成工程を示す図、(B)は完成した貫通電極基板の断面図である。 電極パッド及び配線に剥がれや膨れが発生していない例を示す貫通電極基板表面の写真を示す図である。 従来の貫通電極基板の構成を示す断面図である。 貫通電極基板の配線層が押し上げられる現象を模式的に示した図である。 貫通電極基板内にクラックが発生する現象を模式的に示した図である。 電極パッドの吹き飛び現象の一例を示す写真である。 電極パッドの膨れ(剥がれ)現象の一例を示す写真である。 絶縁層の一部に浮きが発生した部分のSEM写真を示す図である。 絶縁層の一部にクラックが発生した部分のSEM写真を示す図である。 本発明の第4の実施の形態に係る貫通電極基板の構成を示す平面図である。 図25の貫通電極基板をD−D線から見た構成を示す断面図である。 貫通電極基板を製造する工程を示す図であり、(A)は貫通孔の形成工程を示す図、(B)は樹脂層の形成工程を示す図、(C)はシード層の形成工程を示す図、(D)は導通部の形成工程を示す図、(E)は完成した貫通電極の断面図である。 貫通電極基板を製造する工程を示す図であり、(A)はシード層の形成工程を示す図、(B)はめっきレジストの形成工程を示す図、(C)は完成した貫通電極基板の断面図である。 第4の実施の形態に係る貫通電極基板の樹脂層からのガス放出を模式的に示す図である。 (A)は第1の実施の形態に係る貫通電極基板の絶縁層と樹脂層の形成工程の一例を示す図であり、(B)は第4の実施の形態に係る貫通電極基板の樹脂層の形成工程の一例を示す図である。 第5の実施の形態に係る貫通電極基板を適用した電子回路基板の構成を示す図である。
(第1の実施の形態)
以下、図面を参照して、本発明の第1の実施の形態を詳細に説明する。
<貫通電極基板の構成>
第1の実施の形態に係る貫通電極基板100の構成について、図1及び図2を参照して説明する。図1は、貫通電極基板100を上面から見た平面図である。図2は、図1のA−A線から見た断面図である。図1及び図2において、図18に示した貫通電極基板10と同一の構成部分には同一符号を付している。図1及び図2に示す貫通電極基板100には、絶縁層13と貫通電極14が形成されたシリコン基板11の上下面の面上に樹脂層101と配線層15が形成されている。樹脂層101は、ポリイミド等の樹脂材料により形成されている。要はガス放出機能を有する絶縁層であればよい。この樹脂層101は、上述した貫通電極14内から放出されるガスを外部に放出させるために設けている。すなわち、第1の実施の形態では、樹脂層101を気体放出部として設けている。また、樹脂層101は、シリコン酸化膜やシリコン窒化膜等の無機絶縁層でも良い。この場合、ガス放出後に無機絶縁層で蓋をする。そうする事で、ガス放出状態を維持する。
<貫通電極基板の製造方法>
次に、貫通電極基板100を製造する工程について、図3及び図4を参照して説明する。図3(A)〜(E)は、シリコン基板11に貫通電極を形成する工程を順に示す図である。なお、図3(A)〜(E)では、説明を簡略化するため、シリコン基板11に形成される一つの貫通電極14のみを示している。実際のシリコン基板11には、仕様等に応じて所望の孔径(例えば、10μm〜100μm)の複数の貫通電極が所望の間隔で複数形成される。
(1)貫通孔の形成
まず、図3(A)において、シリコン基板11の一方の面に、RIE、DeepRIE、光エッチング、ウェットエッチング等の方法を用いて貫通しない孔(図示せず)を形成する。次いで、シリコン基板11の他方の面、すなわち、孔を形成した面とは反対の面から研削等の方法でシリコン基板11を後退(薄化)させて孔を貫通させて貫通孔12を形成する。なお、貫通孔12の形成方法は、この形成方法に限定されるものではなく、例えば、シリコン基板11の一方の面からRIE、DeepRIE、光エッチング、ウェットエッチング等の方法を用いて孔を貫通させて形成するようにしてもよい。
(2)絶縁層の形成
次に、図3(B)において、シリコン基板11の上面と下面、及び貫通孔12の内壁に絶縁層13を形成する。絶縁層13は、例えば、二酸化シリコン(SiO)、窒化シリコン(SiN)、炭化シリコン(SiC)等の無機絶縁材料からなる。この絶縁層13は、LPCVD法、プラズマCVD法、スパッタ法等を用いて形成される。絶縁層13は、二酸化シリコン(SiO)により形成する場合、熱酸化法や陽極酸化法により形成することも可能である。絶縁層13は、単層として形成してもよく、2層以上の積層構造としてもよい。
(3)シード層の形成
次に、図3(C)において、絶縁層13を形成したシリコン基板11に対して、スパッタ法等を用いて下面側にシード層121を形成する。なお、シード層121は、材料としてチタン(Ti)等を用いて一層に形成してもよいし、チタン(Ti)と銅(Cu)を用いて2層に形成してもよい。シード層121を2層に形成する場合は、銅(Cu)の層を後述する貫通電極14と接触する層として形成することが好ましい。
(4)導通部の形成
次に、図3(D)において、電解メッキによってシリコン基板11のシード層121を給電層として貫通孔12内部に導電材(銅(Cu)又は銅合金等)を充填して、導通部122を形成する。この場合、図3(D)に示すように、導通部122は、シード層121を形成した面にも形成される。銅(Cu)又は銅合金の充填には、スパッタ法、無電解メッキ法、溶融金属吸引法、印刷法、CVD法等も使用することができる。
(5)貫通電極の形成
次に、図3(E)において、シリコン基板11のシード層121及び導通部122が形成された面をCMP法等を用いてエッチングして、不要な導通部122とシード層121の一部を除去して、貫通電極14の形成は完了する。
(6)樹脂層の形成
次に、図4(A)において、貫通電極14を形成したシリコン基板11の上下面に対して、感光性ポリイミド等の絶縁性樹脂を、フォトリソグラフィーを用いて図1及び図2に示したように貫通電極14の周囲にパターンニングし、熱キュア(200℃以上)を行って、樹脂層101を形成する。この場合、樹脂層101は、絶縁層13の形成部分と貫通電極14の形成部分の境界部分の一部を覆うように形成することが重要である。すなわち、上述したアニール工程(熱キュア)において貫通電極14内から放出されるガスは、後述するめっきレジスト123を有機溶剤を用いたケミカル処理により除去した後に、絶縁層13と貫通電極14の境界部分に形成される僅かな隙間から放出されることが判明したためである。この点については、更に後述する。なお、樹脂層101は、酸化膜や窒化膜等の無機絶材料で形成しても良く、要はガス放出機能を有する絶縁層であればよい。なお、樹脂層101として、非感光性ポリイミドを用いても良い。
(7)めっきレジストの形成
次に、図4(B)において、樹脂層101が形成された面に対して、スパッタ法を用いてシード層123を形成する。シード層123上にフォトリソグラフィーを用いてめっきレジスト124を形成する。なお、シード層123は、シード材料としてチタンTi等を用いて一層に形成してもよいし、チタン(Ti)と銅(Cu)を用いて2層に形成してもよい。
(8)配線層の形成
次に、図4(C)において、電解メッキによってシード層123を給電層として配線や電極パッドになる配線層15を形成する。配線層15は、材料として銅(Cu)、金(Au)、多層めっき(Cu/Ni/Au)又は銅合金等を用いて形成してもよい。次いで、シリコン基板11の配線層15が形成された面は、めっきレジスト124はケミカル処理で除去し、シード層はケミカルエッチングで除去して、貫通電極基板100の形成は完了する。なお、図4(C)では、樹脂層101の外周部を除去したように示しているが、樹脂層101の外周部は除去しなくてもよい。要は、樹脂層101の内周部が貫通電極14と接触してガス放出機能を発揮することが重要であり、樹脂層101の外周部の形状は限定されるものではない。
図3及び図4では、シリコン基板11の上下面に樹脂層101と配線層15を形成した場合を示したが、上述の工程によりシリコン基板11の上面側又は下面側のみに同様に樹脂層101と配線層15を形成するようにしてもよい。
<貫通電極からのガス放出>
上述の製造方法により形成された貫通電極基板100では、上述したように貫通電極14として充填した銅(Cu)等の金属材料及びシリコン基板11に残存したガス(水分(HO)や水素(H)等)がアニール工程で放出されることを確認した。図5は、加熱温度を上昇させて貫通電極14から放出される水分(HO)と水素(H)の各放出量(ng/cm)を測定した結果を示す図である。図5では、加熱温度を250℃、300℃、400℃として、各加熱温度における水分(HO)(図中の菱形プロット)と水素(H)(図中の四角プロット)の放出量が増加していることが判明した。なお、加熱温度が250℃の場合、水分(HO)と水素(H)はほとんど放出されていないが、上述の図20及び図23に示したように、貫通電極14として充填された銅(Cu)等に伸縮が発生し、電極パッドの膨れ(剥がれ)が発生することを確認した。また、加熱温度を300℃、400℃とした場合、水分(HO)と水素(H)の放出量は増加する。
水分(HO)と水素(H)の放出量が増加する要因は、めっきレジスト124をケミカル処理により除去し、シード層123をエッチングにより除去した後に、絶縁層13と貫通電極14の境界部分に発生する僅かな隙間である。この隙間が発生した例を図6に示す。図6は、めっきレジスト124をケミカル処理により除去し、シード層123をケミカルエッチングにより除去した後、絶縁層13と貫通電極14の境界部分をSEMにより撮影した写真である。図6(A)は該当部分を○で示しており、その拡大写真が図6(B)である。図6(B)に示すように、めっきレジスト124をケミカル処理により除去し、シード層123をケミカルエッチングにより除去した後に、絶縁層13と貫通電極14の境界部分に僅かな隙間が発生していることを確認した。貫通電極14の内部から放出されるガス(水分(HO)や水素(H)等)は、この境界部分に発生した隙間に溜り、配線層15を押し上げたり、吹き飛ばしたりという不具合を発生させることを確認した。
<樹脂層によるガス放出効果>
本第1の実施の形態に係る貫通電極基板100は、シリコン基板11の面上に露出する絶縁層13の一部と貫通電極14の一部との境界部分を覆うように(貫通電極14がシリコン基板11の面上に露出する面積よりも小さい面積を覆うように)樹脂層101を形成した。また、樹脂層101は、貫通電極14の内部から放出されるガス(水分(HO)や水素(H)等)の分子より分子構造が大きいため、そのガスを外部に放出させることが可能である。すなわち、図7に示すように、アニール工程において、貫通電極14の内部から放出されるガス(水分(HO)や水素(H)等)は、樹脂層101を通って外部に放出される。なお、樹脂層101がシリコン基板11の面上に露出する貫通電極14と接触する面積は、貫通電極14の露出面積全体に対して、例えば、20〜80%程度であれば良い。また、樹脂層101の厚みは、1〜20μm程度であれば良く、好ましくは、3〜8μm程度であれば良い。これら樹脂層101の接触面積と厚みの各値は、特に限定するものではなく、上述のガス放出効果を発揮する程度の値であれば良い。
その結果、上述の図21及び図22に示したような電極パッドの吹き飛び現象や膨れ(剥がれ)現象の発生を防止することが可能になる。貫通電極基板100に樹脂層101を追加してアニールした後に基板表面を撮影した顕微鏡写真を図8に示す。図8に示すように、電極パッドに剥がれや膨れは全く発生していない。また、図9に示すように、絶縁層13にはクラックが発生していないことを確認した。
この結果により、上述のように貫通電極基板100に樹脂層101を追加した場合、貫通電極14の内部から放出されるガスを外部に放出させる効果に加えて、貫通電極14として充填された銅(Cu)等の伸縮を抑える効果(弾性効果)を有することも判明した。
以上のように、第1の実施の形態に示した貫通電極基板100では、シリコン基板11に形成された貫通孔12内に金属材料(銅(Cu)等)を充填して形成された貫通電極14内から放出されるガスを、新たに設けた樹脂層101により外部に放出させることが可能になった。また、この樹脂層101は、充填された銅(Cu)等の伸縮を抑える効果(弾性効果)を有することも判明した。その結果、電極パッドの吹き飛び現象、膨れ(剥がれ)現象やクラックの発生を防止することが可能になり、貫通電極基板100を製造する際の歩留まりを低減でき、その信頼性を向上させることが可能になった。
(第2の実施の形態)
以下、図面を参照して、本発明の第2の実施の形態を詳細に説明する。
<貫通電極基板の構成>
第2の実施の形態に係る貫通電極基板200の構成について、図10及び図11を参照して説明する。図10は、貫通電極基板200を上面から見た平面図である。図11は、図10のB−B線から見た断面図である。図10及び図11において、図18に示した貫通電極基板10と同一の構成部分には同一符号を付している。図10及び図11に示す貫通電極基板200には、絶縁層13と貫通電極14が形成されたシリコン基板11の面上に導電層201と複数のガス放出孔202が形成されている。ガス放出孔202は、シリコン基板11の面上に露出する絶縁層13と貫通電極14の境界部分の一部が露出するように形成されている。なお、ガス放出孔202は、図10に示す形状や数に限るものではなく、シリコン基板11の面上に露出する絶縁層13と貫通電極14の境界部分の一部を露出するものであれば良い。すなわち、第2の実施の形態では、ガス放出孔202を気体放出部として設けている。
<貫通電極基板の製造方法>
次に、貫通電極基板200を製造する工程について、図12を参照して説明する。図12(A),(B)は、絶縁層13と貫通電極14が形成されたシリコン基板11に導電層201と複数のガス放出孔202を形成する工程を順に示す図である。なお、図12(A),(B)では、説明を簡略化するため、シリコン基板11に形成される一つの貫通電極14のみを示している。実際のシリコン基板11には、仕様等に応じて所望の孔径(例えば、10μm〜100μm)の複数の貫通電極が所望の間隔で複数形成される。なお、シリコン基板11に絶縁層13と貫通電極14を形成する工程は、第1の実施の形態において図3(A)〜(E)で説明した工程と同様であるため、その説明は省略する。
(1)導電層の形成
図12(A)において、絶縁層13と貫通電極14が形成されたシリコン基板11の上下面全体に対して、銅(Cu)、金(Au)、多層めっき(Cu/Ni/Au)又は銅合金等を用いて配線や電極パッドになる導電層201を形成する。
(2)ガス放出孔の形成
次いで、図12(B)において、絶縁層13の一部と貫通電極14の一部の境界部分が露出するように、導電層201に対して複数のガス放出孔202を形成する。
<ガス放出孔によるガス放出効果>
本第2の実施の形態に係る貫通電極基板200は、シリコン基板11の面上に露出する絶縁層13と貫通電極14の境界部分の一部を露出ように(貫通電極14がシリコン基板11の面上に露出する面積よりも小さい面積で露出するように)複数のガス放出孔202を形成した。このガス放出孔202は、貫通電極14の内部から放出されるガス(水分(HO)や水素(H)等)を外部に放出させることが可能である。すなわち、図7に示したように、アニール工程において、貫通電極14の内部から放出されるガス(水分(HO)や水素(H)等)は、ガス放出孔202から外部に放出される。
その結果、上述の図21及び図22に示したような電極パッドの吹き飛び現象や膨れ(剥がれ)現象の発生を防止することが可能になる。貫通電極基板200にガス放出孔202を形成してアニールした後に基板表面を撮影した顕微鏡写真を図13に示す。図13に示すように、電極パッドに剥がれや膨れは全く発生していない。
以上のように、第2の実施の形態に示した貫通電極基板200では、シリコン基板11に形成された貫通孔12内に金属材料(銅(Cu)等)を充填して形成された貫通電極14内から放出されるガスを、新たに設けたガス放出孔202により外部に放出させることが可能になった。その結果、電極パッドの吹き飛び現象、膨れ(剥がれ)現象やクラックの発生を防止することが可能になり、貫通電極基板200を製造する際の歩留まりを低減でき、その信頼性を向上させることが可能になった。
(第3の実施の形態)
以下、図面を参照して、本発明の第3の実施の形態を詳細に説明する。
<貫通電極基板の構成>
第3の実施の形態に係る貫通電極基板300の構成について、図14及び図15を参照して説明する。図14は、貫通電極基板300を上面から見た平面図である。図15は、図14のC−C線から見た断面図である。図14及び図15において、図18に示した貫通電極基板10と同一の構成部分には同一符号を付している。図14及び図15に示す貫通電極基板300には、絶縁層13と貫通電極14が形成されたシリコン基板11の面上に配線層(導電層)301と複数のガス放出孔302が形成されている。ガス放出孔302は、シリコン基板11の面上に露出する絶縁層13と貫通電極14の境界部分の一部が露出するように形成されている。なお、ガス放出孔302は、図15に示す形状や数に限るものではなく、シリコン基板11の面上に露出する絶縁層13と貫通電極14の境界部分の一部を露出するものであれば良い。すなわち、第3の実施の形態では、ガス放出孔302を気体放出部として設けている。
<貫通電極基板の製造方法>
次に、貫通電極基板300を製造する工程について、図16を参照して説明する。図16(A),(B)は、絶縁層13と貫通電極14が形成されたシリコン基板11に配線層(導電層)301と複数のガス放出孔302を形成する工程を順に示す図である。なお、図16(A),(B)では、説明を簡略化するため、シリコン基板11に形成される一つの貫通電極14のみを示している。実際のシリコン基板11には、仕様等に応じて所望の孔径(例えば、10μm〜100μm)の複数の貫通電極が所望の間隔で複数形成される。なお、シリコン基板11に絶縁層13と貫通電極14を形成する工程は、第1の実施の形態において図3(A)〜(E)で説明した工程と同様であるため、その説明は省略する。
(1)めっきレジストの形成
次に、図16(A)において、配線層301が形成されるシリコン基板11の上下面に対して、スパッタ法を用いてシード層311を形成する。シード層311上にフォトリソグラフィーを用いてめっきレジスト312を形成し、電解メッキによってシード層311を給電層として配線層301となる導電層313を形成する。なお、シード層311は、シード材料としてチタンTi等を用いて一層に形成してもよいし、チタン(Ti)と銅(Cu)を用いて2層に形成してもよい。
(2)配線層の形成
次に、図16(B)において、シリコン基板11の導電層313が形成された上下面をめっきレジスト312はケミカル処理で除去し、シード層311はケミカルエッチングで除去し、導電層312の一部を除去して配線層301を形成し、貫通電極基板100の形成は完了する。
<ガス放出孔によるガス放出効果>
本第3の実施の形態に係る貫通電極基板300は、シリコン基板11の面上に露出する絶縁層13と貫通電極14の境界部分の一部を露出ように(貫通電極14がシリコン基板11の面上に露出する面積よりも小さい面積で露出するように)複数のガス放出孔302を形成した。このガス放出孔302は、貫通電極14の内部から放出されるガス(水分(HO)や水素(H)等)を外部に放出させることが可能である。すなわち、図7に示したように、アニール工程において、貫通電極14の内部から放出されるガス(水分(HO)や水素(H)等)は、ガス放出孔302から外部に放出される。
その結果、上述の図21及び図22に示したような電極パッドの吹き飛び現象や膨れ(剥がれ)現象の発生を防止することが可能になる。貫通電極基板300にガス放出孔302を形成してアニールした後に基板表面を撮影した顕微鏡写真を図17に示す。図17に示すように、電極パッド及び配線には剥がれや膨れは全く発生していない。
以上のように、第3の実施の形態に示した貫通電極基板300では、シリコン基板11に形成された貫通孔12内に金属材料(銅(Cu)等)を充填して形成された貫通電極14内から放出されるガスを、新たに設けたガス放出孔302により外部に放出させることが可能になった。その結果、電極パッドの吹き飛び現象、膨れ(剥がれ)現象やクラックの発生を防止することが可能になり、貫通電極基板300を製造する際の歩留まりを低減でき、その信頼性を向上させることが可能になった。
なお、上記実施の形態1〜3では、シリコン基板11の上下面にガス放出部として樹脂層101やガス放出孔202,302を設ける場合を示したが、これらに限るものではなく、シリコン基板11の上面又は下面のみに配線層15が形成される場合でも同様に樹脂層101やガス放出孔202,302を設けることにより、上記ガス放出効果を発揮できることは勿論である。また、上記実施の形態1〜3では、シリコン基板11に貫通孔12を形成する工程として、シリコン基板11の一方の面に孔(有底孔)を形成し、シリコン基板11の他方の面を後退(薄化)して貫通孔12を形成する場合を示した。この工程に限るものではなく、例えば、シリコン基板11を研磨して薄化し、一方の面からエッチングして貫通する貫通孔12を形成するようにしてもよい。
(第4の実施の形態)
以下、図面を参照して、本発明の第4の実施の形態を詳細に説明する。
<貫通電極基板の構成>
第4の実施の形態に係る貫通電極基板400の構成について、図25及び図26を参照して説明する。図25は、貫通電極基板400を上面から見た平面図である。図26は、図25のD−D線から見た断面図である。図25及び図26において、図18に示した貫通電極基板10と同一の構成部分には同一符号を付している。図25及び図26に示す貫通電極基板400には、シリコン基板11の上面と下面、及び貫通孔12の内壁に樹脂層401が形成されている。樹脂層401は、ポリイミド等の樹脂材料により形成されている。要はガス放出機能を有する絶縁層であればよい。この樹脂層401は、上述した貫通電極14内から放出されるガスを外部に放出させるために設けている。すなわち、第4の実施の形態では、樹脂層401を絶縁層及び気体放出部として設けている。また、樹脂層401は、シリコン酸化膜やシリコン窒化膜等の無機絶縁層でも良い。この場合、ガス放出後に無機絶縁層で蓋をする。そうする事で、ガス放出状態を維持する。
<貫通電極基板の製造方法>
次に、貫通電極基板100を製造する工程について、図27を参照して説明する。図27(A)〜(E)は、シリコン基板11に貫通電極を形成する工程を順に示す図である。なお、図27(A)〜(E)では、説明を簡略化するため、シリコン基板11に形成される一つの貫通電極14のみを示している。実際のシリコン基板11には、仕様等に応じて所望の孔径(例えば、10μm〜100μm)の複数の貫通電極が所望の間隔で複数形成される。
(1)貫通孔の形成
まず、図27(A)において、シリコン基板11の一方の面に、RIE、DeepRIE、光エッチング、ウェットエッチング等の方法を用いて貫通しない孔(図示せず)を形成する。次いで、シリコン基板11の他方の面、すなわち、孔を形成した面とは反対の面から研削等の方法でシリコン基板11を後退(薄化)させて孔を貫通させて貫通孔12を形成する。なお、貫通孔12の形成方法は、この形成方法に限定されるものではなく、例えば、シリコン基板11の一方の面からRIE、DeepRIE、光エッチング、ウェットエッチング等の方法を用いて孔を貫通させて形成するようにしてもよい。
(2)樹脂層の形成
次に、図27(B)において、シリコン基板11の上面と下面、及び貫通孔12の内壁に絶縁層として樹脂層401を形成する。この樹脂層401は、スプレーコート法等を用いて形成される。樹脂層401は、例えば、エポキシ樹脂、ポリイミド樹脂、ベンゾシクロブテン樹脂、ポリアミド、フェノール樹脂、シリコン樹脂、フッ素樹脂、液晶ポリマー、ポリアミドイミド、ポリベンゾオキサゾール、シアネート樹脂、アラミド、ポリオレフィン、ポリエステル、BTレジン、ポリアセタール、ポリブチレンテレフタレート、シンジオタクチック・ポリスチレン、ポリフェニレンサルファイド、ポリエーテルエーテルケトン、ポリエーテルニトリル、ポリカーボネート、ポリフェニレンエーテルポリサルホン、ポリエーテルスルホン、ポリアリレート、ポリエーテルイミド等を1種または2種以上を含むもの用いることができる。また、樹脂層401には、ガラス、タルク、マイカ、シリカ、アルミナ等、無機フィラーを併用してもよい。
また、DeepRIEにより上記貫通孔12を形成する場合は、貫通孔12の内壁にスキャロップ(波状に荒れた形状)が生じることが知られている。本第4の実施の形態では、貫通孔12の内壁に樹脂層401を形成することにより、スキャロップを隙間無く覆い、貫通孔12の内壁を平坦化することができる。
(3)シード層の形成
次に、図27(C)において、樹脂層401を形成したシリコン基板11に対して、スパッタ法等を用いて下面側にシード層121を形成する。なお、シード層121は、材料としてチタン(Ti)等を用いて一層に形成してもよいし、チタン(Ti)と銅(Cu)を用いて2層に形成してもよい。シード層121を2層に形成する場合は、銅(Cu)の層を後述する貫通電極14と接触する層として形成することが好ましい。
(4)導通部の形成
次に、図27(D)において、電解メッキによってシリコン基板11のシード層121を給電層として貫通孔12内部に導電材(銅(Cu)又は銅合金等)を充填して、導通部122を形成する。この場合、図27(D)に示すように、導通部122は、シード層121を形成した面にも形成される。銅(Cu)又は銅合金の充填には、スパッタ法、無電解メッキ法、溶融金属吸引法、印刷法、CVD法等も使用することができる。
(5)貫通電極の形成
次に、図27(E)において、シリコン基板11のシード層121及び導通部122が形成された面をCMP法等を用いてエッチングして、不要な導通部122とシード層121の一部を除去して、貫通電極14の形成は完了する。
(6)めっきレジストの形成
次に、図28(A)において、樹脂層401が形成された面に対して、スパッタ法を用いてシード層402を形成する。次に、図28(B)において、シード層402上にフォトリソグラフィーを用いてめっきレジスト403を形成する。なお、シード層402は、シード材料としてチタンTi等を用いて一層に形成してもよいし、チタン(Ti)と銅(Cu)を用いて2層に形成してもよい。
(7)配線層の形成
次に、図28(C)において、電解メッキによってシード層402を給電層として配線や電極パッドになる配線層404を形成する。配線層404は、材料として銅(Cu)、金(Au)、多層めっき(Cu/Ni/Au)又は銅合金等を用いて形成してもよい。次いで、シリコン基板11の配線層404が形成された面は、めっきレジスト403をケミカル処理で除去し、シード層402はケミカルエッチングで除去して、貫通電極基板400の形成は完了する。
図27及び図28では、シリコン基板11の上下面に樹脂層401と配線層404を形成した場合を示したが、上述の工程によりシリコン基板11の上面側又は下面側のみに同様に樹脂層401と配線層404を形成するようにしてもよい。
<樹脂層によるガス放出効果>
本第4の実施の形態に係る貫通電極基板400は、シリコン基板11の上面と下面、及び貫通孔12の内壁に樹脂層401を形成した。また、樹脂層401は、貫通電極14の内部から放出されるガス(水分(HO)や水素(H)等)の分子より分子構造が大きいため、そのガスを外部に放出させることが可能である。すなわち、図29に示すたように、アニール工程において、貫通電極14の内部から放出されるガス(水分(HO)や水素(H)等)は、樹脂層401を通って外部に放出される。その結果、上述の図21及び図22に示したような電極パッドの吹き飛び現象や膨れ(剥がれ)現象の発生を防止することが可能になった。
この結果により、上述のように貫通電極基板400において、シリコン基板11の上面と下面、及び貫通孔12の内壁に樹脂層401を形成した場合、貫通電極14の内部から放出されるガスを外部に放出させる効果に加えて、貫通電極14として充填された銅(Cu)等の伸縮を抑える効果(弾性効果)を有することも判明した。
以上のように、第4の実施の形態に示した貫通電極基板400では、シリコン基板11に形成された貫通孔12内に金属材料(銅(Cu)等)を充填して形成された貫通電極14内から放出されるガスを、樹脂層401により外部に放出させることが可能になった。また、この樹脂層401は、充填された銅(Cu)等の伸縮を抑える効果(弾性効果)を有することも判明した。その結果、電極パッドの吹き飛び現象、膨れ(剥がれ)現象やクラックの発生を防止することが可能になり、貫通電極基板400を製造する際の歩留まりを低減でき、その信頼性を向上させることが可能になった。
さらに、第4の実施の形態に示した貫通電極基板400では、シリコン基板11の上面と下面、及び貫通孔12の内壁に絶縁層として樹脂層401を形成した。このため、DeepRIE法を用いて貫通孔12を形成する際に、貫通孔12の内壁に生じるスキャロップの隙間を埋めて貫通孔12の内壁を平坦化することが可能になり、メッキ法等を用いて貫通孔12内部への導電材(銅(Cu)又は銅合金等)の充填が良好に行えるようになった。
また、第4の実施の形態に示した貫通電極基板400では、樹脂層401を絶縁層及び気体放出部として設けているため、その形成工程が、第1の実施の形態に示した貫通電極基板100の絶縁層13及び樹脂層101を形成する工程に比べて工程数を省略することができる。絶縁層13及び樹脂層101の形成工程と、樹脂層401の形成工程の各具体例を図30に示して比較する。
図30において、(A)は第1の実施の形態による絶縁層13と樹脂層101の形成工程の一例を示し、(B)は第4の実施の形態による樹脂層401の形成工程の一例を示す。この場合、第4の実施の形態による樹脂層401の形成工程は、第1の実施の形態による絶縁層13と樹脂層101の形成工程に比べて、PECVD(Plasma Enhanced Chemical Vapor Deposition)に関わる工程を削減することが可能である。特に、貫通電極の形成工程において、PECVD工程では絶縁性を確保するため厚膜の絶縁層13を形成することが必要であり、製造コストを増大させる要因になる。したがって、第4の実施の形態に示した貫通電極基板400では、PECVD工程の削減により第1の実施の形態に示した貫通電極基板100に比べて製造コストを低減することが可能である。
さらに、第4の実施の形態に示した貫通電極基板400では、シリコン基板11の上面と下面、及び貫通孔12の内壁に絶縁層として樹脂層401を形成したため、上記第1〜第3の実施の形態に示した貫通電極基板100〜300において形成した樹脂層101、ガス放出孔202,302のように、貫通電極14が露出する開口位置に合わせて形成する必要がなくなる。このため、貫通電極14が小径である場合にも樹脂層401を形成することが可能になる。また、第4の実施の形態に示した貫通電極基板400では、樹脂層401の解像度限界や貫通電極14の開口位置からの踏み外し等を考慮せずに、樹脂層401を容易に形成することが可能になる。
(第5の実施の形態)
本第5の実施の形態では、上記第1〜第4の実施の形態に示した貫通電極基板100〜400をインターポーザとして用いた電子回路基板の例を説明する。
図31は、上記第1〜第4の実施の形態に示した貫通電極基板100〜400をインターポーザ504として用いた電子回路基板500の構成を示す図である。図31において、電子回路基板500は、プリント回路基板501と、下層基板503aとインターポーザ503bと上層基板503cからなるチップ基板503と、を備える。プリント回路基板501の上面には複数の半田ボール502が形成され、複数の半田ボール502によりプリント回路基板501とチップ基板503が電気的に接続される。チップ基板503の上面には複数の半田ボール504が形成され、複数の半田ボール504によりチップ基板503とICチップ505が電気的に接続される。
下層基板503aには、半田ボール502とインターポーザ503bの貫通電極503fとを電気的に接続するように下層配線503dが形成されている。下層配線503dは、半田ボール502の形成位置とインターポーザ503bの貫通電極503fの形成位置に合わせて形成されている。上層基板503cには、インターポーザ503bの貫通電極と半田ボール504とを電気的に接続するように上層配線503eが形成されている。上層配線503eは、インターポーザ503bの貫通電極503fの形成位置と半田ボール504の形成位置に合わせて形成されている。
インターポーザ503bは、複数の貫通電極503fを介して下層基板503aに形成された下層配線503dと、上層基板503cに形成された上層配線503eとを電気的に接続する。図31に示すようにチップ基板503内にインターポーザ503bを適用することにより、プリント回路基板501の配線パターン(図示せず)を変更することなく、チップ基板503により高密度にICチップ505を実装することが可能になる。
以上のように、貫通電極基板100〜400をインターポーザ504として用いて電子回路基板500を構成することにより、プリント回路基板501上により高密度にICチップ505を実装することが可能になる。したがって、このような電子回路基板500を電子機器に適用することにより、電子機器の小型化に寄与することができる。
なお、第5の実施の形態では、貫通電極基板100〜400を電子回路基板500のインターポーザ504として用いる例を示したが、これに限定するものではなく、例えば、携帯電話機、コンピュータ、ICテスタ用のプローブカード等、高密度実装が望まれる様々な電子機器に適用することが可能である。
11…シリコン基板、12…貫通孔、13…絶縁層、14…貫通電極、15,301,404…配線層、100,200,300,400…貫通電極基板、101,401…樹脂層、201…導電層、202,302…ガス放出孔。

Claims (8)

  1. 貫通孔が配置された半導体基板と、
    前記貫通孔の内壁及び前記半導体基板の少なくとも一方の面上に配置され、絶縁材料からなる絶縁層と、
    前記絶縁層が配置された前記貫通孔内に配置され、前記半導体基板の少なくとも一方の面上に露出し、且つ、金属材料からなる貫通電極と、
    前記貫通電極に接触し、前記貫通電極と前記絶縁層との境界部分を含む前記一方の面の一部を覆い且つ前記貫通電極が前記半導体基板の面上に露出する面積よりも小さい面積を覆うように配置され、前記貫通電極の内部から放出される気体を外部に放出させる絶縁性樹脂からなる気体放出部と、
    を備えることを特徴とする貫通電極基板。
  2. 前記貫通電極の配置位置に対応して前記半導体基板の少なくとも一方の面上に配置され、前記貫通電極と電気的に接続される電極パッドを備えることを特徴とする請求項1記載の貫通電極基板。
  3. 前記貫通電極の配置位置に対応して前記半導体基板の少なくとも一方の面上に配置され、前記貫通電極と電気的に接続される配線層を備えることを特徴とする請求項1記載の貫通電極基板。
  4. 半導体基板の厚さ方向に貫通する貫通孔を形成し、
    前記貫通孔の内壁及び前記半導体基板の少なくとも一方の面上に絶縁材料による絶縁層を形成し、
    前記貫通孔内に金属材料による貫通電極を形成し、
    前記半導体基板の少なくとも一方の面上に露出する前記貫通電極に接触し、前記貫通電極と前記絶縁層との境界部分を含む前記一方の面の一部を覆い且つ前記貫通電極が前記半導体基板の面上に露出する面積よりも小さい面積を覆う前記貫通電極の内部から放出される気体を外部に放出させる絶縁性樹脂からなる気体放出部を形成することを特徴とする貫通電極基板の製造方法。
  5. 半導体基板の一方の面に一方が開口する孔を形成し、
    前記半導体基板の前記孔が形成されていない他方の面から薄化し、前記孔の他方を開口させて貫通孔を形成し、
    前記貫通孔の内壁及び前記半導体基板の少なくとも一方の面上に絶縁材料による絶縁層を形成し、
    前記貫通孔内に金属材料による貫通電極を形成し、
    前記半導体基板の少なくとも一方の面上に露出する前記貫通電極に接触し、前記貫通電極と前記絶縁層との境界部分を含む前記一方の面の一部を覆い且つ前記貫通電極が前記半導体基板の面上に露出する面積よりも小さい面積を覆う前記貫通電極の内部から放出される気体を外部に放出させる絶縁性樹脂からなる気体放出部を形成することを特徴とする貫通電極基板の製造方法。
  6. 前記貫通電極の形成位置に対応する前記半導体基板の面上に前記貫通電極と電気的に接続される電極パッドを形成することを特徴とする請求項4又は5に記載の貫通電極基板の製造方法。
  7. 前記貫通電極が露出する前記半導体基板の面上に前記貫通電極と電気的に接続される配線層を形成することを特徴とする請求項4又は5に記載の貫通電極基板の製造方法。
  8. 請求項1乃至3の何れか一項に記載の貫通電極基板を用いて電子部品を実装したことを特徴とする電子機器。
JP2010248721A 2008-12-26 2010-11-05 貫通電極基板及びその製造方法 Active JP4900508B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010248721A JP4900508B2 (ja) 2008-12-26 2010-11-05 貫通電極基板及びその製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008332243 2008-12-26
JP2008332243 2008-12-26
JP2010248721A JP4900508B2 (ja) 2008-12-26 2010-11-05 貫通電極基板及びその製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2009233412A Division JP5471268B2 (ja) 2008-12-26 2009-10-07 貫通電極基板及びその製造方法

Publications (2)

Publication Number Publication Date
JP2011082531A JP2011082531A (ja) 2011-04-21
JP4900508B2 true JP4900508B2 (ja) 2012-03-21

Family

ID=44076207

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010248721A Active JP4900508B2 (ja) 2008-12-26 2010-11-05 貫通電極基板及びその製造方法

Country Status (1)

Country Link
JP (1) JP4900508B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6031746B2 (ja) * 2011-11-01 2016-11-24 セイコーエプソン株式会社 半導体装置の製造方法、半導体装置及び電子機器
JP5846185B2 (ja) 2013-11-21 2016-01-20 大日本印刷株式会社 貫通電極基板及び貫通電極基板を用いた半導体装置
JP7327535B2 (ja) * 2020-02-25 2023-08-16 大日本印刷株式会社 貫通電極基板
KR102498038B1 (ko) * 2021-01-29 2023-02-10 (주)포인트엔지니어링 전기 전도성 접촉핀 및 이의 제조방법 및 전기 전도성 접촉핀 모듈
CN113825305A (zh) * 2021-09-30 2021-12-21 乐健科技(珠海)有限公司 金属基双面电路板及其制备方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0810738B2 (ja) * 1993-08-30 1996-01-31 株式会社日立製作所 半導体装置及びその製造方法
JP2002343925A (ja) * 2001-05-18 2002-11-29 Dainippon Printing Co Ltd マルチチップモジュールの製造方法
US7728439B2 (en) * 2002-11-21 2010-06-01 Nec Corporation Semiconductor device, wiring substrate, and method for manufacturing wiring substrate
JP2005317704A (ja) * 2004-04-28 2005-11-10 Nec Corp 半導体装置、配線基板および配線基板製造方法
JP4353861B2 (ja) * 2004-06-30 2009-10-28 Necエレクトロニクス株式会社 半導体装置
JP4507101B2 (ja) * 2005-06-30 2010-07-21 エルピーダメモリ株式会社 半導体記憶装置及びその製造方法
JP4716819B2 (ja) * 2005-08-22 2011-07-06 新光電気工業株式会社 インターポーザの製造方法
JP5082253B2 (ja) * 2006-02-10 2012-11-28 大日本印刷株式会社 受動素子内蔵配線基板およびその製造方法
JP5119623B2 (ja) * 2006-08-03 2013-01-16 大日本印刷株式会社 インターポーザ基板の製造方法

Also Published As

Publication number Publication date
JP2011082531A (ja) 2011-04-21

Similar Documents

Publication Publication Date Title
JP5471268B2 (ja) 貫通電極基板及びその製造方法
JP5644242B2 (ja) 貫通電極基板及びその製造方法
CN100377337C (zh) 半导体装置、布线基板和布线基板制造方法
JP5331958B2 (ja) 配線基板及び半導体パッケージ
JP6840935B2 (ja) 配線回路基板の製造方法
JP5608605B2 (ja) 配線基板の製造方法
JP2010157690A (ja) 電子部品実装用基板及び電子部品実装用基板の製造方法
JPWO2009084301A1 (ja) インターポーザー及びインターポーザーの製造方法
CN105393346A (zh) 带贯通电极的配线基板、其制造方法以及半导体装置
JPWO2018026002A1 (ja) 貫通電極基板及び実装基板
JP5362569B2 (ja) インターポーザー及びインターポーザーの製造方法
JP4900508B2 (ja) 貫通電極基板及びその製造方法
CN115831907A (zh) 将玻璃通孔的金属焊盘与玻璃表面分隔开的电介质层
CN106664795B (zh) 结构体及其制造方法
JP2017005081A (ja) インターポーザ、半導体装置、およびそれらの製造方法
JP5058929B2 (ja) 配線基板およびその製造方法
JP2018160607A (ja) 貫通電極基板、貫通電極基板を備える実装基板並びに貫通電極基板の製造方法
CN116889107A (zh) 多层配线基板
JP4890959B2 (ja) 配線基板及びその製造方法並びに半導体パッケージ
US10993332B2 (en) Circuit substrate
JP6354130B2 (ja) 両面配線基板の製造方法、両面配線基板、半導体装置
JP7721953B2 (ja) 多層配線基板
JP6435893B2 (ja) 貫通電極基板の製造方法
JP4882350B2 (ja) 半導体装置の製造方法
JP5590984B2 (ja) 電子装置及びその製造方法

Legal Events

Date Code Title Description
A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20110308

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110315

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110516

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110628

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110826

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20110829

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111206

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111219

R150 Certificate of patent or registration of utility model

Ref document number: 4900508

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150113

Year of fee payment: 3