JP5590984B2 - 電子装置及びその製造方法 - Google Patents
電子装置及びその製造方法 Download PDFInfo
- Publication number
- JP5590984B2 JP5590984B2 JP2010140939A JP2010140939A JP5590984B2 JP 5590984 B2 JP5590984 B2 JP 5590984B2 JP 2010140939 A JP2010140939 A JP 2010140939A JP 2010140939 A JP2010140939 A JP 2010140939A JP 5590984 B2 JP5590984 B2 JP 5590984B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring layer
- insulating layer
- layer
- forming
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
Description
図1〜図13は本発明の第1実施形態の電子装置の製造方法を示す断面図、図14は同じく第1実施形態の電子装置を示す断面図である。
図15は本発明の第2実施形態の電子装置を示す断面図である。第2実施形態では、電子装置として配線基板を例に挙げる。つまり、第1実施形態で説明した多層配線構造を配線基板に適用してもよい。
Claims (10)
- 回路素子が形成された半導体基板と、
前記半導体基板に配置され、前記回路素子に接続された接続パッドと、
前記半導体基板の上に形成され、前記接続パッドを露出する開口部を備え、表面が粗化された保護絶縁層と、
前記回路素子が配置された素子形成領域を取り囲んで配置され、前記保護絶縁層からその厚さ方向に貫通して前記半導体基板にまで至る凹部と、
前記保護絶縁層の開口部に配置され、前記接続パッドに電気的に接続されたバンプ電極と、
前記凹部を埋めると共に、前記保護絶縁層の上に、前記バンプ電極の先端が露出するように形成された第1絶縁層と、
前記第1絶縁層の上に形成され、前記バンプ電極と電気的に接続された第1配線層と、
前記第1配線層の上に形成された第2絶縁層と、
前記第2絶縁層に形成され、前記第1配線層に到達するビアホールと、
前記ビアホールを除く領域の前記第2絶縁層の上に形成された第2配線層と、
前記ビアホール内からその周囲の前記第2配線層の上面を被覆して形成されて前記第1配線層と前記第2配線層とを接続すると共に、導電性ペースト又ははんだからなるビア導体とを有することを特徴とする電子装置。 - 前記バンプ電極の先端と前記第1絶縁層の上面は同一面となっていることを特徴とする請求項1に記載の電子装置。
- 前記第1絶縁層の表面は粗化されていることを特徴とする請求項1又は2に記載の電子装置。
- 前記第1配線層及び前記第2配線層の表面は粗化されていることを特徴とする請求項1乃至3のいずれか一項に記載の電子装置。
- 前記第2絶縁層の上に形成され、前記第2配線層の接続部上に開口部が設けられたソルダレジストを有することを特徴とする請求項1乃至4のいずれか一項に記載の電子装置。
- 回路素子と、
前記回路素子に接続された接続パッドと、
前記接続パッドの上に開口部を備え、表面が粗化された保護絶縁層と
を備えて、複数のチップ領域が画定された半導体ウェハを用意する工程と、
前記半導体ウェハのチップ領域を取り囲む位置に、前記保護絶縁層からその厚さ方向に貫通して前記半導体ウェハにまで至る凹部を形成する工程と、
前記保護絶縁層の開口部内に、前記接続パッドに電気的に接続されるバンプ電極を形成する工程と、
前記凹部を埋めると共に、前記保護絶縁層の上に、前記バンプ電極の先端が露出するように第1絶縁層を形成する工程と、
前記第1絶縁層の上に、前記バンプ電極と電気的に接続される第1配線層を形成する工程と、
前記第1配線層の上に、第2絶縁層の上に金属層が積層された積層膜を形成する工程と、
前記積層膜の上に、前記第1配線層の接続部に対応する部分に開口部が設けられたレジストを形成する工程と、
前記レジストの開口部を通して前記金属層をエッチングすることにより前記金属層に開口部を形成する工程と、
ウェットブラスト法により、前記金属層の開口部を通して前記第2絶縁層をエッチングすることにより、前記第1配線層に到達するビアホールを形成する工程と、
前記ビアホール内からその周囲の前記金属層の上面を被覆するように、導電性ペースト又ははんだからなるビア導体を形成することにより、前記第1配線層と第2配線層となる前記金属層とを前記ビア導体で接続する工程と、
前記ビアホールを形成する工程の後、又は前記ビア導体を形成する工程の後に行われ、前記金属層をパターニングして前記第2配線層を形成する工程とを有することを特徴とする電子装置の製造方法。 - 前記第1絶縁層を形成する工程において、前記バンプ電極の先端と前記第1絶縁層の上面は同一面になることを特徴とする請求項6に記載の電子装置の製造方法。
- 前記第1絶縁層を形成する工程は、前記第1絶縁層の表面を粗化することを含むことを特徴とする請求項6又は7に記載の電子装置の製造方法。
- 前記第1配線層及び前記第2配線層を形成する工程は、前記第1配線層及び前記第2配線層の表面を粗化することを含むことを特徴とする請求項6乃至8のいずれか一項に記載の電子装置の製造方法。
- 前記第2配線層を形成する工程の後に、
前記第2絶縁層の上に、前記第2配線層の接続部上に開口部が設けられたソルダレジストを形成する工程を有することを特徴とする請求項6乃至9のいずれか一項に記載の電子装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010140939A JP5590984B2 (ja) | 2010-06-21 | 2010-06-21 | 電子装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010140939A JP5590984B2 (ja) | 2010-06-21 | 2010-06-21 | 電子装置及びその製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2012004504A JP2012004504A (ja) | 2012-01-05 |
JP2012004504A5 JP2012004504A5 (ja) | 2013-05-16 |
JP5590984B2 true JP5590984B2 (ja) | 2014-09-17 |
Family
ID=45536108
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010140939A Active JP5590984B2 (ja) | 2010-06-21 | 2010-06-21 | 電子装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5590984B2 (ja) |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2857237B2 (ja) * | 1990-08-10 | 1999-02-17 | 古河電気工業株式会社 | 多層回路基板の製造方法 |
JP3423245B2 (ja) * | 1999-04-09 | 2003-07-07 | 沖電気工業株式会社 | 半導体装置及びその実装方法 |
JP3996521B2 (ja) * | 2002-02-22 | 2007-10-24 | 株式会社フジクラ | 多層配線基板用基材の製造方法 |
JP2004055628A (ja) * | 2002-07-17 | 2004-02-19 | Dainippon Printing Co Ltd | ウエハレベルの半導体装置及びその作製方法 |
JP2006278646A (ja) * | 2005-03-29 | 2006-10-12 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
JP4913563B2 (ja) * | 2006-11-22 | 2012-04-11 | 株式会社テラミクロス | 半導体装置の製造方法 |
JP4995551B2 (ja) * | 2006-12-01 | 2012-08-08 | ローム株式会社 | 半導体装置及び半導体装置の製造方法 |
JP4121542B1 (ja) * | 2007-06-18 | 2008-07-23 | 新光電気工業株式会社 | 電子装置の製造方法 |
JP4953132B2 (ja) * | 2007-09-13 | 2012-06-13 | 日本電気株式会社 | 半導体装置 |
JP4787296B2 (ja) * | 2008-07-18 | 2011-10-05 | Tdk株式会社 | 半導体内蔵モジュール及びその製造方法 |
-
2010
- 2010-06-21 JP JP2010140939A patent/JP5590984B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2012004504A (ja) | 2012-01-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9484223B2 (en) | Coreless packaging substrate and method of fabricating the same | |
JP5590985B2 (ja) | 半導体装置及びその製造方法 | |
US8399779B2 (en) | Wiring board and method of manufacturing the same | |
US8067695B2 (en) | Wiring board and method of manufacturing the same | |
JP5471268B2 (ja) | 貫通電極基板及びその製造方法 | |
US10774427B2 (en) | Fabrication method of substrate having electrical interconnection structures | |
US9681546B2 (en) | Wiring substrate and semiconductor device | |
JP6247032B2 (ja) | 配線基板、半導体装置及び配線基板の製造方法 | |
KR101131288B1 (ko) | 인쇄회로기판 및 그 제조방법 | |
JP3707481B2 (ja) | 半導体装置の製造方法 | |
JP2010147152A (ja) | 配線基板及びその製造方法 | |
JP6228785B2 (ja) | 配線基板、半導体装置及び配線基板の製造方法 | |
JP6418757B2 (ja) | 配線基板及びその製造方法と半導体装置 | |
JP2016018806A (ja) | 配線基板、配線基板の製造方法 | |
JP5272729B2 (ja) | 半導体パッケージおよび半導体パッケージの製造方法 | |
JP4170266B2 (ja) | 配線基板の製造方法 | |
TWI419630B (zh) | 嵌入式印刷電路板及其製造方法 | |
JP5466096B2 (ja) | 半導体装置及びその製造方法 | |
JP2005026301A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
US7544599B2 (en) | Manufacturing method of solder ball disposing surface structure of package substrate | |
JP5590984B2 (ja) | 電子装置及びその製造方法 | |
US10431533B2 (en) | Circuit board with constrained solder interconnect pads | |
JP2010092974A (ja) | 半導体装置及びその製造方法、並びに電子装置 | |
JP5118614B2 (ja) | 半導体装置の製造方法 | |
JP2003347477A (ja) | 基板、半導体パッケージ用基板、半導体装置及び半導体パッケージ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Effective date: 20130402 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130402 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131029 |
|
A977 | Report on retrieval |
Effective date: 20131031 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131126 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140722 |
|
A61 | First payment of annual fees (during grant procedure) |
Effective date: 20140729 Free format text: JAPANESE INTERMEDIATE CODE: A61 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Country of ref document: JP Ref document number: 5590984 |