JP2005317704A - 半導体装置、配線基板および配線基板製造方法 - Google Patents

Abstract

【課題】 半導体チップの微細化、多ピン化に伴い、ベース基板及び半導体チップ間の熱膨張率差に起因する内部応力が発生し、反り等の信頼性の問題が生じていた。
【解決手段】 配線基板２としてシリコンからなるベース基板３の片面に有機絶縁樹脂を含んで構成した配線層７が形成され、反対のチップ装着面にも有機絶縁樹脂層８が形成されており、シリコンと有機絶縁樹脂との熱膨張係数差による基板内部応力は、表裏の有機絶縁樹脂によって均衡化されることから、反りの少ない配線基板となる。配線層７の最上層の電極に形成された外部接続バンプ５ｂから、配線層７、貫通孔６、内部接続バンプ５ａを経由して、半導体チップ１の電極端子へと電気的、機械的に接続している。シリコンからなるベース基板３と半導体チップ１の熱膨張率は同等で、配線層７より小さいので内部応力は非常に小さくできる。
【選択図】 図１

Description

本発明は、半導体装置、半導体装置に用いる配線基板および配線基板製造方法に関し、特にフェイスダウン方式であるフリップチップタイプ半導体装置、フリップチップタイプ半導体装置に用いる配線基板および配線基板製造方法に関する。

本発明に関する現時点での技術水準をより十分に説明する目的で、本願で引用され或いは特定される特許、特許出願、特許公報、科学論文等の全てを、ここに、参照することでそれらの全ての説明を組入れる。

近年、半導体パッケージの実装密度を向上させるために、パッケージの小型化、微細化、多ピン化が進んでいる。しかしながら実装歩留まりを考慮すると、できるだけ電極端子ピッチを広く保つ必要がある。そのため、小型化、多ピン化に対応する技術として電極端子をエリアに配置することが有効である。これは、半導体パッケージとマザーボードとを接続する２次実装においては、インターポーザ基板上にエリア配置されたはんだバンプを通して電極をマザーボードと接続するボール・グリッド・アレイ型の半導体パッケージング技術を指し、半導体チップとインターポーザ基板とを接続する１次実装においては、半導体チップの機能面上にはんだバンプや金バンプなどを同じくエリア配置して接続するフリップチップ接続技術を指す。

図１０は、従来の半導体装置の構造を示す断面図である。ここで、１は半導体チップ、２は配線基板、５ａは内部接続バンプ、４は封止樹脂、５ｂは外部接続バンプを示している。このような半導体パッケージング技術とフリップチップ接続技術とを用いた半導体装置は、図１０に示すようなフリップチップ・ボール・グリッド・アレイ（ＦＣＢＧＡ）であり、小型化、微細化、多ピン化に有利である他、半導体チップとインターポーザ基板を金ワイヤで接続するワイヤボンディングタイプの半導体パッケージと比較し配線抵抗が小さく高速動作性により適していることから今後の用途拡大が期待される。また、インターポーザ基板材料は樹脂材料とセラミック材料に大別されるが、製造コストおよび電気特性の面で優位性がある樹脂材料基板が多く用いられている。またフリップチップ接続技術を用いた例として、シリコンに近い低熱膨張係数を有するポリマ材料に配線が形成されスルーホールによりチップと配線が接続された構造が示されている（例えば、特許文献１参照。）。この構造もワイヤボンディングに比べ実装面積が低減するとともに接続距離が短くなること、さらには熱膨張係数をシリコンと近づけたことで熱応力の緩和を図っている。

これまでＬＳＩの開発は、トランジスタの寸法を１／ｋにすると集積度がｋ^２倍、動作速度がｋ倍になるというスケーリング則に沿って進められてきたが、微細化の進行および高速動作の要求により配線抵抗（Ｒ）、配線間容量（Ｃ）の増加によるいわゆるＲＣ遅延が無視できなくなり、配線抵抗を下げるために配線材料への銅の採用、配線間容量を下げるために層間絶縁膜に低誘電率膜（Ｌｏｗ−ｋ膜）の適用が有望視されている。このほか、ＬＳＩを高周波領域で安定動作させるには電源電圧の安定化および高周波ノイズ対策のためデカップリングコンデンサの配置が必須であり、貫通孔を有するシリコン単体あるいはシリコン含有絶縁膜からなる基板、又はサファイアからなる基板上に大容量のコンデンサが形成されたコンデンサ装置およびコンデンサ装置が実装されたモジュールが提案されている（例えば、特許文献２参照。）。

また、ＬＳＩの高集積化および１チップ内に様々な機能素子と記憶素子等を作り込みシステムを形成するシステム・オン・チップ技術の発展による多ピン化の進行は、フリップチップの電極エリア配置による小型化や微細化を相殺してなお半導体チップを大型化する傾向にある。

特開平０８−１６７６３０号公報 特開２００２−００８９４２号公報

しかしながら、従来技術では、図１０に示すフリップチップタイプ半導体装置の構造において、インターポーザ基板に樹脂基板を用いた場合、主にシリコンを母材とする半導体チップの線膨張率が室温で約２．６ｐｐｍ／℃であるのに対し、樹脂基板のそれは１５ｐｐｍ／℃前後とその差が大きく、熱膨張率差に起因した大きな内部応力が半導体装置に内在することになる。現在は半導体チップとインターポーザ基板の接合部間隙に樹脂を充填し補強することで信頼性を維持しているが、今後の外部端子増加に伴う半導体チップ大型化の進行は内部応力の増加に直結し、信頼性を確保できなくなることが予想される。前記特許文献２に開示の半導体装置構造においても半導体チップはコンデンサを形成した有機層上に接続されており、膨張係数の違いによる熱応力集中の課題は回避されない。また前記特許文献１に開示の接続構造も含め、シリコンに熱膨張係数を合わせたインターポーザ基板に実装されたパッケージはマザーボードに実装する場合に熱膨張差による内部応力により信頼性が低下するという課題を持つ。

さらにＲＣ遅延対策の一つとして適用が考えられているＬｏｗ−ｋ膜はシリコン酸化（ＳｉＯ_２）膜にフッ素、水素、有機などをドープしたり、ポーラス化した材料によって誘電率を下げたりしているため、従来のシリコン酸化膜などの層間絶縁膜に比べて脆弱であることが知られている。これは前述の半導体チップとインターポーザ基板間線膨張率差により発生する内部応力の許容限界が低下することを意味し、今後微細化、多ピン化を進めた際に信頼性上の問題を引き起こす。

さらに近年、鉛による地下水汚染対策として従来よりはんだ材料に使用されてきた錫／鉛はんだを鉛フリーはんだに置き換える動向にあり、エレクトロニクス業界においても各社鉛入りはんだを全廃する予定である。それに伴い、はんだ自身の組織変化によって接合部に発生した応力を小さくする応力緩和効果を持つ錫／鉛はんだとは異なり、錫ベースとなる鉛フリーはんだでは応力緩和効果が非常に小さく、結果として内部応力が増加することになり、今後微細化、多ピン化を進めた際に信頼性上の問題を引き起こす。

従って、本発明の目的は、上記問題点の無い半導体装置を提供することにある。

更に、本発明の目的は、配線基板の熱膨張率差に起因する内部応力が低減され、信頼性が向上し、更なる微細化及び多ピン化に対応できる半導体装置を提供することにある。

更に、本発明の目的は、上記問題点の無い半導体装置用配線基板を提供することにある。

更に、本発明の目的は、配線基板の熱膨張率差に起因する内部応力が低減され、信頼性が向上し、更なる微細化及び多ピン化に対応できる半導体装置用配線基板を提供することにある。

更に、本発明の目的は、上記問題点の無い半導体装置用配線基板の製造方法を提供することにある。

更に、本発明の目的は、配線基板の熱膨張率差に起因する内部応力が低減され、信頼性が向上し、更なる微細化及び多ピン化に対応できる半導体装置用配線基板の製造方法を提供することにある。

本発明の第一の側面によれば、半導体チップが配線基板にフリップチップ実装されている半導体装置であって、前記配線基板は、ベース基板と、該ベース基板の片面の配線層形成面に形成された絶縁層と配線とを有する配線層と、前記半導体チップを搭載する前記ベース基板の前記配線層形成面の裏面であるチップ装着面に形成された電極と、前記配線層形成面に形成された前記配線層と前記チップ装着面に形成された前記電極とを電気的に接続する前記ベース基板に形成された貫通孔と、前記チップ装着面の前記電極を避けて形成された有機絶縁樹脂層とを含み、前記半導体チップの電極の夫々に対応する唯一の前記ベース基板に設けられた前記貫通孔にて電気的に前記配線層に接続されていることを特徴とし、かつ前記ベース基板の熱膨張率は、前記半導体チップと同等もしくは前記配線層の熱膨張率以下であり、前記半導体チップは、前記チップ装着面にフェイスダウンで接続されている半導体装置を提供する。更に、前記半導体チップの熱膨張率は前記配線層の熱膨張率より低いことが望ましい。

本構成により、半導体チップが配線基板のベース基板に搭載されるため、半導体チップとベース基板との熱膨張差を抑えることができ、半導体チップと配線基板との接続信頼性を向上させることができる。また、本構成をマザーボード基板に実装する場合には、配線基板の配線層がマザーボード基板に対向し、マザーボード基板とベース基板との間には配線層が存在するため、配線層はマザーボード基板とベース基板間の熱膨張差に起因する応力を緩和することができ、電気的接続信頼性を向上させることができる。この説明で、本発明の配線基板が実装される基板として、マザーボード基板を例に説明したが、必ずしもこれに限る必要はなく、本発明の配線基板が実装される基板であり、前記ベース基板とは別の基板であればよく、本明細書において、支持基板は、前記ベース基板とは別の基板で本発明の配線基板が実装される基板を意味するものとする。

前記ベース基板の材料は、シリコン、セラミック及び感光性ガラスのいずれかで構成し得る。

前記チップ装着面における前記半導体チップ搭載位置の外周部の少なくとも一部に補強枠材であるスティフナ等が貼り付けられてもよい。更に前記補強枠材には、放熱材であるヒートシンクを配して半導体装置を構成してもよい。

前記ベース基板の有機絶縁樹脂層形成面、前記配線層形成面及び前記配線層の少なくとも一方に、機能素子が形成されてもよい。

本発明の第二の側面によれば、半導体チップをフリップチップ実装する配線基板であって、ベース基板と、該ベース基板の片面の配線層形成面に形成された絶縁層と配線とを有する配線層と、前記半導体チップを搭載する前記ベース基板の前記配線層形成面の裏面であるチップ装着面に形成された電極と、前記配線層形成面に形成された前記配線層と前記チップ装着面に形成された前記電極とを電気的に接続する前記ベース基板に形成された貫通孔と、前記チップ装着面の前記電極を避けて形成された有機絶縁樹脂層とを含み、前記半導体チップの電極の夫々に対応する唯一の前記ベース基板に設けられた前記貫通孔にて電気的に前記配線層に接続されていることを特徴とし、かつ前記ベース基板の熱膨張率は、前記半導体チップと同等もしくは前記配線層の熱膨張率以下である配線基板を提供する。更に、前記半導体チップの熱膨張率は前記配線層の熱膨張率より低いことが望ましい。

本構成により、本発明の第一の側面による半導体装置に関し前述した効果が得られる。

前記ベース基板の材料は、シリコン、セラミック及び感光性ガラスのいずれかで構成し得る。

前記チップ装着面における前記半導体チップ搭載位置の外周部の少なくとも一部に補強枠材であるスティフナが貼り付けられてもよい。

前記ベース基板の有機絶縁樹脂層形成面、配線層形成面及び前記配線層の少なくとも一方に、機能素子が形成されてもよい。

本発明の第三の側面によれば、ベース基板と当該ベース基板の片面の配線層形成面に形成する絶縁層と配線とを有する配線層と、前記チップ装着面の前記電極を避けて形成された有機絶縁樹脂層とからなり、半導体チップをフリップチップ実装する配線基板を製造する配線基板製造方法であって、前記ベース基板の前記配線層形成面側から非貫通孔を形成する工程と、前記非貫通孔を導電性材料で孔埋めして前記配線層形成面に第１の電極を形成する工程と、前記配線層形成面に前記配線層を形成する工程と、前記配線層形成面の裏面から前記ベース基板を薄くして前記非貫通孔を露出させ前記半導体チップを搭載する第２の電極を形成する工程と、前記電極を避けて形成された有機絶縁樹脂層を形成する工程とを含む配線基板製造方法を提供する。

前記配線層を形成する工程において、前記ベース基板の有機絶縁樹脂層形成面、前記配線層形成面及び前記配線層の少なくとも一方に、機能素子を形成してもよい。

本発明の第四の側面によれば、ベース基板と当該ベース基板の片面の配線層形成面に形成する配線層とからなり、半導体チップをフリップチップ実装する配線基板を製造する配線基板製造方法であって、前記ベース基板の前記配線層形成面に配線層を形成する工程と、前記配線層形成面の裏面側から前記ベース基板のみを貫通する貫通孔を形成する工程と、前記貫通孔を導電性材料で埋め前記配線層形成面の裏面に前記半導体チップを搭載する電極を形成する工程と、前記電極を避けて形成された有機絶縁樹脂層を形成する工程とを含む配線基板の製造方法を提供する。

前記配線層を形成する工程において、前記ベース基板の有機絶縁樹脂層形成面、前記配線層形成面及び前記配線層の少なくとも一方に、機能素子を形成してもよい。

前述の本発明の第一乃至第四の側面によれば、半導体装置、配線基板および配線基板製造方法は、半導体チップが熱膨張率の近い物性を持つ配線基板のベース基板に接続されるため熱膨張率ミスマッチに起因する内部応力が大幅に低減され、さらに、半導体装置のマザーボードへの実装、および使用環境下での温度変化による内部応力の変化も低減されることから信頼性を向上することができ、今後の外部端子増加に伴う半導体チップの大型化、層間絶縁膜への脆弱なＬｏｗ−ｋ膜の適用、環境対応のはんだ鉛フリー化によるはんだの応力緩和減少など、内部応力の許容レベル低下をクリアすることを可能にする。

さらに、配線基板の配線層の形成において剛性の高いベース基板上に形成するため、微細な配線パターン形成に対し有利であると共に、半導体装置製造工程をほぼすべてウェハレベルで処理可能なことから、生産効率が高く製造コストを削減することが可能となる。

さらに、配線基板のチップ装着面の裏面に形成されている配線層の大部分の体積を占める層間絶縁膜に使用されている樹脂材料と、ベース基板との間の熱膨張率差に起因して生じる応力に対して、チップ装着面にも有機絶縁樹脂層を形成したことにより、これら熱膨張係数差から生じる基板内応力の表裏面での均衡化を図ることが可能となり、配線基板の反りを抑えられることから、基板製造性、実装性、更には信頼性をも向上することが可能となる。

さらに、ベース基板の何れかの面上もしくは配線層に、コンデンサ、抵抗、インダクタ等の機能素子を形成した構成とすることにより、配線層内の最適な位置にコンデンサ、抵抗、インダクタ等の機能素子を配置することで高周波特性の向上や高機能化が可能となり、また実装面積を小さくし、設計自由度を向上させることが可能となる。

さらに、熱膨張率が小さく剛性の高いベース基板の上に配線層を積層することにより、樹脂系基材の上に配線層を積層する場合に比べ、より微細な配線パターンを形成することが可能となる。

（半導体装置の第１の実施の形態）
以下、本発明の実施の形態を図面に基づいて詳細に説明する。図１は、本発明に係る第１の実施の形態における半導体装置の構造を示す断面図である。図６（ａ）乃至図６（ｇ）は、本発明に係る第１乃至第５の実施の形態において半導体装置の配線基板の第１製造方法例に関する各工程における第1の配線基板を示す断面図である。図７は、本発明に係る第１乃至第５の実施の形態における半導体装置の第２の配線基板を示す断面図である。図８は、本発明に係る第１乃至第５の実施の形態における半導体装置の第３の配線基板を示す断面図である。

第１の実施の形態は、図１を参照すると、配線基板２としてシリコンからなるベース基板３の片面に単層又は多層の配線層７が形成されており、配線層７の最上層の電極には、外部接続バンプ５ｂが形成されている。ベース基板３には、配線層７と、ベース基板３の配線層７が形成されていない面（以下、チップ装着面と称す）上の電極端子とを電気的に接続する貫通孔６が形成されており、さらにチップ装着面には電極端子を避けて有機絶縁樹脂層８が形成されている。チップ装着面の電極端子と半導体チップ１の電極端子とは、錫／鉛はんだ等の内部接続バンプ５ａによって電気的、機械的に接続されている。また、シリコンからなるベース基板３の熱膨張率は、半導体チップ１と同等であると共に、配線層７の熱膨張率以下となっており、半導体チップ１とベース基板３との間の熱膨張率差に起因した応力が非常に小さい。従って、接合強度の一部を担うために半導体チップ１と配線基板２との隙間をエポキシ系樹脂等の封止樹脂によって必ずしも埋める必要はないが、図１のように周囲環境との遮断のため必要に応じて半導体チップ1と配線基板２との間に封止樹脂４を封入し補強してもよい。
（半導体装置の第２の実施の形態）
図２は、本発明に係る第２の実施の形態における半導体装置の構造を示す断面図である。第1の実施の形態においては、電極を除いたチップ装着面全面に有機絶縁樹脂層８を形成しているが、バンプピッチが非常に小さく、個々のバンプの電極部のみ有機絶縁樹脂層８を開口することが困難な場合には、図２のようにバンプ接続する範囲全面を開口して有機絶縁樹脂層を形成してもよい。
（半導体装置の第３の実施の形態）
図３は、本発明に係る第３の実施の形態における半導体装置の構造を示す断面図であり、有機絶縁樹脂層として、熱可塑性等の熱により軟化可能な樹脂材料を用いて熱可塑性樹脂層９を構成した例である。このように、熱により軟化可能な樹脂を用いて構成したことにより、有機絶縁樹脂層を貫通してバンプと電極とを接続することが可能となり、電極部を開口する必要がなくなるとともに、チップ装着と同時に樹脂封止が一括で行えることから、基板製造コスト、チップ組み立てコストをさらに低減することも可能となる。
（半導体装置の第４の実施の形態）
図４は、本発明に係る第４の実施の形態の半導体装置の構造を示す断面図である。チップ装着面の有機絶縁樹脂層上には図４のように直付けあるいはボンディングワイヤ１１を介して他の電子部品１０を装着することも可能であり、配線基板２を通してマザーボード上の電子部品と接続する場合と比較して、接続距離が短くなることから電気特性面で有利であるとともに、半導体実装装置、あるいはその搭載製品の小型化も期待できる。
（半導体装置の第５の実施の形態）
図５は、本発明に係る第５の実施の形態における半導体装置の構造を示す断面図である。近年の半導体チップは、高性能化、高周波化に伴い、発熱量は増大しており、このように発熱の大きい半導体チップに対しては、スティフナ１２を介して放熱のためヒートシンク１３を貼り付けた図５のような構造としてもよい。
（配線基板の第１の製造方法における実施の形態）
次に、第１乃至第５の実施の形態における配線基板２の第１の製造方法について図６（ａ）乃至図６（ｇ）を参照して詳細に説明する。

図６（ａ）に示すように、ベース基板３のシリコンウェハ上に無機絶縁層１４ａであるシリコン酸化膜（ＳｉＯ_２膜）を形成後、リソグラフィー工程により孔形成位置をパターニングして、絶縁層１４ａを開口し、更に、リアクティブ・イオン・エッチング（ＲＩＥ）により、深さ１１０μｍの非貫通孔を形成する。なお、非貫通孔の孔径は、直径約８０μｍとし、孔の間隔は、約１５０μｍとした。ＲＩＥは、反応性ガスプラズマ中の活性化原子の反応で酸化膜を除去する方法であり、ドライエッチング法と同様異方性を持たせたエッチング除去が可能である。

次に、図６（ｂ）に示すように、非貫通孔の形成面に無機絶縁層１４ｂであるＴＥＯＳ（Ｓｉ（ＯＣ_２Ｈ_５）_４）膜をプラズマＣＶＤ法で、メッキシード層の銅（Ｃｕ）膜（図示せず）をスパッタリングで順次形成する。本構造のような比較的深い孔の全面にＣＶＤ法で成膜する場合、その形状から孔の側面には成膜され難い。そこで成膜直後から被覆性の良い膜を形成できるＴＥＯＳ膜を無機絶縁層１４ｂとして選択した。次にメッキのダマシン法にて非貫通孔を導体１５であるＣｕで充填し、ケミカル・メカニカル・ポリッシング（ＣＭＰ）で導体１５の表面を平坦化する。ダマシン法の他に、ＣＶＤ法で導電体を充填することも可能であり、導電体には金属材料の他に導電性樹脂を用いることもできる。

次に、図６（ｃ）に示すように、ＣＭＰ処理した上層のＣｕ膜をエッチングでパターニングし、層間絶縁樹脂層１６形成、ビア穴形成、デスミア処理、配線１８形成を順次繰り返して多層配線層を形成するビルドアップ工法により配線層7を形成する。なお、図６（ｃ）には、配線層７が３層である例を示したが、３層に限定されるものではない。

配線層７の形成の際に、コンデンサ、抵抗、インダクタ等の機能素子を作り込むことによって高速動作性の向上などが期待でき、例えば層間絶縁樹脂層１６の一部を強誘電体材料とし、配線層７内の電源ラインとグランドラインで挟み込む構造を形成して平行平板型のコンデンサを内臓させ、デカップリング・キャパシタとして機能させることができる。その後、最上層配線の電極１９ａ以外をポリイミドなどのソルダーレジスト１７で被覆し、外部接続バンプ形成側の構造が完成する。

ここでは配線層７内にコンデンサ、抵抗、インダクタなどの機能素子を配線層７に形成しているが、導電体が充填されたビアが形成されたシリコン基板上に薄膜プロセスを使用しコンデンサなどの機能素子を形成してもよいシリコン上への形成なので従来の半導体拡散プロセスを流用することが可能であり、精度が高く、設備投資などのコストが抑制され低コスト化が可能となる。

次に、図６（ｄ）に示すように、シリコンの薄化処理の前に配線層形成側の表層保護のため支持体２０で被覆する。ウェハを反転させ、約７００μｍのシリコンの部分を機械研磨により約２００μｍまで薄くした後、ＲＩＥによりさらに厚さ約１００μｍになるまで薄くし非貫通孔を露出させる。

配線基板の第１の製造方法では、生産コスト・生産効率を考慮し機械研磨とＲＩＥ法の組み合わせで薄化を行った。機械研磨後の表面には通常歪みを持った層が形成され、条件によってはマイクロクラックが発生し信頼性劣化の原因となる可能性があるため、機械研磨による除去量、および切削速度などの条件には充分配慮する必要がある。また、信頼性に影響を与えない範囲であればすべて機械研磨で薄化を行うこともできる。

次に、図６（ｅ）に示すように、ＲＩＥ処理後の面は貫通孔露出部とそれ以外で材質差異によるエッチング速度差から段差が発生する。そこで、ＲＩＥ処理した面をＣＭＰにより平坦化すると同時に無機絶縁層１４ｂを完全に除去して銅を露出させる。その上に無機絶縁層１４ｃのＳｉＯ_２膜を形成し、フォトリソ工法によりパターニングする。

次に、図６（ｆ）に示すように、無機絶縁層１４ｃの開口部に第２の電極１９ｂを形成後シリコン窒化膜（ＳｉＮ膜）の無機カバー膜２１を形成する。
最後に、図６（ｇ）に示すように、電極１９ｂを避けて有機絶縁樹脂層８を形成した後、支持体２０を剥離除去して配線基板２が完成する。配線基板の第１の製造方法では、無機絶縁層１４ａ、１４ｂ、１４ｃや無機カバー膜２１にＳｉＯ_２、ＳｉＮを用いたが、それ以外に比較的低温で成膜可能なプラズマＣＶＤ法でＳｉＣ、ＳｉＯＦ、ＳｉＯＣを用いることもできる。ここで、有機絶縁樹脂層８はその形成工程の加熱により収縮方向に内部応力が発生していることから、支持体２０が除去されると、剛性の低下による基板反りが発生する。この反りを低減するためには、有機絶縁樹脂層８の物性は、熱膨張係数が層間絶縁樹脂層１６と同等より大きい、または、ヤング率が層間絶縁樹脂層１６と同等より大きい材料で構成することが望ましい。
図６（ａ）乃至図６（ｇ）に示す工程により製造されたウェハ状の配線基板２に半導体チップ１をフェイスダウン実装し、適宜封止樹脂４で補強した後、個片化し、外部接続バンプ５ｂを形成して所要の半導体装置とする。このプロセスでは、ウェハ状態で最終工程近くまで作業を進めるため生産効率が高く、生産、検査コストを削減することができる。

また、本発明において、層間絶縁樹脂層１６は、マザーボード基板を一例とする支持基板と配線基板との熱膨張差を緩和できる材料であればよいが、支持基板とベース基板３の熱膨張率を考慮して選択されることが望ましく、さらに、望ましくは、層間絶縁樹脂層１６の熱膨張率が、支持基板の熱膨張率より小さく、ベース基板の熱膨張率より大きい材料である。

第１乃至第５の実施の形態では、半導体チップ１と、配線基板２のベース基板３とにシリコンを用いている（第１の配線基板）がシリコンに限定されず、ベース基板３には、熱膨張率が半導体チップ１の熱膨張率と同等もしくは配線層７の熱膨張率以下の材料を用い、シリコン以外では、例えば、セラミック又は微細孔の形成が可能な感光性ガラスを用いることができる。ベース基板３を感光性ガラスとした場合には、非貫通孔ではなく初めに貫通孔を形成した後、ガラス板両面の導通処理および配線層形成を行う。具体的には孔形成パターンを描いたマスクを感光性ガラス上に乗せ、所定波長成分を有する紫外線で露光、熱処理による現像を行い結晶化した部分を酸で除去して貫通孔を有するベース基板３とする。このようにベース基板の材料として、ガラスを用いた場合には、シリコンを用いる際に必要であった無機絶縁層は図７（第２の配線基板）に示したように必ずしも形成する必要はない。さらに、有機絶縁樹脂層の高さを超えるバンプ高さの確保が困難な場合においては、図８（第３の配線基板）のように貫通穴を埋め込んだ導体上に、さらにめっきで導体を積み上げ電極１９ｂを形成してもよい。
（配線基板の第２の製造方法における実施の形態）
図９（ａ）乃至図９（ｆ）は、本発明に係る第１乃至第５の実施の形態における半導体装置の配線基板の第２の製造方法例に関する各工程における配線基板の断面図である。第１の製造方法では、ベース基板３に非貫通孔を形成し、導体１５で埋めた後配線層７を形成したのに対し、本第２の製造方法においては最初にベース基板３上へ配線層７を形成した後、貫通孔および裏面電極の形成を行って配線基板２を完成させる点が異なる。

まず図９（ａ）に示すように、厚さ約７００μｍのシリコンのベース基板３上に無機絶縁層１４ａ、配線層７を第１の製造方法と同じ方法で形成する。

配線層７表面を支持体２０で被覆して保護し、反転してベース基板３を裏面より厚さ約８０μｍまで機械研削除去する。次に、図９（ｂ）に示すように、ベース基板３のシリコンウェハ上に無機絶縁層１４ｃであるＳｉＯ_２膜を形成後、フォトリソグラフィ工程により孔形成位置をパターニング、無機絶縁層１４ｃを開口し、ＲＩＥ除去により貫通孔を形成し、配線層７最下層の配線を露出させる。次に、貫通孔の側面および上面を無機絶縁層１４ｂであるＴＥＯＳ膜で絶縁する。

その後、図９（ｃ）に示すようにダマシン法によって導体１５であるＣｕを充填しＣＭＰによる表面平坦化を行った後、図９（ｄ）に示すように電極１９ｂを形成し、更に、図９（ｅ）に示すようにＳｉＮの無機カバー膜２１を形成する。最後に、図９（ｆ）に示すように有機絶縁樹脂層８を形成してウェハ状の配線基板２が完成する。
（配線基板の第３の製造方法における実施の形態）
第１の製造方法では、シリコンよりなるベース基板に貫通孔を形成した後、配線層を形成して支持体に貼り付け、裏面よりシリコンを薄く加工して半導体チップ１の搭載面を露出させることで配線基板２を形成した。第２の製造方法では、シリコン基板上に配線層７を形成し、その裏面からシリコンを薄く加工し、その後に貫通孔を形成して半導体チップ１の搭載面を形成し配線基板２を形成した。

いづれの場合も半導体チップ１の搭載面を最終的に加工しているが、ここでは配線基板の第３の製造方法について説明する。まず、ベース基板２にＲＩＥにより貫通孔となるビアを形成し、内壁の絶縁膜形成、導電体の充填、ＣＭＰによる平坦化を順次実施して、半導体チップ１を搭載するためのパッドを形成する。この後この面を支持体に貼り付け、裏面よりシリコン薄型化のための機械研削加工、ドライエッチング加工を適宜組み合わせて、貫通電極を形成する。この後、多層配線層を形成し、外部端子を形成して配線基板とする。この方法によれば、半導体チップ１の搭載面の電極形成工程、またコンデンサなどの機能素子を形成する工程など比較的高い精度が要求される工程を支持体や多層配線層を形成する前に半導体製造の拡散工程による技術を利用することができると言う利点を有する。

これら第１乃至第３の製造方法においては貫通ビア径を８０μｍとしているが、ビアを形成する際の穴あけ工程については１５０μｍ程度の大口径も可能である。電極の配列ピッチにもよるが、高密度化の観点からはビア径は小さい方が望ましく、５０μｍ以下が採用される。ビア形成の工法を選択することで１０μｍ程度までは実施可能である。

また、ビアを露出させる工程をシリコンの機械研削によりシリコンとビアに充填した導電体を一括して加工する場合は導電体が研削砥石に目詰まりしやすく、加工面が粗くなり、歩留まりを低下させることが考えられる。このためビア径は加工するシリコンウエハに対して面積で２％以下が望ましく、８インチウェハに４０００ピンの基板が６０個取れるようなレイアウトとした場合、貫通ビアの直径は３０μｍ以下が最も適し、ビアに導電材料を充填する工程の観点から充填性を重視すると１０μｍ以上が望ましい。

以上説明したように、本発明の半導体装置、配線基板および配線基板製造方法によれば、半導体チップ１が熱膨張率が近い物性を持つベース基板３を含んで配線基板２を構成したことにより、従来の樹脂のみで絶縁層を構成した配線基板と比べて熱膨張率ミスマッチに起因する内部応力が大幅に低減され、さらに、半導体装置のマザーボードへの実装、および使用環境下での温度変化による内部応力の変化も低減されることから信頼性を向上することができ、今後の外部端子増加に伴う半導体チップ１の大型化、層間絶縁膜への脆弱なＬｏｗ−ｋ膜の適用、環境対応のはんだ鉛フリー化によるはんだの応力緩和減少など、内部応力の許容レベル低下をクリアすることができるという効果を奏する。

さらに、本発明によれば、ベース基板のチップ装着面側にも有機絶縁樹脂層を形成した構造としたことにより、ベース基板と配線層７の熱膨張率差に起因する応力を両面の有機絶縁樹脂で均衡させた構成をとることが可能となることから、配線基板の反りを防止でき、配線基板製造工程や、チップ実装工程での作業性向上、歩留まり向上、更には製造品質の向上という効果を奏する。

さらに、本発明によれば、配線基板２の配線層７の形成において剛性の高いベース基板３上に形成するため、微細な配線パターン形成に対し有利であると共に、半導体装置製造工程をほぼすべてウェハレベルで処理可能なことから、生産効率が高く製造コストを削減することができるという効果を奏する。

さらに、本発明によれば、ベース基板３の有機絶縁樹脂層形成面、配線層形成面、あるいは配線層７の少なくとも１方に、コンデンサ、抵抗、インダクタ等の機能素子を形成した構成とすることにより、配線層７内の最適な位置にコンデンサ、抵抗、インダクタ等の機能素子を配置することで高周波特性の向上や高機能化が可能となり、また実装面積を小さくし、設計自由度を向上させることができるという効果を奏する。

さらに、本発明によれば、熱膨張率が小さく剛性の高いベース基板３の上に配線層７を積層することにより、樹脂系基材の上に配線層７を積層する場合に比べ、より微細な配線パターンを形成することができるという効果を奏する。

なお、本発明が上記各実施の形態に限定されず、本発明の技術思想の範囲内において、各実施の形態は適宜変更され得ることは明らかである。また、上記構成部材の数、位置、形状等は上記実施の形態に限定されず、本発明を実施する上で好適な数、位置、形状等にすることができる。なお、各図において、同一構成要素には同一符号を付している。

本発明に係る半導体装置、半導体装置に用いる配線基板および配線基板製造方法は、半導体チップが配線基板にフリップチップ実装されている半導体装置であれば、あらゆるものに適用することが可能であり、その利用の可能性において何ら限定するものではない。

幾つかの好適な実施の形態及び実施例に関連付けして本発明を説明したが、これら実施の形態及び実施例は単に実例を挙げて発明を説明するためのものであって、限定することを意味するものではないことが理解できる。本明細書を読んだ後であれば、当業者にとって等価な構成要素や技術による数多くの変更および置換が容易であることが明白であるが、このような変更および置換は、添付の請求項の真の範囲及び精神に該当するものであることは明白である。

本発明に係る第１の実施の形態における半導体装置の構造を示す断面図である。 本発明に係る第２の実施の形態における半導体装置の構造を示す断面図である。 本発明に係る第３の実施の形態における半導体装置の構造を示す断面図である。 本発明に係る第４の実施の形態における半導体装置の構造を示す断面図である。 本発明に係る第５の実施の形態における半導体装置の構造を示す断面図である。 図６（ａ）乃至図６（ｇ）は、本発明に係る第１乃至第５の実施の形態において半導体装置の配線基板の第１製造方法例に関する各工程における第1の配線基板を示す断面図である。 本発明に係る第１乃至第５の実施の形態における半導体装置の第２の配線基板を示す断面図である。 本発明に係る第１乃至第５の実施の形態における半導体装置の第３の配線基板を示す断面図である。 図９（ａ）乃至図９（ｆ）は、本発明に係る第１乃至第５の実施の形態において半導体装置の配線基板の第２製造方法例に関する各工程における配線基板を示す断面図である。 従来の半導体装置の構造を示す断面図である。

符号の説明

１ 半導体チップ
２ 配線基板
３ ベース基板
４ 封止樹脂
５ａ 内部接続バンプ
５ｂ 外部接続バンプ
６ 貫通孔
７ 配線層
８ 有機絶縁樹脂層
９ 熱可塑性樹脂層
１０ 電子部品
１１ ボンディングワイヤ
１２ スティフナ
１３ ヒートシンク
１４ａ、１４ｂ、１４ｃ 無機絶縁層
１５ 導体
１６ 層間絶縁樹脂層
１７ ソルダーレジスト
１８ 配線
１９ａ、１９ｂ 電極
２０ 支持体
２１ 無機カバー膜

Claims (20)

1. 半導体チップが配線基板にフリップチップ実装されている半導体装置であって、前記配線基板は、ベース基板と、該ベース基板の片面の配線層形成面に形成された絶縁層と配線とを有する配線層と、前記半導体チップを搭載する前記ベース基板の前記配線層形成面の裏面であるチップ装着面に形成された電極と、前記配線層形成面に形成された前記配線層と前記チップ装着面の裏面とに形成された前記電極とを電気的に接続する前記ベース基板に形成された貫通孔と、チップ装着面の配線層形成面に形成された有機絶縁樹脂層とを含み、前記ベース基板の熱膨張率は、前記半導体チップと同等もしくは前記配線層の熱膨張率以下であり、前記半導体チップは、前記チップ装着面にフェイスダウンで接続されていることを特徴とする半導体装置。
2. 前記ベース基板の材料は、シリコン、セラミック及び感光性ガラスのいずれかからなることを特徴とする請求項１記載の半導体装置。
3. 前記ベース基板のチップ装着面の前記有機絶縁樹脂層は、チップ装着裏面の前記配線層と同等もしくはより大きい熱膨張係数を有することを特徴とする請求項１記載の半導体装置。
4. 前記ベース基板のチップ装着面の前記有機絶縁樹脂層は、チップ装着裏面の前記配線層と同等もしくはより高い剛性を有することを特徴とする請求項１記載の半導体装置。
5. 前記ベース基板のチップ装着面の前記有機絶縁樹脂層は、チップ装着裏面の前記配線層と同等もしくはより薄いことを特徴とする請求項１記載の半導体装置。
6. 前記チップ装着面の前記半導体チップの搭載位置の外周部の少なくとも一部に補強枠材が貼り付けられていることを特徴とする請求項１記載の半導体装置。
7. 前記ベース基板の配線面、前記有機絶縁樹脂形成面及び前記配線層の少なくとも１方に、機能素子が形成されていることを特徴とする請求項１記載の半導体装置。
8. 前記半導体チップの熱膨張率は前記配線層の熱膨張率より低いことを特徴とする請求項１記載の半導体装置。
9. 半導体チップが配線基板にフリップチップ実装されている半導体装置であって、前記配線基板は、ベース基板と、該ベース基板の片面の配線層形成面に形成された絶縁層と配線とを有する配線層と、前記半導体チップを搭載する前記ベース基板の前記配線層形成面の裏面であるチップ装着面に形成された電極と、前記配線層形成面に形成された前記配線層と前記チップ装着面の裏面とに形成された前記電極とを電気的に接続する前記ベース基板に形成された貫通孔と、チップ装着面の配線層形成面に形成された有機絶縁樹脂層とを含み、前記ベース基板の熱膨張率は、前記半導体チップと同等もしくは前記配線層の熱膨張率以下であることを特徴とする配線基板。
10. 前記ベース基板の材料は、シリコン、セラミック及び感光性ガラスのいずれかからなることを特徴とする請求項９記載の配線基板。
11. 前記ベース基板のチップ装着面の前記有機絶縁樹脂層は、チップ装着裏面の前記配線層と同等もしくはより大きい熱膨張係数を有することを特徴とする請求項９記載の配線基板。
12. 前記ベース基板のチップ装着面の前記有機絶縁樹脂層は、チップ装着裏面の前記配線層と同等もしくはより高い剛性を有することを特徴とする請求項９記載の配線基板。
13. 前記ベース基板のチップ装着面の前記有機絶縁樹脂層は、チップ装着裏面の前記配線層と同等もしくはより薄いことを特徴とする請求項９記載の配線基板。
14. 前記チップ装着面の有機絶縁樹脂上に、前記半導体チップの搭載位置の外周部の少なくとも一部に補強枠材が貼り付けられていることを特徴とする請求項９記載の配線基板。
15. 前記ベース基板の配線面、前記有機絶縁樹脂形成面及び前記配線層の少なくとも１方に、機能素子が形成されていることを特徴とする請求項９記載の配線基板。
16. 前記半導体チップの熱膨張率は前記配線層の熱膨張率より低いことを特徴とする請求項９記載の配線基板。
17. ベース基板と当該ベース基板の片面の配線層形成面に形成する絶縁層と配線とを有する配線層と、チップ装着面に形成された有機絶縁樹脂層とからなり、半導体チップをフリップチップ実装する配線基板を製造する配線基板製造方法であって、前記ベース基板の前記配線層形成面側から非貫通孔を形成する工程と、前記非貫通孔を導電性材料で孔埋めして前記配線層形成面に第１の電極を形成する工程と、前記配線層形成面に前記配線層を形成する工程と、前記配線層形成面の裏面から前記ベース基板を薄くして前記非貫通孔を露出させ前記半導体チップを搭載する第２の電極を形成する工程とを含むことを特徴とする配線基板製造方法。
18. 前記配線層を形成する工程において、更に機能素子を形成することを特徴とする請求項１７記載の配線基板製造方法。
19. ベース基板と当該ベース基板の片面の配線層形成面に形成する絶縁層と配線とを有する配線層と、チップ装着面に形成された有機絶縁樹脂層とからなり、半導体チップをフリップチップ実装する配線基板を製造する配線基板製造方法であって、前記ベース基板の前記配線層形成面に配線層を形成する工程と、前記配線層形成面の裏面側から前記ベース基板のみを貫通する貫通孔を形成する工程と、前記貫通孔を導電性材料で埋め前記配線層形成面の裏面に前記半導体チップを搭載する電極を形成する工程とを含むことを特徴とする配線基板製造方法。
20. 前記配線層を形成する工程において、更に機能素子を形成することを特徴とする請求項１９記載の配線基板製造方法。
    

Images