CN111742404A - 半导体装置以及半导体装置的制造方法 - Google Patents

半导体装置以及半导体装置的制造方法 Download PDF

Info

Publication number
CN111742404A
CN111742404A CN201980014439.0A CN201980014439A CN111742404A CN 111742404 A CN111742404 A CN 111742404A CN 201980014439 A CN201980014439 A CN 201980014439A CN 111742404 A CN111742404 A CN 111742404A
Authority
CN
China
Prior art keywords
resin layer
semiconductor device
layer
semiconductor
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201980014439.0A
Other languages
English (en)
Inventor
山本悌二
青池将之
长井浩之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN111742404A publication Critical patent/CN111742404A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)

Abstract

本发明提供能够提高特性的半导体装置以及半导体装置的制造方法。半导体装置具备：具有第一面和位于与第一面的相反侧的第二面的基板；被设置在第一面侧的第一元件；以及被设置在上述第一面侧且俯视状态下设置在第一元件的周围的第一树脂层。基板具有布线层。第一元件具有半导体层、位于半导体层的与基板对置的面侧的电极部、以及隔着半导体层而位于与电极部的相反侧的绝缘层。电极部与布线层连接。第一树脂层距第一面的高度高于第一元件距第一面的高度。

Description

半导体装置以及半导体装置的制造方法
技术领域
本发明涉及半导体装置以及半导体装置的制造方法。
背景技术
已知包括半导体层、绝缘层以及支承基板的SOI(Silicon on Insulator)基板。已知在SOI基板的半导体层设置有MOS晶体管等的半导体器件(例如，参照专利文献1)。
专利文献1:国际公开第2011/008894号
在SOI基板中，隔着绝缘层在半导体层与支承基板之间产生寄生电容。另外，在SOI基板中，也有可能在半导体层与绝缘层的界面存在电荷积蓄层。由于上述的寄生电容或电场积蓄层，有可能妨碍半导体器件的特性的提高。
发明内容
本发明是鉴于上述而完成的，其目的在于提供能够提高特性的半导体装置以及半导体装置的制造方法。
一个方式所涉及的半导体装置具备：基板，具有第一面和位于上述第一面的相反侧的第二面；第一元件，被设置在上述第一面侧；以及第一树脂层，被设置在上述第一面侧，并在俯视状态下设置在上述第一元件的周围，上述基板具有布线层，上述第一元件具有：半导体层；电极部，位于上述半导体层的与上述基板对置的面侧；以及绝缘层，隔着上述半导体层而位于与上述电极部的相反侧，上述电极部与上述布线层连接，上述第一树脂层距上述第一面的高度高于上述第一元件距上述第一面的高度。
一个方式所涉及的半导体装置的制造方法是使用元件来制造半导体装置的方法，上述元件具有：支承基板、设置在上述支承基板的一个面侧的绝缘层、隔着上述绝缘层而设置在与上述支承基板的相反侧的半导体层、以及隔着上述半导体层而设置在与上述绝缘层的相反侧的电极部，其中，上述半导体装置的制造方法包括：通过使上述半导体层与基板的第一面对置，来使上述电极部与上述基板具有的布线层连接的工序；在上述基板的第一面侧形成第一树脂层而覆盖上述元件的工序；对上述第一树脂层进行磨削来使上述支承基板露出的工序；以及对从上述第一树脂层露出的上述支承基板进行蚀刻而除去的工序。
根据本发明，能够提供可以提高特性的半导体装置以及半导体装置的制造方法。
附图说明
图1是表示实施方式1所涉及的半导体装置的构成例的俯视图。
图2是在II－II’线处剖切图1所示的俯视图的剖视图。
图3是按工序顺序表示实施方式1所涉及的半导体装置的制造方法的剖视图。
图4是按工序顺序表示实施方式1所涉及的半导体装置的制造方法的剖视图。
图5是按工序顺序表示实施方式1的变形例1所涉及的半导体装置的制造方法的剖视图。
图6是表示实施方式1的变形例2所涉及的半导体装置和其制造方法的剖视图。
图7是表示实施方式1的变形例3所涉及的半导体装置和其制造方法的剖视图。
图8是表示实施方式1的变形例4所涉及的半导体装置的剖视图。
图9是表示实施方式1的变形例5所涉及的半导体装置的剖视图。
图10是表示实施方式2所涉及的半导体装置的构成例的剖视图。
图11是按工序顺序表示实施方式2所涉及的半导体装置的制造方法的剖视图。
图12是按工序顺序表示实施方式2所涉及的半导体装置的制造方法的剖视图。
具体实施方式
以下，针对用于实施本发明的方式(实施方式)，参照附图进行详细说明。此外，本发明并不被以下的实施方式所记载的内容限定。另外，以下所记载的构成要素包括本领域技术人员能够容易想到的内容、实质上相同的内容。并且，以下所记载的构成要素能够适当地组合。另外，本说明书和各图中，对于与已经叙述的图相关而已表述过的要素同样的要素附上相同的附图标记，有时适当省略详细的说明。
(实施方式1)
图1是表示实施方式1所涉及的半导体装置的构成例的俯视图。图2是在II－II’线处剖切图1所示的俯视图的剖视图。半导体装置100例如是对高频的输入信号进行放大并输出的高频用途的半导体器件。若列举一个例子，则半导体装置100是在移动电话等移动体通信机中用于向基站发送声音、数据等各种信号的发送单元。如图1以及图2所示，实施方式1所涉及的半导体装置100具备电路基板1、多个外部连接端子5、第一树脂层7、第二树脂层9、第一半导体元件10、第二半导体元件50、第一表面安装部件(以下，称为SMD(Surface MountDevice)部件)60以及第二SMD部件70。
电路基板1是由电介质材料和金属形成的基板，例如，是具有布线层3的玻璃环氧树脂基板。电路基板1具有表面1a和位于表面1a的相反侧的背面1b。在本公开中，也有时将背面1b称为第一面，将表面1a称为第二面。布线层3包括设置在表面1a的第一布线层3a、设置在背面1b的第二布线层3b以及设置在表面1a与背面1b之间的第三布线层3c。第三布线层3c可以是单层，也可以是多层。第一布线层3a的一部分经由第三布线层3c与第二布线层3b的一部分连接。
第一半导体元件10被表面安装在电路基板1的背面1b侧。在本公开中，第一半导体元件10也有时称为第一元件。第一半导体元件10具有半导体层11、绝缘层12以及凸块电极15。在半导体层11设置有集成电路(Integrated Circuit：IC)。集成电路由晶体管等有源元件、电阻、电容器等无源元件由构成。半导体层11例如是单结晶的硅层(Si)。半导体层11被称为活性层。绝缘层12设置在半导体层11中与凸块电极15对置的面的相反侧。即，绝缘层12隔着半导体层11位于凸块电极15的相反侧。绝缘层12是构成半导体层11的半导体的氧化物，例如是硅氧化膜(SiO2)。绝缘层12也被称为BOX层。
凸块电极15位于半导体层11与电路基板1之间，与电路基板1的第二布线层3b连接。凸块电极15用于从电路基板1向第一半导体元件10的电源输入或信号输入。另外，凸块电极15也用于从第一半导体元件10向电路基板1的信号输出。凸块电极15例如由焊料等金属材料构成。
此外，如后述那样，第一半导体元件10例如通过除去SOI基板的支承基板13(参照图3)而形成。由此，第一半导体元件10的厚度比第二半导体元件50的厚度薄。因此，第一半导体元件10也能够称为薄层半导体元件。
外部连接端子5安装在电路基板1的背面1b侧，与电路基板1的背面1b的第二布线层3b连接。外部连接端子5具有金属层51和覆盖金属层51的镀层52。例如，金属层51由铜(Cu)构成。镀层52具有从金属层51侧起依次层叠镍(Ni)、金(Au)的构造。
第一树脂层7设置在电路基板1的背面1b侧。第一树脂层7无缝隙地包围第一半导体元件10的周围。例如，在俯视时，第一树脂层7无缝隙地包围第一半导体元件10的周围。另外，第一树脂层7与第一半导体元件10的整个侧面10s紧贴。由此，第一半导体元件10被第一树脂层7从周围支撑。另外，第一半导体元件10的半导体层11被第一树脂层7封闭。此外，在本说明书中，俯视是指从电路基板1的背面1b的法线方向观察。
另外，第一树脂层7分别无缝隙地包围多个外部连接端子5的周围。例如，在俯视时，第一树脂层7无缝隙地包围外部连接端子5的周围。另外，第一树脂层7与外部连接端子5的侧面5s紧贴。由此，外部连接端子5被第一树脂层7从周围支撑。
另外，第一树脂层7被填充到第一半导体元件10与电路基板1之间，并覆盖凸块电极15的侧面。由此，第一半导体元件10也被第一树脂层7从电路基板1侧支撑。第一树脂层7由相对介电常数为4以下的低介电常数材料构成。例如，第一树脂层7是热固化型的环氧树脂。
以下，将第一树脂层7中的位于第一半导体元件10的周围的部分也称为树脂坝。如图2所示，绝缘层12中与电路基板1对置的面的相反侧的面(以下，上面)12b和外部连接端子5的镀层52从树脂坝露出。
将第一半导体元件10距背面1b的高度设为T10，将树脂坝距背面1b的高度设为T7，将外部连接端子5距背面1b的高度设为T5。树脂坝距背面1b的高度T7高于第一半导体元件10距背面1b的高度T10。另外，外部连接端子5距背面1b的高度T5与树脂坝距背面1b的高度T7相同或者高于高度T7。换句话说，在本实施方式中，高度T10、T7、T5的大小关系为T10＜T7≤T5。
根据上述的大小关系，在第一树脂层7存在被树脂坝围起的凹部(凹陷)H1。在凹部H1的底部中，绝缘层12的上面12b露出。例如，凹部H1的底面成为绝缘层12的上面12b。另外，外部连接端子5的镀层52与树脂坝为同一平面，或者从树脂坝突出。
如图2所示，第二半导体元件50被表面安装在电路基板1的表面1a侧。在本公开中，第二半导体元件50也有时称为第二元件。第二半导体元件50具有半导体基板55和凸块电极56。半导体基板55例如是单结晶的Si基板，设置有集成电路。凸块电极56位于半导体基板55与电路基板1之间，并与电路基板1的第一布线层3a连接。凸块电极56用于从电路基板1向第二半导体元件50的电源输入或信号输入。另外，凸块电极56也用于从第二半导体元件50向电路基板1的信号输出。凸块电极56例如由焊料等金属材料构成。
第一SMD部件60以及第二SMD部件70分别安装在电路基板1的表面1a侧。在本公开中，第一SMD部件60以及第二SMD部件70中的至少一个也有时称为第二元件。第一SMD部件60以及第二SMD部件70分别是电子部件，并不特别限定其种类。例如，第一SMD部件60以及第二SMD部件70分别是分立半导体。作为分立半导体，例示电容器、晶体管、二极管、MOSFET(Metal Oxide Semiconductor Field Effect Transistor)、IGBT(Insulated GateBipolar Transistor)等。或者，第一SMD部件60以及第二SMD部件70分别也可以是电容器元件或者电阻元件。另外，第一SMD部件60以及第二SMD部件70并不限定于Si系的半导体器件。第一SMD部件60以及第二SMD部件70可以是化合物系的半导体器件，也可以是MEMS传感器系的电子部件。另外，第一SMD部件60以及第二SMD部件70还可以是Integrated passiveDevice(IPD)。
第二树脂层9设置在电路基板1的表面1a侧。第二树脂层9覆盖第二半导体元件50和第一SMD部件60以及第二SMD部件70。第二树脂层9由相对介电常数为4以下的低介电常数材料构成。例如，第二树脂层9是热固化型的环氧树脂。
图1以及图2所示的半导体装置100安装于未图示的基板等。例如，在电路基板1的背面1b与未图示的基板对置的状态下，半导体装置100的外部连接端子5与未图示的基板的布线层接合。
接下来，对图1以及图2所示的半导体装置100的制造方法进行说明。图3以及图4是按工序顺序表示实施方式1所涉及的半导体装置的制造方法的剖视图。如图3以及图4所示，实施方式1所涉及的半导体装置100经过步骤ST1～ST6的各工序完成。此外，图3以及图4在后述的图5～图12中，省略电路基板1具有的布线层3的图示。
在图3的步骤ST1中，制造装置(未图示)在电路基板1的背面1b形成外部连接端子5。在本公开中，并不特别限定外部连接端子5的形成方法。例如，制造装置通过在电路基板1的背面1b上配置掩模(未图示)，并在从掩模露出的区域中印刷或镀覆铜(Cu)等导电性部件来形成金属层51。在形成金属层51后，制造装置从电路基板1的背面1b上除去掩模。
接下来，制造装置在电路基板1的背面1b侧表面安装第一半导体元件10A(步骤ST2)。第一半导体元件10A具有支承基板13、绝缘层12、半导体层11以及凸块电极15。绝缘层12设置在支承基板13的一面侧。半导体层11隔着绝缘层12设置在支承基板13的相反侧。凸块电极15隔着半导体层11设置在绝缘层12的相反侧。例如，支承基板13、绝缘层12以及半导体层11构成SOI(Silicon on Insulator)基板。支承基板13是单结晶的Si基板，绝缘层12是硅氧化膜。半导体层11例如是通过被氧化膜覆盖的Si晶片彼此的贴合和智能切割技术、高精度磨削研磨技术等所形成的极薄单结晶硅层。
接下来，制造装置在电路基板1的背面1b侧形成第一树脂层7。例如，制造装置通过传递模塑技术形成第一树脂层7。由此，第一半导体元件10A和金属层51被第一树脂层7覆盖并密封。此时，在第一半导体元件10A与电路基板1之间也填充第一树脂层7。
接下来，制造装置对第一树脂层7的表面进行磨削，使支承基板13和金属层51从第一树脂层7露出(步骤ST3)。该磨削所使用的制造装置例如是具有磨具的减薄机。减薄机通过是磨具相对于第一树脂层7相对地旋转运动来磨削第一树脂层7的表面。此外，第一树脂层7的磨削并不限定于使用减薄机的方法。例如，第一树脂层7的磨削也可以通过CMP(Chemical Mechanical Polishing：化学机械抛光)进行。
接下来，制造装置在支承基板13上形成掩模M1(步骤ST4)。掩模M1例如为树脂材料。支承基板13中从第一树脂层7露出的面全部被掩模M1覆盖。接下来，制造装置通过对金属层51镀覆金属来形成镀层52。例如，制造装置在支承基板13被掩模M1覆盖、且金属层51从掩模M1露出的状态下，依次对Ni和Au进行镀覆。由此，仅在金属层51上镀覆镀层52，具有金属层51和镀层52的外部连接端子5完成。在形成镀层52后，制造装置从支承基板13上除去掩模M1。
接下来，制造装置在与第一树脂层7以及绝缘层12相比更容易蚀刻支承基板13的条件下蚀刻并除去支承基板13(步骤ST5)。由此，制造装置形成从第一半导体元件10A除去支承基板13的第一半导体元件10，并且在第一半导体元件10上形成凹部H1。
另外，对于支承基板13的蚀刻，为了尽可能地减小对作为基底的绝缘层12的损伤，优选通过湿式蚀刻进行。该情况下，蚀刻液选择在绝缘层12选择性地停止蚀刻那样的药剂和液温。例如，作为蚀刻液，列举TMAH(四甲基氢氧化铵)水溶液。浓度为10质量％(wt％)、液温为80℃的TMAH水溶液将由SiO2构成的绝缘层Si作为蚀刻阻挡层，仅能够蚀刻由Si构成的支承基板13。上述的TMAH水溶液不会蚀刻第一树脂层7、镀层52以及金属层51，也不会腐蚀第一树脂层7、镀层52以及金属层51。
接下来，制造装置将第二半导体元件50、第一SMD部件60以及第二SMD部件70安装于电路基板1的表面1a侧(步骤ST6)。接下来，制造装置在电路基板1的表面1a侧形成第二树脂层9。例如，制造装置通过传递模塑技术形成第二树脂层9。由此，第二半导体元件50、第一SMD部件60以及第二SMD部件70被第二树脂层9覆盖并被密封。之后，制造装置如图4的虚线所示，对第二树脂层9的表面进行磨削，以调整半导体装置100的最终的厚度。经过以上的工序，半导体装置100完成。
如以上说明那样，实施方式1所涉及的半导体装置100具备电路基板1、设置在电路基板1的背面1b侧的第一半导体元件10、以及设置在电路基板1的背面1b侧并包围第一半导体元件10的第一树脂层7。换句话说，如图1所示，俯视状态下，在电路基板1的上方第一树脂层7设置在第一半导体元件10的周围。电路基板1具有布线层3。第一半导体元件10具有半导体层11、位于半导体层11中与电路基板1对置的面侧的凸块电极15、以及隔着半导体层11位于凸块电极15的相反侧的绝缘层12。凸块电极15与布线层3连接。第一树脂层7距背面1b的高度T7高于第一半导体元件10距背面1b的高度T10。
据此，在第一半导体元件10上存在被树脂坝围起的凹部H1。能够在凹部H1配置空气层。由此，由于半导体装置100能够减少半导体层11的寄生电容，所以能够提高第一半导体元件10的高频特性。另外，第一半导体元件10产生的热经由绝缘层12扩散到空气层。因此，半导体装置100能够提高第一半导体元件10的散热性。
此处，对与本实施方式比较的技术进行说明。一般而言，高频用途的半导体器件具备形成晶体管的活性层、和支承活性层的支承基板。支承基板的电阻率、介电常数给半导体器件的高频特性带来影响。例如，支承基板的电阻率、介电常数妨碍半导体器件的高频特性的提高，也成为高频特性的劣化的重要因素。为了减少这样的影响，而考虑在活性层与支承基板之间插入低介电常数的绝缘层(SiO2)的SOI基板、支承基板采用1kΩ·cm的高电阻基板的方法。然而，在这些方法中，基板高价。另外，也考虑在SOI基板中，使绝缘层进一步变厚，或使支承基板高电阻化到10kΩ·cm，或在绝缘层与支承基板的界面插入富陷阱(Trap－rich)层的方法。然而，这些方法是难易度提高或工时增加等高价的技术。
与此相对，本实施方式所涉及的半导体装置100是能够通过表面安装(倒装安装)、树脂密封、磨削、蚀刻这样的半导体装置的一般的量产技术来实现的构造。因此，半导体装置100能够廉价地实现高频特性的提高。
另外，在本实施方式所涉及的半导体装置中，能够在电路基板1分别安装第一半导体元件10A、第二半导体元件50、第一SMD部件60以及第二SMD部件70前，预先对这些各元件、各部件的每一个进行探针检查或外观检查。由此，能够仅将通过探针检查或外观检查判定为合格的第一半导体元件10A、第二半导体元件50、第一SMD部件60以及第二SMD部件70安装于电路基板1。由此，能够提高半导体装置100的成品率，并能够有助于半导体装置100的廉价化。
另外，第一半导体元件10被与第一半导体元件10相比距背面1b的高度较高的树脂坝围起。由此，树脂坝能够保护第一半导体元件10免受与外部的基板或外部的设备的接触、碰撞的影响，并能够防止第一半导体元件10损伤。例如，树脂坝能够防止划痕伤进入到第一半导体元件10，并能够减少第一半导体元件10产生由于划痕伤而引起的微裂缝或芯片破裂的可能性。
另外，在第一半导体元件10中，半导体层11被绝缘层12覆盖。由此，绝缘层12能够防止容易在硅材料中扩散的金属(例如，Cu、Fe等)与半导体层11接触。因此，第一半导体元件10能够防止由于与上述金属的接触而导致高频特性变动。
树脂坝与第一半导体元件10的侧面10s紧贴。据此，树脂坝能够无缝隙地包围第一半导体元件10。由此，树脂坝能够从侧方支撑电路基板1，并能够提高第一半导体元件10相对于电路基板1的安装的强度(以下，称为元件强度)。另外，树脂坝与第一半导体元件10的侧面10s紧贴，由此能够防止从第一半导体元件10的外部向内部(例如，半导体层11)的液体等的侵入。
第一树脂层7被填充到第一半导体元件10与电路基板1之间。据此，由于第一树脂层7能够提高第一半导体元件10与电路基板1的紧贴性，所以能够进一步提高元件强度。
第一树脂层7的相对介电常数为4以下。据此，半导体装置100能够将第一半导体元件10与第一树脂层7之间的寄生电容抑制得较低。
第一树脂层7是热固性树脂。据此，作为第一树脂层7的材料，能够使用在填充时为液体等流动体、之后通过热处理固化的材料。例如，作为第一树脂层7，能够使用热固化型的环氧树脂。制造装置能够通过传递模塑技术形成第一树脂层7，并容易使第一树脂层7与第一半导体元件10的侧面紧贴，或将第一树脂层7填充到第一半导体元件10与电路基板1之间。
半导体装置100还具备设置在电路基板1的背面1b侧的外部连接端子5。外部连接端子5距背面1b的高度T5与树脂坝距背面1b的高度T7相同或者高于高度T7。据此，能够在使电路基板1的背面1b侧与外部的基板对置的状态下，将半导体装置100表面安装于外部的基板。
半导体装置100还具备设置在电路基板1的表面1a侧的第二半导体元件50、第一SMD部件60以及第二SMD部件70、和设置在电路基板1的表面1a侧并覆盖第二半导体元件50、第一SMD部件60以及第二SMD部件70的第二树脂层9。据此，电路基板1的表面1a侧也成为元件的安装区域。因此，半导体装置100能够提高电路基板1中的元件的安装密度。
实施方式1所涉及的半导体装置的制造方法使用第一半导体元件10A，该第一半导体元件10A具有支承基板13、设置在支承基板13的一个面侧的绝缘层12、隔着绝缘层12设置在支承基板13的相反侧的半导体层11、以及隔着半导体层11设置在绝缘层12的相反侧的凸块电极15。实施方式1所涉及的半导体装置的制造方法包括：使半导体层11与电路基板1的背面1b对置，使凸块电极15与电路基板1具有的布线层3连接的工序；在电路基板1的背面1b侧形成第一树脂层7而覆盖第一半导体元件10A的工序；对第一树脂层7进行磨削使支承基板13露出的工序；以及对从第一树脂层7露出的支承基板13进行蚀刻并除去的工序。
据此，制造装置能够从第一半导体元件10A形成第一半导体元件10。另外，制造装置能够在第一半导体元件10上形成凹部H1，并且将第一树脂层7形成为包围第一半导体元件10以及凹部H1的坝状。
另外，支承基板13的蚀刻区域通过制造装置对第一树脂层7进行磨削使支承基板13的表面露出而自匹配地决定。为了确定蚀刻区域而在支承基板13的周围配置掩模，因此，没有掩模相对于蚀刻区域的位置偏移。因此，制造装置能够工序数较少地、且相对于第一半导体元件10位置精度良好地形成凹部H1。另外，在形成凹部H1时，支承基板13下的绝缘层12作为蚀刻阻挡层发挥作用。因此，凹部H1的深度根据支承基板13的蚀刻前的厚度自动地决定。凹部H1的深度的控制是容易的。
支承基板13的电阻率小于1kΩ·cm。支承基板13可以是电阻率小于1kΩ·cm的Si基板。据此，制造装置能够使用比较廉价的通用的SOI基板来制造半导体装置100。能够有助于半导体装置100的制造成本的减少。
(变形例1)
在上述的实施方式1中，对在形成凹部H1后，在电路基板1的表面1a侧安装第二半导体元件50、第一SMD部件60以及第二SMD部件70进行了说明。然而，在本实施方式中，用于制造半导体装置100的工序顺序并不限于上述。例如，也可以在安装第二半导体元件50、第一SMD部件60以及第二SMD部件70后形成凹部H1。
图5是按工序顺序表示实施方式1的变形例1所涉及的半导体装置的制造方法的剖视图。在图5的步骤ST11中，制造装置在电路基板1的背面1b侧形成金属层51。接下来，制造装置在电路基板1的背面1b侧安装第一半导体元件10A。接下来，制造装置在电路基板1的背面1b侧形成第一树脂层7。接下来，制造装置在电路基板1的表面1a侧分别安装第二半导体元件50、第一SMD部件60以及第二SMD部件70。之后，制造装置在电路基板1的表面1a侧形成第二树脂层9。
接下来，制造装置对第一树脂层7的表面进行磨削，使支承基板13和金属层51从第一树脂层7露出(步骤ST12)。接下来，制造装置在支承基板13上形成掩模M1。接下来，制造装置通过对金属层51镀覆金属来形成镀层52。在形成镀层52后，制造装置从支承基板13上除去掩模M1。
接下来，制造装置在与第一树脂层7以及绝缘层12相比更容易蚀刻支承基板13的条件下对支承基板13进行蚀刻并除去。由此，制造装置形成从第一半导体元件10A除去支承基板13的第一半导体元件10，并且在第一半导体元件10上形成凹部H1。之后，制造装置对第二树脂层9的表面进行磨削，以调整半导体装置100的最终的厚度。
即使是这样的方法，制造装置也能够形成实施方式1所涉及的半导体装置100。另外，在第二半导体元件50、第一SMD部件60以及第二SMD部件70的安装工序、第二树脂层9的形成工序中，绝缘层12被支承基板13覆盖。因此，在本变形例1所涉及的制造方法中，能够在第一SMD部件60以及第二SMD部件70的安装工序、第二树脂层9的形成工序中，包含第二树脂层9不损伤。
(变形例2)
在上述的实施方式1中，对在电路基板1的背面1b侧设置外部连接端子5进行了说明。然而，在本实施方式中，外部连接端子5也可以不在电路基板1的背面1b侧。
图6是表示实施方式1的变形例2所涉及的半导体装置、和其制造方法的剖视图。如图6所示，在实施方式1的变形例2所涉及的半导体装置100A中，在电路基板1的背面1b侧未设置外部连接端子5。半导体装置100A的制造方法除了外部连接端子5的形成工序之外与图5所示的半导体装置100的制造方法相同。
具体而言，在图6的步骤ST21中，制造装置在电路基板1的背面1b侧安装第一半导体元件10A。接下来，制造装置在电路基板1的背面1b侧形成第一树脂层7。接下来，制造装置在电路基板1的表面1a侧分别安装第二半导体元件50、第一SMD部件60以及第二SMD部件70。之后，制造装置在电路基板1的表面1a侧形成第二树脂层9。
接下来，制造装置对第一树脂层7的表面进行磨削，使支承基板13从第一树脂层7露出(步骤ST22)。接下来，制造装置在与第一树脂层7以及绝缘层12相比更容易蚀刻支承基板13的条件下对支承基板13进行蚀刻并除去。由此，制造装置形成从第一半导体元件10A除去支承基板13的第一半导体元件10，并且在第一半导体元件10上形成凹部H1。之后，制造装置对第二树脂层9的表面进行磨削，以调整半导体装置100的最终的厚度。经过以上的工序，半导体装置100A完成。
与上述的半导体装置100同样地，半导体装置100A也在第一半导体元件10上具有凹部H1。由此，半导体装置100A能够提高第一半导体元件10的高频特性。另外，在半导体装置100A中，第一半导体元件10也被树脂坝围起。由此，树脂坝能够保护第一半导体元件10免受与外部的基板或外部的设备的接触、碰撞的影响，并能够防止第一半导体元件10损伤。
此外，虽然未图示，但在本实施方式中，也可以在电路基板1的表面1a侧以及电路基板1的侧面侧的至少一侧设置外部连接端子。
(变形例3)
在本实施方式1中，可以在电路基板1的背面1b侧设置SMD部件或半导体元件。而且，SMD部件或半导体元件也可以被树脂坝覆盖。换句话说，可以在树脂坝内部内置SMD部件或半导体元件。
图7是表示实施方式1的变形例3所涉及的半导体装置100B、和其制造方法的剖视图。如图7所示，在实施方式1的变形例3所涉及的半导体装置100B中，在电路基板1的背面1b侧表面安装有第三半导体元件80。第三半导体元件80与第二半导体元件50同样地具有半导体基板85和凸块电极86。在本公开中，第三半导体元件80也有时称为第三元件。半导体基板85例如是单结晶的Si基板，设置有集成电路。凸块电极86位于半导体基板85与电路基板1之间，并与电路基板1的第二布线层3b(参照图2)连接。
另外，在半导体装置100B中，在电路基板1的背面1b侧安装有第三SMD部件90。第三SMD部件90是电子部件，并不特别限定其种类。在本公开中，第三SMD部件90也有时称为第三元件。例如，第三SMD部件90是分立半导体、电容器元件或者电阻元件。另外，第三SMD部件90并不限于Si系的半导体器件。第三SMD部件90可以是化合物系的半导体器件，也可以是MEMS传感器系的电子部件。另外，第三SMD部件90还可以是Integrated passive Device(IPD)。
在半导体装置100B中，第一半导体元件10的高度T10(参照图2)低于第三半导体元件80的高度T80且低于第三SMD部件90的高度T90。换句话说，第一半导体元件10是厚度比第三半导体元件80以及第三SMD部件90薄的薄层半导体元件。
半导体装置100B的制造方法除了第三半导体元件80以及第三SMD部件90的安装工序之外，与图6所示的半导体装置100A的制造方法相同。具体而言，在图7的步骤ST31中，制造装置在电路基板1的背面1b侧安装第一半导体元件10A、第三半导体元件80以及第三SMD部件90。
将第一半导体元件10A距背面1b的高度设为T10A，将第三半导体元件80距背面1b的高度设为T80，将第三SMD部件90距背面1b的高度设为T90。第一半导体元件10A距背面1b的高度T10A高于第三半导体元件80距背面1b的高度T80。另外，第一半导体元件10A距背面1b的高度T10A高于第三SMD部件90距背面1b的高度T90。换句话说，在本实施方式中，高度T10A、T80、T90的大小关系为T10A＞T80、且T10A＞T90。此外，高度T80和T90可以是彼此相同的值，也可以是不同的值。
接下来，制造装置在电路基板1的背面1b侧形成第一树脂层7。由此，第一半导体元件10A、第三半导体元件80以及第三SMD部件90被第一树脂层7覆盖。接下来，制造装置在电路基板1的表面1a侧分别安装第二半导体元件50、第一SMD部件60以及第二SMD部件70。之后，制造装置在电路基板1的表面1a侧形成第二树脂层9。
接下来，制造装置对第一树脂层7的表面进行磨削，仅使支承基板13从第一树脂层7露出(步骤ST32)。如上述那样，由于T10A＞T80、且T10A＞T90，所以制造装置能够在支承基板13露出、且第三半导体元件80以及第三SMD部件90不露出的状态下停止磨削。
接下来，制造装置在与第一树脂层7以及绝缘层12相比更容易蚀刻支承基板13的条件下对支承基板13进行蚀刻并除去。如上述那样，蚀刻液使用TMAH水溶液。由此，制造装置形成从第一半导体元件10A除去支承基板13的第一半导体元件10，并且在第一半导体元件10上形成凹部H1。由于第三半导体元件80以及第三SMD部件90被第一树脂层7覆盖，所以第三半导体元件80以及第三SMD部件90不会被蚀刻。之后，制造装置对第二树脂层9的表面进行磨削，以调整半导体装置100B的最终的厚度。经过以上的工序，半导体装置100B完成。
与上述的半导体装置100同样地，半导体装置100B在第一半导体元件10上具有凹部H1。由此，半导体装置100B能够提高第一半导体元件10的高频特性。另外，半导体装置100B具备包围第一半导体元件10的树脂坝。树脂坝能够保护第一半导体元件10免受与外部的基板或外部的设备的接触、碰撞的影响，并能够防止第一半导体元件10损伤。
另外，半导体装置100B具备设置在电路基板1的背面1b侧的第三半导体元件80以及第三SMD部件90。据此，半导体装置100B能够提高电路基板1的背面1b侧中的元件的安装密度。另外，第三半导体元件80以及第三SMD部件90被树脂坝覆盖。换句话说，第三半导体元件80以及第三SMD部件90内置在树脂坝。由此，树脂坝能够保护第三半导体元件80以及第三SMD部件90免受与外部的基板或外部的设备的接触、碰撞的影响，并能够防止第三半导体元件80以及第三SMD部件90损伤。
根据半导体装置100B的制造方法，第一半导体元件10A的高度T10A高于第三半导体元件80的高度T80、且高于第三SMD部件90的高度T90(T10A＞T80且T10A＞T90)。换句话说，第一半导体元件10A的厚度大于第三半导体元件80以及第三SMD部件90的各厚度。在第一树脂层7的磨削工序中，在第三半导体元件80以及第三SMD部件90露出前，第一半导体元件10A的支承基板13露出。在第三半导体元件80以及第三SMD部件90被第一树脂层7覆盖的状态下对支承基板13进行蚀刻、除去。
由此，制造装置能够将第一半导体元件(薄层半导体元件)10、和厚度小于第一半导体元件10的第三半导体元件80以及第三SMD部件90混载于电路基板1的背面1b。
(变形例4)
图8是表示实施方式1的变形例4所涉及的半导体装置的剖视图。如图8所示，实施方式1的变形例4所涉及的半导体装置100C具有设置在电路基板1的背面1b侧的外部连接端子(以下，称为第一外部连接端子)5、和设置在电路基板1的表面1a侧的第二外部连接端子6。第二外部连接端子6具有金属层61和覆盖金属层61的镀层62。镀层62从第二树脂层9的表面(在图8中，下侧的面)突出。
第二外部连接端子6能够以与第一外部连接端子5同样的方法形成。例如，制造装置依次执行：在电路基板1的表面1a侧形成金属层61的工序；在电路基板1的表面1a侧分别安装第一SMD部件60以及第二SMD部件70的工序；在电路基板1的表面1a侧形成第二树脂层9而覆盖金属层61、第一SMD部件60以及第二SMD部件70的工序；对第二树脂层9的表面进行磨削以仅使金属层61露出的工序；以及通过对金属层61镀覆金属来形成镀层62的工序。由此，制造装置能够形成第二外部连接端子6。
与上述的半导体装置100同样地，半导体装置100C在第一半导体元件10上具有凹部H1。由此，半导体装置100C能够提高第一半导体元件10的高频特性。另外，半导体装置100C具备包围第一半导体元件10的树脂坝。树脂坝能够保护第一半导体元件10免受与外部的基板或外部的设备的接触、碰撞的影响，并能够防止第一半导体元件10损伤。
另外，半导体装置100C能够经由第一外部连接端子5与未图示的外部的第一基板连接。另外，半导体装置100C能够经由第二外部连接端子6与未图示的外部的第二基板连接。因此，半导体装置100C能够采用被外部的第一基板和第二基板夹着的构造。
(变形例5)
图9是表示实施方式1的变形例5所涉及的半导体装置的剖视图。如图9所示，实施方式1的变形例5所涉及的半导体装置100D在电路基板1的背面1b侧设置有外部连接端子5、第一半导体元件10以及第一树脂层7。也可以在电路基板1的表面1a侧不安装半导体元件或电子部件，而设置覆盖它们的树脂层。
与上述的半导体装置100同样地，半导体装置100D在第一半导体元件10上具有凹部H1。由此，半导体装置100D能够提高第一半导体元件10的高频特性。另外，半导体装置100D具备包围第一半导体元件10的树脂坝。树脂坝能够保护第一半导体元件10免受与外部的基板或外部的设备的接触、碰撞的影响，并能够防止第一半导体元件10损伤。
(实施方式2)
在上述的实施方式1中，对在第一树脂层7设置凹部H1进行了说明。在本实施方式中，也可以在凹部H1设置第三树脂层。
图10是表示实施方式2所涉及的半导体装置的构成例的剖视图。如图10所示，实施方式2所涉及的半导体装置200具备电路基板1、多个外部连接端子5、第一树脂层7、第二树脂层9、第一半导体元件10、第二半导体元件50、第一SMD(Surface Mount Device)部件60、第二SMD部件70以及第三树脂层16。
优选第三树脂层16的相对介电常数低于Si的相对介电常数。Si的相对介电常数例如为11.9。另外，由于第三树脂层16的电阻率高于Si的电阻率。Si的电阻率例如是1kΩ·cm。另外，优选第三树脂层16的导热系数高于SiO2的导热系数。SiO2的导热系数例如是156W/(m·K)。作为满足这三个条件中的至少一个以上的条件的第三树脂层16，例如示出BCB(苯并环丁烯)树脂、PI(聚酰亚胺)树脂，或者，AlN、SiC、金刚石等含粉末的树脂等。
第三树脂层16与第一树脂层7为同一平面。换句话说，在第三树脂层与第一树脂层之间没有阶梯差。
接下来，对图10所示的半导体装置200的制造方法进行说明。图11以及图12是按工序顺序表示实施方式2所涉及的半导体装置的制造方法的剖视图。如图11以及图12所示，实施方式2所涉及的半导体装置200经过步骤ST41～ST48的各工序完成。此外，在图11以及图12中，省略电路基板1具有的布线层3的图示。
在图11的步骤ST41中，制造装置(未图示)在电路基板1的背面1b形成外部连接端子5。接下来，制造装置在电路基板1的背面1b侧表面安装第一半导体元件10A(步骤ST42)。接下来，制造装置在电路基板1的背面1b侧形成第一树脂层7。由此，第一半导体元件10A和金属层51被第一树脂层7覆盖并密封。
接下来，制造装置对第一树脂层7的表面进行磨削，使支承基板13从第一树脂层7露出(步骤ST43)。接下来，制造装置在与第一树脂层7以及绝缘层12相比更容易蚀刻支承基板13的条件下对支承基板13进行蚀刻并除去(步骤ST44)。由此，制造装置形成从第一半导体元件10A除去支承基板13的第一半导体元件10，并且在第一半导体元件10上形成凹部H1。
与第一实施方式同样地，在第二实施方式中，也优选支承基板13的蚀刻通过湿式蚀刻进行，以尽可能地减小对作为基底的绝缘层12的损伤。例如，制造装置使用浓度为10质量百分数(wt％)、液温为80℃的TMAH水溶液，作为蚀刻液。由此，制造装置能够将由SiO2构成的绝缘层Si作为蚀刻阻挡层，仅蚀刻由Si构成的支承基板13。
接下来，制造装置在凹部H1内填充第三树脂层16的材料(步骤ST45)。优选第三树脂层16的材料使用在填充时为液体等流动体、之后通过热处理或UV处理进行固化的材料。由此，容易在凹部H1内无缝隙地配置第三树脂层16。另外，制造装置能够采用丝网印刷、注射、旋转涂布、喷雾涂布等方法，作为第三树脂层16的材料的填充方法。例如，根据丝网印刷，由于能够仅在凹部H1配置第三树脂层16的材料，所以与旋转涂布等相比，材料的浪费较少，并能够将材料效率维持得较高。作为第三树脂层16的材料，例如示出含有BCB的溶剂、含有PI的溶剂、或者，AlN、SiC、金刚石等含粉末的树脂糊剂。
接下来，制造装置在凹部H1内对第三树脂层16的材料实施热处理或UV处理，使材料固化。由此，制造装置在凹部H1内形成第三树脂层16。此外，在本实施方式中，第三树脂层16也可以是片状。该情况下，制造装置也可以通过层压工法将片状的材料配置于凹部H1。
接下来，制造装置将第二半导体元件50、第一SMD部件60以及第二SMD部件70安装于电路基板1的表面1a侧(步骤ST46)。接下来，制造装置在电路基板1的表面1a侧形成第二树脂层9(步骤ST47)。由此，第二半导体元件50、第一SMD部件60以及第二SMD部件70被第二树脂层9覆盖并密封。
接下来，制造装置对第一树脂层7以及第三树脂层16的各表面进行磨削，使金属层51从第一树脂层7露出(步骤ST48)。该磨削所使用的制造装置例如是具有磨具的减薄机。减薄机通过使磨具相对于第一树脂层7以及第三树脂层16相对地旋转运动来对第一树脂层7以及第三树脂层16的各表面进行磨削。此外，第一树脂层7以及第三树脂层16的磨削并不限于使用减薄机的方法。例如，第一树脂层7以及第三树脂层16的磨削也可以通过CMP进行。
接下来，制造装置通过对金属层51镀覆金属来形成镀层52。例如，制造装置依次镀覆Ni和Au。由此，仅在金属层51上形成镀层52，具有金属层51和镀层52的外部连接端子5完成。之后，制造装置对第二树脂层9的表面进行磨削，以调整半导体装置200的最终的厚度。经过以上的工序，半导体装置200完成。
如以上说明那样，实施方式2所涉及的半导体装置200与实施方式1所涉及的半导体装置100同样地具备电路基板1、多个外部连接端子5、第一树脂层7、第二树脂层9、第一半导体元件10、第二半导体元件50、第一SMD部件60以及第二SMD部件70。由此，半导体装置200能够提高第一半导体元件10的高频特性，并能够提高第一半导体元件10的散热性。
另外，半导体装置200还具备设置在第一半导体元件10上的第三树脂层16，第一树脂层7(树脂坝)包围第三树脂层16。例如，第三树脂层16配置在第一半导体元件10上的凹部H1内。据此，能够通过第三树脂层16保护第一半导体元件10。
第一树脂层7和第三树脂层16为同一平面。据此，能够提高电路基板1的背面1b侧的平坦性。由此，半导体装置200容易在使电路基板1的背面1b侧与外部的电路基板1对置的状态下被表面安装于外部的基板。
第三树脂层16的相对介电常数低于Si的相对介电常数。由此，与在绝缘层12上留下支承基板13的情况相比，半导体装置200能够提高第一半导体元件10的高频特性。
第三树脂层16的电阻率高于Si的电阻率。由此，与在绝缘层12上留下支承基板13的情况相比，半导体装置200能够提高第一半导体元件10的高频特性。
第三树脂层16的导热系数高于SiO2的导热系数。由此，与在绝缘层12上配置有SiO2的情况(例如，由SiO2构成的绝缘层12与第三树脂层16相同的程度厚的情况)相比，半导体装置200能够提高第一半导体元件10的散热性。
附图标记的说明
1 电路基板(基板的一个例子)
1a 表面(第二面的一个例子)
1b 背面(第一面的一个例子)
3 布线层
5、6 外部连接端子
7 第一树脂层
9 第二树脂层
10 第一半导体元件(第一元件的一个例子)
10A 第一半导体元件(元件的一个例子)
11 半导体层
12 绝缘层
13 支承基板
15 凸块电极(电极部的一个例子)
16 第三树脂层
50 第二半导体元件(第二元件的一个例子)
51、61 金属层
52、62 镀层
55、85 半导体基板
56、86 凸块电极
60 第一SMD部件(第二元件的一个例子)
70 第二SMD部件(第二元件的一个例子)
80 第三半导体元件(第三元件的一个例子)
90 第三SMD部件(第三元件的一个例子)
100、100A、100B、100C、100D、200 半导体装置。

Claims (14)

1.一种半导体装置，具备：
基板，具有第一面和位于上述第一面的相反侧的第二面；
第一元件，被设置在上述第一面侧；以及
第一树脂层，被设置在上述第一面侧，并在俯视状态下设置在上述第一元件的周围，
上述基板具有布线层，
上述第一元件具有：
半导体层；
电极部，位于上述半导体层的与上述基板对置的面侧；以及
绝缘层，隔着上述半导体层而位于与上述电极部的相反侧，
上述电极部与上述布线层连接，
上述第一树脂层距上述第一面的高度高于上述第一元件距上述第一面的高度。
2.根据权利要求1所述的半导体装置，其中，
上述第一树脂层与上述第一元件的侧面紧贴。
3.根据权利要求1或者2所述的半导体装置，其中，
上述第一树脂层被填充到上述第一元件与上述基板之间。
4.根据权利要求1～3中的任意一项所述的半导体装置，其中，
上述第一树脂层的相对介电常数为4以下。
5.根据权利要求1～4中的任意一项所述的半导体装置，其中，
上述第一树脂层是热固性树脂。
6.根据权利要求1～5中的任意一项所述的半导体装置，其中，
上述半导体装置还具备设置在上述第一面侧的外部连接端子，
上述外部连接端子距上述第一面的高度与上述第一树脂层距上述第一面的高度相同，或者上述外部连接端子距上述第一面的高度高于上述第一树脂层距上述第一面的高度。
7.根据权利要求1～6中的任意一项所述的半导体装置，其中，
上述半导体装置还具备：
第二元件，被设置在上述第二面侧；以及
第二树脂层，被设置在上述第二面侧而覆盖上述第二元件。
8.根据权利要求1～7中的任意一项所述的半导体装置，其中，
上述半导体装置还具备设置在上述第一面侧的第三元件，
上述第三元件被上述第一树脂层覆盖。
9.根据权利要求1～8中的任意一项所述的半导体装置，其中，
上述半导体装置还具备设置在上述第一元件上的第三树脂层，
上述第一树脂层包围上述第三树脂层。
10.根据权利要求9所述的半导体装置，其中，
上述第一树脂层与上述第三树脂层为同一平面。
11.根据权利要求9或者10所述的半导体装置，其中，
上述第三树脂层的相对介电常数低于Si的相对介电常数。
12.根据权利要求9～11中的任意一项所述的半导体装置，其中，
上述第三树脂层的电阻率高于Si的电阻率。
13.根据权利要求9～12中的任意一项所述的半导体装置，其中，
上述第三树脂层的导热系数高于SiO2的导热系数。
14.一种半导体装置的制造方法，该方法使用元件来制造半导体装置，
上述元件具有：
支承基板；
绝缘层，设置在上述支承基板的一面侧；
半导体层，隔着上述绝缘层而设置在与上述支承基板的相反侧；以及
电极部，隔着上述半导体层而设置在与上述绝缘层的相反侧，
上述半导体装置的制造方法包括：
通过使上述半导体层与基板的第一面对置，来使上述电极部与上述基板具有的布线层连接的工序；
在上述基板的第一面侧形成第一树脂层而覆盖上述元件的工序；
对上述第一树脂层进行磨削来使上述支承基板露出的工序；以及
对从上述第一树脂层露出的上述支承基板进行蚀刻而除去的工序。
CN201980014439.0A 2018-02-20 2019-02-12 半导体装置以及半导体装置的制造方法 Pending CN111742404A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018028214 2018-02-20
JP2018-028214 2018-02-20
PCT/JP2019/004853 WO2019163580A1 (ja) 2018-02-20 2019-02-12 半導体装置及び半導体装置の製造方法

Publications (1)

Publication Number Publication Date
CN111742404A true CN111742404A (zh) 2020-10-02

Family

ID=67687197

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980014439.0A Pending CN111742404A (zh) 2018-02-20 2019-02-12 半导体装置以及半导体装置的制造方法

Country Status (4)

Country Link
US (1) US11776865B2 (zh)
KR (2) KR20200103773A (zh)
CN (1) CN111742404A (zh)
WO (1) WO2019163580A1 (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005317704A (ja) * 2004-04-28 2005-11-10 Nec Corp 半導体装置、配線基板および配線基板製造方法
US20100193946A1 (en) * 2009-01-30 2010-08-05 Sanyo Electric Co., Ltd. Semiconductor module and manufacturing method thereof
JP2013201301A (ja) * 2012-03-26 2013-10-03 Tdk Corp 半導体装置、電子部品内蔵基板、及びこれらの製造方法
WO2014020783A1 (ja) * 2012-07-30 2014-02-06 パナソニック株式会社 放熱構造を備えた半導体装置
US20170117260A1 (en) * 2015-10-26 2017-04-27 Invensas Corporation Microelectronic Package for Wafer-Level Chip Scale Packaging with Fan-Out
US20170188458A1 (en) * 2015-12-28 2017-06-29 Taiwan Semiconductor Manufacturing Company, Ltd. Opening in the Pad for Bonding Integrated Passive Device in InFO Package

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1187576A (ja) 1997-09-12 1999-03-30 Toshiba Corp 基 板
US6372561B1 (en) * 2001-06-01 2002-04-16 Advanced Micro Devices, Inc. Fabrication of fully depleted field effect transistor formed in SOI technology with a single implantation step
JP2006179856A (ja) * 2004-11-25 2006-07-06 Fuji Electric Holdings Co Ltd 絶縁基板および半導体装置
JP4589269B2 (ja) 2006-06-16 2010-12-01 ソニー株式会社 半導体装置およびその製造方法
US8263437B2 (en) * 2008-09-05 2012-09-11 STATS ChiPAC, Ltd. Semiconductor device and method of forming an IPD over a high-resistivity encapsulant separated from other IPDS and baseband circuit
TWI509780B (zh) 2009-07-15 2015-11-21 Silanna Semiconductor Usa Inc 積體電路及其製造方法
EP3000134B1 (en) * 2013-05-22 2021-03-10 Shih-Yuan Wang Microstructure enhanced absorption photosensitive devices
KR20150000174A (ko) 2013-06-24 2015-01-02 삼성전기주식회사 전자 소자 모듈 및 그 제조 방법
JP2015195263A (ja) * 2014-03-31 2015-11-05 マイクロン テクノロジー， インク． 半導体装置及びその製造方法
US10085352B2 (en) * 2014-10-01 2018-09-25 Qorvo Us, Inc. Method for manufacturing an integrated circuit package
JP2017103426A (ja) * 2015-12-04 2017-06-08 イビデン株式会社 半導体パッケージおよびパッケージ・オン・パッケージ
US10424550B2 (en) * 2017-12-19 2019-09-24 National Chung Shan Institute Of Science And Technology Multi-band antenna package structure, manufacturing method thereof and communication device

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005317704A (ja) * 2004-04-28 2005-11-10 Nec Corp 半導体装置、配線基板および配線基板製造方法
US20100193946A1 (en) * 2009-01-30 2010-08-05 Sanyo Electric Co., Ltd. Semiconductor module and manufacturing method thereof
JP2013201301A (ja) * 2012-03-26 2013-10-03 Tdk Corp 半導体装置、電子部品内蔵基板、及びこれらの製造方法
WO2014020783A1 (ja) * 2012-07-30 2014-02-06 パナソニック株式会社 放熱構造を備えた半導体装置
US20150084180A1 (en) * 2012-07-30 2015-03-26 Panasonic Corporation Semiconductor device including heat dissipating structure
US20170117260A1 (en) * 2015-10-26 2017-04-27 Invensas Corporation Microelectronic Package for Wafer-Level Chip Scale Packaging with Fan-Out
US20170188458A1 (en) * 2015-12-28 2017-06-29 Taiwan Semiconductor Manufacturing Company, Ltd. Opening in the Pad for Bonding Integrated Passive Device in InFO Package

Also Published As

Publication number Publication date
US11776865B2 (en) 2023-10-03
KR20230100752A (ko) 2023-07-05
WO2019163580A1 (ja) 2019-08-29
KR20200103773A (ko) 2020-09-02
US20200381324A1 (en) 2020-12-03

Similar Documents

Publication Publication Date Title
CN110491843B (zh) 具有天线的半导体封装及其制造方法
US10490471B2 (en) Wafer-level packaging for enhanced performance
US20050104204A1 (en) Wafer-level package and its manufacturing method
US8497558B2 (en) System and method for wafer level packaging
CN107968075B (zh) 半导体封装以及制造方法
CN113272953A (zh) 半导体封装
JP2004071961A (ja) 複合モジュール及びその製造方法
US9299592B2 (en) Package structure and packaging method of wafer level chip scale package
US20110133296A1 (en) Semiconductor device, and communication apparatus and electronic apparatus having the same
US9799563B2 (en) Fan-out wafer level chip package structure and manufacturing method thereof
CN114284234A (zh) 一种封装结构和用于封装结构的制作方法
JP5056885B2 (ja) 集積回路装置
CN116171530A (zh) 包括被配置作为用于滤波器的盖的集成无源器件的封装件
WO2004105134A1 (en) An integrated circuit package
CN111384910A (zh) 晶体谐振器与控制电路的集成结构及其集成方法
CN111742404A (zh) 半导体装置以及半导体装置的制造方法
CN111384914A (zh) 晶体谐振器与控制电路的集成结构及其集成方法
US11984871B2 (en) Package comprising stacked filters
US20210376810A1 (en) Package comprising stacked filters with a shared substrate cap
CN117223098A (zh) 具有竖直热路径的高功率裸片散热器
US8618621B2 (en) Semiconductor device layer structure and method of fabrication
CN111384920A (zh) 晶体谐振器与控制电路的集成结构及其集成方法
CN111371424A (zh) 控制电路与体声波滤波器的集成方法和集成结构
CN111383993A (zh) 晶体谐振器与控制电路的集成结构及其集成方法
US11728424B2 (en) Isolation in a semiconductor device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination