CN111384914A - 晶体谐振器与控制电路的集成结构及其集成方法 - Google Patents

晶体谐振器与控制电路的集成结构及其集成方法 Download PDF

Info

Publication number
CN111384914A
CN111384914A CN201811643071.8A CN201811643071A CN111384914A CN 111384914 A CN111384914 A CN 111384914A CN 201811643071 A CN201811643071 A CN 201811643071A CN 111384914 A CN111384914 A CN 111384914A
Authority
CN
China
Prior art keywords
device wafer
layer
control circuit
forming
crystal resonator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811643071.8A
Other languages
English (en)
Inventor
秦晓珊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Smic Ningbo Co ltd Shanghai Branch
Ningbo Semiconductor International Corp Shanghai Branch
Original Assignee
Smic Ningbo Co ltd Shanghai Branch
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Smic Ningbo Co ltd Shanghai Branch filed Critical Smic Ningbo Co ltd Shanghai Branch
Priority to CN201811643071.8A priority Critical patent/CN111384914A/zh
Priority to US17/419,660 priority patent/US20220077232A1/en
Priority to PCT/CN2019/115651 priority patent/WO2020134601A1/zh
Priority to JP2021526613A priority patent/JP7128559B2/ja
Publication of CN111384914A publication Critical patent/CN111384914A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/15—Constructional features of resonators consisting of piezoelectric or electrostrictive material
    • H03H9/205—Constructional features of resonators consisting of piezoelectric or electrostrictive material having multiple resonators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/02—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/0538—Constructional combinations of supports or holders with electromechanical or other electronic elements
    • H03H9/0547—Constructional combinations of supports or holders with electromechanical or other electronic elements consisting of a vertical arrangement
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/0538—Constructional combinations of supports or holders with electromechanical or other electronic elements
    • H03H9/0547—Constructional combinations of supports or holders with electromechanical or other electronic elements consisting of a vertical arrangement
    • H03H9/0557—Constructional combinations of supports or holders with electromechanical or other electronic elements consisting of a vertical arrangement the other elements being buried in the substrate
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1007—Mounting in enclosures for bulk acoustic wave [BAW] devices
    • H03H9/1014—Mounting in enclosures for bulk acoustic wave [BAW] devices the enclosure being defined by a frame built on a substrate and a cap, the frame having no mechanical contact with the BAW device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1007—Mounting in enclosures for bulk acoustic wave [BAW] devices
    • H03H9/1042—Mounting in enclosures for bulk acoustic wave [BAW] devices the enclosure being defined by a housing formed by a cavity in a resin
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/15—Constructional features of resonators consisting of piezoelectric or electrostrictive material
    • H03H9/17—Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator
    • H03H9/19—Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator consisting of quartz
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/06—Forming electrodes or interconnections, e.g. leads or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/072—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by laminating or bonding of piezoelectric or electrostrictive bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/87—Electrodes or interconnections, e.g. leads or terminals
    • H10N30/875—Further connection or lead arrangements, e.g. flexible wiring boards, terminal pins
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N39/00—Integrated devices, or assemblies of multiple devices, comprising at least one piezoelectric, electrostrictive or magnetostrictive element covered by groups H10N30/00 – H10N35/00
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/02—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks
    • H03H2003/021—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks the resonators or networks being of the air-gap type

Landscapes

  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
  • Oscillators With Electromechanical Resonators (AREA)

Abstract

本发明提供了一种晶体谐振器与控制电路的集成结构及其集成方法。通过在形成有控制电路的器件晶圆中形成下空腔，并将压电谐振片形成在器件晶圆的正面上，以及利用半导体平面工艺形成封盖层以将压电谐振片封盖在上空腔中构成谐振器。并且，还可将半导体芯片进一步键合至同一器件晶圆的背面上，有利于进一步提高晶体谐振器的集成度，并实现片上调制晶体谐振器的参数。相比于传统的晶体谐振器，本发明中的晶体谐振器具备更小的尺寸，有利于降低晶体谐振器的功耗，以及本发明中的晶体谐振器也更易于与其他半导体元器件集成，从而能够提高器件的集成度。

Description

晶体谐振器与控制电路的集成结构及其集成方法
技术领域
本发明涉及半导体技术领域，特别涉及一种晶体谐振器与控制电路的集成结构及其集成方法。
背景技术
晶体谐振器是利用压电晶体的逆压电效应制成的谐振器件，是晶体振荡器和滤波器的关键元件，被广泛应用于高频电子信号，实现精确计时、频率标准和滤波等测量和信号处理系统中必不可少的频率控制功能。
随着半导体技术的不断发展，以及集成电路的普及，各种元器件的尺寸也趋于小型化。然而，目前的晶体谐振器不仅难以与其他半导体元器件集成，并且晶体谐振器的尺寸也较大。
例如，目前常见的晶体谐振器包括表面贴装型晶体谐振器，其具体是将基座和上盖通过金属焊接(或者，粘接胶)粘合在一起，以形成密闭腔室，晶体谐振器的压电谐振片位于所述密闭腔室中，并且使压电谐振片的电极通过焊盘或者引线与相应的电路电性连接。基于如上所述的晶体谐振器，其器件尺寸很难进一步缩减，并且所形成的晶体谐振器还需要通过焊接或者粘合的方式与对应的集成电路电性连接，从而进一步限制了所述晶体谐振器的尺寸。
发明内容
本发明的目的在于提供一种晶体谐振器与控制电路的集成方法，以解决现有的晶体谐振器其尺寸较大且不易于集成的问题。
为解决上述技术问题，本发明提供一种晶体谐振器与控制电路的集成结构，包括：
提供一器件晶圆，所述器件晶圆中形成有控制电路；
从所述器件晶圆的正面刻蚀所述器件晶圆，以形成所述晶体谐振器的下空腔；
在所述器件晶圆的正面上形成包括上电极、压电晶片和下电极的压电谐振片，所述压电谐振片位于所述下空腔的上方，以及形成第一连接结构，所述压电谐振片的上电极和下电极通过所述第一连接结构电性连接至所述控制电路；
在所述器件晶圆的正面上形成封盖层，所述封盖层遮罩所述压电谐振片，并与所述压电谐振片及所述器件晶圆围成所述晶体谐振器的上空腔；
在所述器件晶圆的背面上键合半导体芯片，以及形成第二连接结构，所述半导体芯片通过所述第二连接结构电性连接至所述控制电路。
本发明的又一目的在于提供一种晶体谐振器与控制电路的集成结构，包括：
器件晶圆，所述器件晶圆中形成有控制电路，以及在所述器件晶圆中还形成有下空腔，所述下空腔暴露于所述器件晶圆的正面；
压电谐振片，包括上电极、压电晶片和下电极，所述压电谐振片形成在所述器件晶圆的正面上并对应所述下空腔；
第一连接结构，用于使所述压电谐振片的上电极和下电极电连接至所述控制电路；
封盖层，形成在所述器件晶圆的正面上并遮罩所述压电谐振片，并且所述封盖层还与所述压电谐振片及所述器件晶圆围成上空腔；
半导体芯片，键合在所述器件晶圆的背面上；以及，
第二连接结构，用于使所述半导体芯片电连接至所述控制电路。
在本发明提供的晶体谐振器的集成方法中，通过半导体平面工艺在形成有控制电路的器件晶圆中形成下空腔，并将压电谐振片形成在该器件晶圆的正面上，以及进一步利用半导体平面工艺形成封盖层，以将压电谐振片封盖在上空腔中，从而实现控制电路和晶体谐振器能够集成在同一器件晶圆上。同时，还可将半导体芯片进一步集成在该器件晶圆的背面上，大大提高了晶体谐振器的集成度，并可实现片上调制晶体谐振器的参数(例如，晶体谐振器的温度漂移和频率矫正等原始偏差)，有利于提高晶体谐振器的性能。
可见，本发明提供的晶体谐振器，不仅使晶体谐振器能够实现与其他半导体元器集成，提高器件的集成度；并且，相比于传统的晶体谐振器(例如，表面贴装型晶体谐振器)，本发明提供的晶体谐振器的尺寸更小，有利于实现晶体谐振器的小型化，并能够减少制备成本和降低晶体谐振器的功耗。
附图说明
图1为本发明一实施例中的晶体谐振器的集成方法的流程示意图；
图2a～图2m为本发明一实施例中的晶体谐振器的集成方法在其制备过程中的结构示意图。
其中，附图标记如下：
100-器件晶圆； AA-器件区；
100U-正面； 100D-背面；
100A-基底晶圆； 100B-介质层；
110-控制电路；
111-第一电路；
111a-第一互连结构； 111b-第三互连结构；
112-第二电路；
112a-第二互连结构； 112b-第四互连结构；
120-下空腔；
200-压电谐振片；
210-下电极；
220-压电晶片；
230-上电极；
300-塑封层； 300a-通孔；
310-第三导电插塞； 320-互连线；
400-上空腔；
410-牺牲层；
420-封盖层； 420a-开口；
430-封堵插塞；
500-半导体芯片；
511-第一连接线； 512-第二连接线；
521-第一导电插塞； 522-第二导电插塞；
531-第一引出线； 532-第二引出线；
540-隔离介质层；
551-第一接触栓； 552-第二接触栓；
610-第一塑封层； 620-第二塑封层。
具体实施方式
本发明的核心思想在于提供了一种晶体谐振器与控制电路的集成结构及其形集成方法，通过半导体平面工艺将晶体谐振器和半导体芯片均集成在形成有控制电路的器件晶圆上。一方面，可以进一步缩减所形成的晶体谐振器的器件尺寸，另一方面，还可使所述晶体谐振器能够与其他半导体元器件集成，提高器件的集成度。
以下结合附图和具体实施例对本发明提出的晶体谐振器与控制电路的集成结构及其集成方法作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
图1为本发明一实施例中的晶体谐振器的集成方法的流程示意图，图2a～图2k为本发明一实施例中的晶体谐振器的集成方法在其制备过程中的结构示意图。以下结合附图对本实施例中形成晶体谐振器的各个步骤进行详细说明。
在步骤S100中，具体参考图2a所示，提供一器件晶圆100，所述器件晶圆100中形成有控制电路110。
具体的，所述器件晶圆100具有相对的正面100U和背面100D，所述控制电110包括多个互连结构，并且至少部分互连结构延伸至所述器件晶圆的正面。其中，所述控制电路110例如可用于对后续形成的压电谐振片施加电信号。
其中，可以在同一器件晶圆100上同时制备多个晶体谐振器，因此在所述器件晶圆100上对应定义有多个器件区AA，所述控制电路110形成在所述器件区AA中。
进一步的，所述控制电路110包括第一电路111和第二电路112，所述第一电路111和第二电路112用于与后续所形成的压电谐振片的上电极和下电极电性连接。
继续参考图2a所示，所述第一电路111包括第一晶体管、第一互连结构111a和第三互连结构111b，所述第一晶体管掩埋在所述器件晶圆100中，所述第一互连结构111a和第三互连结构111b均与所述第一晶体管连接并延伸至所述器件晶圆100的正面。其中，所述第一互连结构111a例如连接所述第一晶体管的漏极，所述二互连结构111b例如连接所述第一晶体管的源极。
类似的，所述第二电路112包括第二晶体管、第二互连结构112a和第四互连结构112b，所述第二晶体管掩埋在所述器件晶圆100中，所述第二互连结构112a和第四互连结构112b均与所述第二晶体管连接并延伸至所述器件晶圆100的正面。其中，所述第二互连结构112a例如连接所述第二晶体管的漏极，所述四互连结构112b例如连接所述第二晶体管的源极。
本实施例中，所述器件晶圆100包括基底晶圆100A和形成在所述基底晶圆100A上的介质层100B。以及，所述第一晶体管和所述第二晶体管均形成在所述基底晶圆100A上，所述介质层100B覆盖所述第一晶体管和第二晶体管，所述第三互连结构111b、所述第一互连结构111a、所述第二互连结构112a和所述第四互连结构112b均形成在所述介质层100B中并延伸至所述介质层100B的远离所述基底晶圆的表面。
此外，所述基底晶圆100A可以为硅晶圆，也可以为绝缘体上硅晶圆(silicon-on-insulator，SOI)。当所述基底晶圆100A为绝缘体上硅晶圆时，则所述基底晶圆可具体包括沿着由背面100D至正面100U依次层叠设置的底衬层、掩埋氧化层和顶硅层。
在步骤S200中，具体参考图2b所示，从所述器件晶圆100的正面刻蚀所述器件晶圆，以形成所述晶体谐振器的下空腔120。具体的，所述下空腔120从所述器件晶圆的正面100U暴露出，所述下空腔120例如用于为后续所形成的压电谐振片提供振动空间。
本实施例中，所述下空腔120形成在所述器件晶圆的所述介质层100B中，以及在每一所述器件区AA中均形成有所述下空腔120。即，形成所述下空腔120的方法包括：刻蚀所述介质层100B至所述基底晶圆100A，以在所述介质层100B中形成所述下空腔120。其中，所述下空腔120的深度可以根据实际需求调整，此处不做限定。例如，可使所述下空腔120仅形成在所述介质层100B中，或者可以使所述下空腔120从所述介质层100B进一步延伸至所述基底晶圆100A中等。
需要说明的是，附图中仅为示意性的标示出了下空腔120、第一电路和第二电路之间的位置关系，应当认识到在具体方案中可根据实际电路的布局对应调整第一电路和第二电路的的排布方式，此处不予限定。
如上所述，所述基底晶圆100A还可以为绝缘体上硅晶圆。当所述基底晶圆100A为绝缘体上硅晶圆时，则在形成所述下空腔时，还可进一步刻蚀顶硅层，以使所述下空腔从介质层进一步延伸至所述掩埋氧化层。
在步骤S300中，具体参考图2c～2e所示，在所述器件晶圆100的正面上形成包括上电极230、压电晶片220和下电极210的压电谐振片200，其中所述压电谐振片200的边缘搭接在所述下空腔120的侧壁上，以使所述压电谐振片200对应所述下空腔120，以及形成第一连接结构，所述压电谐振片的上电极230和下电极210通过所述第一连接结构电性连接至所述控制电路。
本实施例中，下电极210与第一电路111电性连接(具体的，下电极210与第一互连结构111a电性连接)，上电极230与第二电路112电性连接(具体的，上电极230与第二互连结构112a电性连接)。如此，即可通过所述控制电路110将电信号传输至所述压电谐振片200，以在所述压电谐振片200内产生电场，从而使压电谐振片200随着所述电场的大小发生相应程度的机械形变。当压电谐振片200内的电场的方向相反时，则压电谐振片200的形变方向也随之改变。因此，在利用所述控制电路120对压电谐振片200施加交流电时，则压电谐振片200的形变方向会随着电场的正负作收缩或膨胀的交互变化，从而产生机械振动。
具体的，所述压电谐振片200的形成方法例如包括如下步骤。
步骤一，具体参考图2c所示，在所述器件晶圆100的正面100U的设定位置上形成下电极210。本实施例中，所述下电极210围绕在所述下空腔120的外围并电连接所述第一电路111的第一互连结构111a。如此，即可使所述下电极210通过所述第一互连结构111a与所述第一晶体管电性连接，从而可利用第一晶体管控制电信号施加于所述下电极210上。
需要说明的是，本实施例中，下电极210覆盖所述第一互连结构111a，并进一步使下电极210未覆盖所述第三互连结构111b。以及，下电极210也未覆盖所述第四互连结构112b和第二互连结构112a。
其中，所述下电极210的材质例如银。以及，可依次利用薄膜沉积工艺、光刻工艺和刻蚀工艺形成所述下电极210；或者，也可以利用蒸镀工艺形成所述下电极210。
步骤二，继续参考图2c所示，键合压电晶片220至所述下电极210，所述压电晶片220位于所述下空腔120的上方。具体的，所述压电晶片220的边缘搭接在所述下空腔120的侧壁上并位于所述下电极210上，其中所述压电晶片220例如可以为石英晶片。
步骤三，继续参考图2c所示，在所述压电晶片220上形成上电极230。与下电极210类似的，所述上电极230也可以采用蒸镀工艺形成或薄膜沉积工艺形成，其材质例如为银。
需要说明的是，本实施例中，通过半导体工艺将所述下电极210、压电晶片220和上电极230依次形成在所述器件晶圆100上。然而，在其他实施例中，也可将上电极和下电极分别形成在压电晶片的两侧上，并将三者作为整体键合至所述器件晶圆上。
此外，如上所述，所形成的压电谐振片200中，其上电极230和下电极210通过第一连接结构分别电性连接至所述第二互连结构112a和第一互连结构111a。
具体的，所述第一连接结构包括第一连接件和第二连接件，其中所述第一连接件连接所述第一互连结构111a和所述压电谐振片的下电极210，所述第二连接件连接所述第二互连结构112a和所述压电谐振片的上电极230。
本实施例中，所述下电极210位于所述器件晶圆100的正面上并位于所述压电晶片220的下方，并从所述压电晶片220中延伸出，以使所述下电极210覆盖所述第一互连结构111a。因此可以认为，所述下电极210中从所述压电晶片延伸出的部分构成所述第一连接件。
当然，在其他实施例中，还可以在形成所述下电极之前，在所述器件晶圆100上形成第一连接件，并使所述第一连接件与所述第一互连结构电连接。以及，在形成所述下电极之后，使所述第一连接件电连接所述下电极210。此时，所述第一连接件例如包括重新布线层，所述重新布线层和所述第一互连结构连接，以及在所述器件晶圆上形成所述下电极之后，所述重新布线层即与所述下电极210电连接。
进一步的，在形成上电极230之后形成所述第二连接件，以实现上电极230和所述第二互连结构112a的电性连接。其中，所述第二连接件可以由一互连线和导电插塞(例如为第三导电插塞)构成，所述第三导电插塞的底部连接所述第二互连结构112a，所述第三导电插塞的顶部连接所述互连线的一端，以及所述互连线的另一端至少部分覆盖上电极230以和所述上电极230连接。具体的，所述第二连接件的形成方法包括：
首先，具体参考图2d所示，在所述器件晶圆100的正面上形成塑封层300；其中，所述塑封层300覆盖所述压电晶片220并暴露出所述上电极230，所述塑封层300的材质例如包括聚酰亚胺；
接着，继续参考图2d所示，在所述塑封层300中形成通孔300a，所述通孔300a贯穿所述塑封层300以暴露出所述第二互连结构112a；
接着，具体参考图2e所示，在所述通孔300a中填充导电材料以形成导电插塞(例如为第三导电插塞310)，所述第三导电插塞310的底部与所述第二互连结构112a电性连接，所述第三导电插塞310的顶部暴露于所述塑封层300；
接着，继续参考图2e所示，在所述塑封层300上形成互连线320，并去除所述塑封层。其中，所述互连线320的一端与所述上电极230连接，所述互连线320的另一端与所述第三导电插塞310电性连接，从而使所述上电极230通过所述互连线320和所述第三导电插塞310连接至所述第二电路112的第二互连结构112a。。
当然，作为替代的方案中，所述上电极形成在所述压电晶片上，并进一步从所述压电晶片上延伸出以构成上电极延伸部，此时可使第三导电插塞位于所述上电极延伸部的下方，并使第二连接件的第三导电插塞的底部连接至所述第二互连结构，以及使所述第二连接件的第三导电插塞的顶部连接至所述上电极延伸部，并支撑所述上电极延伸部。
在替代方案中，可以在形成所述上电极之前形成所述第二连接件的所述第三导电插塞。具体的，所述上电极和所述第二连接件的第三导电插塞的形成方法包括：
首先，在所述器件晶圆100上形成塑封层；本实施例中，所述塑封层覆盖所述器件晶圆100并暴露出所述压电晶片220；
接着，在所述塑封层中形成通孔，并在所述通孔中填充导电材料以形成第三导电插塞，所述第三导电插塞与所述第二互连结构112a电性连接；
接着，在所述压电晶片220上形成上电极，所述上电极至少部分覆盖所述压电晶片220，并从所述压电晶片220上延伸至所述塑封层，以覆盖所述第三导电插塞，从而使所述上电极通过所述第三导电插塞与所述第二互连结构112a电性连接。
在步骤S400中，具体参考图2f～图2g所示，在所述器件晶圆100的正面上形成封盖层420，所述封盖层420遮罩所述压电谐振片200，并与所述压电谐振片200及所述器件晶圆围成所述晶体谐振器的上空腔400。
即，所述压电谐振片200即封闭在所述上空腔400中，以使所述压电谐振片200能够在所述下空腔120和所述上空腔400中振动。
具体的，形成所述封盖层420以围出所述上空腔400的方法例如包括以下步骤。
第一步骤，具体参考图2f所示，在所述器件晶圆100的表面上形成牺牲层410，所述牺牲层410覆盖所述压电谐振片200。
第二步骤，继续参考图2f所示，在所述器件晶圆100的表面上形成封盖材料层，所述封盖材料层覆盖所述牺牲层410的表面和侧壁，以包覆所述牺牲层410。本实施例中，所述封盖材料层还延伸覆盖所述器件晶圆的表面。
其中，所述牺牲层410所占据的空间，即对应后续需形成的上空腔。因此，可通过调整所述牺牲层的高度，以相应的调整最终所形成的上空腔的高度。应当认识到，所述上空腔的高度可根据实际需求相应的调整，此处不做限制。
第三步骤，具体参考图2g所示，在所述封盖材料层中形成至少一个开口420a，以构成所述封盖层420，其中所述开口420a暴露出所述牺牲层410。
第四步骤，继续参考图2g所示，通过所述开口420a去除所述牺牲层410，以形成所述上空腔400
可选的方案中，具体参考图2h所示，还包括：封堵所述封盖层420上的所述开口，以封闭所述上空腔400，并使所述压电谐振片200封盖在所述上空腔400中。具体的，通过在所述开口中形成封堵插塞430，以密封所述上空腔400。
继续参考图2h所示，在封堵所述封盖层420之后，还可在所述器件晶圆100的正面100U上形成第一塑封层610，以利用所述第一塑封层610覆盖整个器件晶圆的正面上的结构(包括，覆盖所述封盖层中位于所述上空腔外侧的外表面和第一布线层)，以对第一塑封层610下方的结构进行保护。
在步骤S500中，具体参考图2i～图2l所示，在所述器件晶圆的背面上键合半导体芯片，所述半导体芯片通过第二连接结构电性连接至所述控制电路。
其中，所述半导体芯片中例如形成有驱动电路，所述驱动电路用于提供一电信号，所述电信号通过所述控制电路，并进一步传输至所述压电谐振片200上，以控制所述压电谐振片200的机械形变。
具体的，所述第二连接结构包括导电插塞和连接线。此时，例如可利用所述连接线和所述导电插塞，将所述控制电路的连接端口从器件晶圆的正面引出至器件晶圆的背面。
其中，所述第二连接结构的形成方法例如包括：
首先，具体参考图2c所示，在所述器件晶圆100的正面上形成连接线，所述连接线电连接所述控制电路；本实施例中，在所述器件晶圆100的正面上形成有第一连接线511和第二连接线512，所述第一连接线511电连接所述第三互连结构111b，所述第二连接线512电连接所述第四互连结构112b；
接着，具体参考图2j所示，从所述器件晶圆100的背面刻蚀所述器件晶圆以形成连接孔，所述连接孔均贯穿所述器件晶圆100，以暴露出所述连接线；本实施例中，形成连接孔时包括形成第一连接孔和第二连接孔，所述第一连接孔和所述第二连接孔分别暴露出所述第一连接线511和所述第二连接线512；
此外，具体参考图2i所示，还可以在刻蚀所述器件晶圆以形成第一连接孔和第二连接孔之前，从所述器件晶圆100的背面减薄所述器件晶圆100，以缩减所述器件晶圆的厚度。如此一来，在形成第一连接孔和第二连接孔时，即可降低所形成的连接孔的深度，有利于保障所形成的连接孔的形貌。
接着，具体参考图2j所示，在所述连接孔中填充导电材料，以形成导电插塞，所述导电插塞的一端与所述连接线连接，所述导电插塞的另一端用于电连接所述半导体芯片。
本实施例中，即相应的形成有第一导电插塞521和第二导电插塞522，所述第一导电插塞521的一端与第一连接线511连接，所述第一导电插塞521的另一端用于电连接所述半导体芯片500，所述第二导电插塞522的一端与第二连接线512连接，所述第二导电插塞522的另一端用于电连接所述半导体芯片500。
需要说明的是，本实施例的第二连接结构的形成方法中，所述导电插塞是在形成连接线之后，从器件晶圆100的背面刻蚀所述器件晶圆以形成。然而，在其他实施例中，所述导电插塞也可以在形成连接线之前，从所述器件晶圆的正面形成。
例如，在其他实施例中，所述第二连接结构的形成方法包括：
首先，从所述器件晶圆100的正面刻蚀所述器件晶圆，以形成连接孔；本实施例中，在形成所述第一塑封层之前，刻蚀所述器件晶圆以形成所述连接孔(同样的，可以包括形成第一连接孔和第二连接孔)；
接着，在所述连接孔中填充导电材料，以形成导电插塞；本实施例中，即可分别形成第一导电插塞521和第二导电插塞522；
接着，在所述器件晶圆的正面上形成连接线，所述连接线连接所述导电插塞和所述控制电路。本实施例中包括形成第一连接线511和第二连接线512，所述第一连接线511连接所述第一导电插塞521和所述第三互连结构111b，所述第二重新布线512层连接所述第二导电插塞522和所述第四互连结构112b；
接着，从所述器件晶圆100的背面减薄所述器件晶圆，直至暴露出所述导电插塞。本实施例中即暴露出第一导电插塞521和所述第二导电插塞522，以用于与所述半导体芯片500电连接。或者，当所述第一导电插塞和第二导电插塞贯穿所述器件晶圆时，则从器件晶圆的背面减薄器件晶圆的步骤可以省略。
可选的方案中，所述第二连接结构的形成方法还包括：
首先，具体参考图2k所示，在所述器件晶圆100的背面上形成引出线，所述引出线覆盖所述导电插塞第；本实施例中，包括形成第一引出线531和第二引出线532，所述第一引出线531覆盖所述第一导电插塞521，所述第二引出线532覆盖所述第二导电插塞522；
接着，继续参考图2k所示，在所述器件晶圆100的背面上形成塑封层540，所述塑封层540覆盖所述第一引出线531和所述第二引出线532；以及，
接着，在所述塑封层540中形成接触孔，并在所述接触孔中填充导电材料以形成接触栓，所述接触栓的底部电连接所述引出线，所述接触栓的顶部用于电连接所述半导体芯片；本实施例中，包括形成第一接触孔和第二接触孔，并在所述第一接触孔和所述第二接触孔中填充导电材料，以分别形成第一接触栓551和第二接触栓552，所述第一接触栓551的底部电连接所述第一引出线531，所述第一接触栓551的顶部用于电连接所述半导体芯片，所述第二接触栓552的底部电连接所述第二引出线532，所述第二接触栓552的顶部用于电连接所述半导体芯片。
可以认为，通过设置所述引出线，可以使控制电路的连接端口在器件晶圆100的背面上灵活设置(例如，可使用于连接半导体芯片的连接端口靠近所述下空腔的位置上，从而使半导体芯片能够对应键合在整个晶体谐振器的中间区域)。
本实施例中，具体参考图2k和图2l所示，所述引出线覆盖所述导电插塞并往靠近所述下空腔120的方向延伸(即，往器件中心延伸)，从而在后续键合所述半导体芯片时，即可在使半导体芯片500相应的往器件中心设置。本实施例中，所述第一引出线531覆盖所述第一导电插塞521并往靠近所述下空腔120的方向延伸，第二引出线532覆盖所述第二导电插塞522并往靠近所述下空腔120的方向延伸。以及，所述第一接触栓551连接所述第一引线层531靠近所述下空腔120的端部，所述第二接触栓552连接所述第二引线层532靠近所述下空腔120的端部。
进一步的，所述半导体芯片相对于所述器件晶圆100构成异质芯片。即，所述半导体芯片的基底材质不同于所述器件晶圆100的基底材质。例如，本实施例中，器件晶圆100的基底材质为硅，则所述异质芯片的基底材质可以为III-V族半导体材料或Ⅱ-Ⅵ族半导体材料(具体例如包括锗、锗硅或砷化镓等)。
可选的方案中，具体参考图2m所示，在所述器件晶圆100上形成第二顿化层620，所述第二塑封层620覆盖所述半导体芯片，以及覆盖所述塑封层540。
可以理解的是，利用所述第二塑封层620覆盖减薄面上的整个器件晶圆结构，以封盖第二塑封层620下方的结构并对第二塑封层620下方的结构进行保护。其中，所述第二塑封层620的材质例如包括光刻胶。
此外需要说明的是，本实施例中，是优先在器件晶圆的正面上依次形成压电谐振片和封盖层，接着在器件晶圆的背面上键合半导体芯片。然而，在其他实施例中，还可以优先在器件晶圆的背面上键合半导体芯片，接着在器件晶圆的正面上依次形成压电谐振片和封盖层。
具体的，在另一个实施例中，晶体谐振器与控制电路的集成方法包括：
首先，在所述器件晶圆的背面上键合半导体芯片，并使所述半导体芯片通过第二连接结构电性连接至所述控制电路；
接着，在所述器件晶圆的背面上形成第二塑封层，以覆盖所述半导体芯片；
接着，从所述器件晶圆的正面刻蚀所述器件晶圆，以形成所述晶体谐振器的下空腔；
接着，在所述器件晶圆的正面上依次形成所述压电谐振片和所述封盖层，并使所述压电谐振片的上电极和下电极通过第一连接结构电性连接至所述控制电路。
基于如上所述的形成方法，本实施例中对所形成的晶体谐振器与控制电路的集成结构进行说明，具体可结合图2a～图2m所示，所述晶体谐振器包括：
器件晶圆100，所述器件晶圆100中形成有控制电路，以及在所述器件晶圆100中还形成有下空腔120，所述下空腔120暴露于所述器件晶圆的正面；本实施例中，所述控制电路中的至少部分互连结构延伸至所述器件晶圆100的正面；
压电谐振片200，包括上电极230、压电晶片220和下电极210，所述压电谐振200形成在所述器件晶圆100的正面上并对应所述下空腔；本实施例中，所述压电谐振片200的边缘搭接在所述下空腔120的侧壁上；
第一连接结构，用于使所述压电谐振片200的上电极230和下电极210电连接至控制电路；以及，
封盖层420，形成在所述器件晶圆100的正面上并遮罩所述压电谐振片200，并且所述封盖层420还与所述压电谐振片及所述器件晶圆围成上空腔400；
半导体芯片500，键合在所述器件晶圆100的背面上；其中，所述半导体芯片中例如形成有驱动电路，用于产生电信号，并将电信号经由所述控制电路100传输至压电谐振片200；
第二连接结构，用于使所述半导体芯片500电连接至所述控制电路。
进一步的，所述半导体芯片500可相对于所述器件晶圆100构成异质芯片。即，所述半导体芯片的基底材质不同于所述器件晶圆100的基底材质。例如，本实施例中，器件晶圆100的基底材质为硅，则所述异质芯片的基底材质可以为III-V族半导体材料或Ⅱ-Ⅵ族半导体材料(具体例如包括锗、锗硅或砷化镓等)。
通过在器件晶圆100中形成下空腔120，并可利用半导体工艺技术形成封盖层420，以将所述压电谐振片200封盖在上空腔400中，从而可确保所述压电谐振片200能够在所述上空腔400和所述下空腔120中震荡，如此，即可使压电谐振片200能够和控制电路集成在同一器件晶圆上。同时，还可进一步将半导体芯片键合至器件晶圆100上，进而可利用半导体芯片并经由所述控制电路110，实现片上调制晶体谐振器的温度漂移和频率矫正等原始偏差，有利于提高晶体谐振器的性能。可见，本实施例中的晶体谐振器，不仅能够提高器件的集成度，并且基于半导体工艺所形成的晶体谐振器其的尺寸更小，从而还能够进一步降低器件功耗。
继续参考图2a所示，所述控制电路包括第一电路111和第二电路112，所述第一电路111和所述第二电路112分别与所述压电谐振片200的上电极和下电极电性连接。
具体的，所述第一电路111包括第一晶体管、第一互连结构111a和第三互连结构111b，所述第一晶体管掩埋在所述器件晶圆100中，所述第一互连结构111a和第三互连结构111b均与所述第一晶体管电连接，并均延伸至所述器件晶圆100的正面。其中，所述第一互连结构111a与所述下电极210电性连接，所述第三互连结构111b与所述半导体芯片电连接。
类似的，所述第二电路112包括第二晶体管、第二互连结构112a和第四互连结构112b，所述第二晶体管掩埋在所述器件晶圆100中，所述第二互连结构112a和第四互连结构112b均与所述第二晶体管电连接，并均延伸至所述器件晶圆100的正面。其中，所述第二互连结构112a与所述上电极230电性连接，所述第四互连结构112b与所述半导体芯片电连接。
进一步的，所述第一连接结构包括第一连接件和第二连接件，所述第一连接件连接所述第一互连结构111a和所述压电谐振片的下电极210，所述第二连接件连接所述第二互连结构112a和所述压电谐振片的上电极230。
本实施例中，所述下电极210形成在所述器件晶圆100的正面上，并且围绕在所述下空腔120的外围，以及所述下电极210还横向延伸出所述压电晶片220以构成下电极延伸部，所述下电极延伸部覆盖所述第一电路111的所述第一互连结构111a，以使所述下电极210与所述第一电路111的第一互连结构111a电性连接。因此，可以认为，所述下电极延伸部即构成所述第一连接件。
以及，所述上电极230形成在所述压电晶片220上，并使所述上电极230通过所述第二连接件与所述第二电路112的所述第二互连结构112a电性连接。
具体的，用于连接所述上电极230和所述第二电路112的第二连接件包括：导电插塞(例如第三导电插塞)和互连线。所述第三导电插塞形成在所述器件晶圆100的正面上，并且所述第三导电插塞的底部与所述第二互连结构112a连接。以及，所述互连线的一端覆盖所述上电极230，所述互连线的另一端覆盖所述第三导电插塞的顶部，以使所述互连线和所述第三导电插塞连接。应当认识到，此时还可利用所述第三导电插塞支撑所述互连线。
此外，在其他实施例中，所述第二连接件可仅包括导电插塞，并使所述导电插塞的一端电连接所述上电极230，所述导电插塞的另一端电连接所述第二互连结构112a。例如，使所述上电极从压电晶片上延伸至所述导电插塞的端部上。
进一步的，所述第二连接结构包括：导电插塞和连接线。其中，所述导电插塞贯穿所述器件晶圆100，以使所述导电插塞的一端延伸至所述器件晶圆的正面，以及使所述导电插塞的另一端延伸至所述器件晶圆的背面并和所述半导体芯片500电连接；以及，所述连接线形成在所述器件晶圆100的正面上，所述连接线连接所述导电插塞和所述控制电路。
本实施例中，第二连接结构的导电插塞包括第一导电插塞521和第二导电插塞522，以及连接线包括第一连接线511和第二连接线512。其中，所述第一连接线511连接所述第一导电插塞521和所述第三互连结构111b，所述第二连接线512连接所述第二导电插塞522和所述第四互连结构112b。
即，利用所述导电插塞和所述连接线，实现控制电路中用于电连接半导体芯片的连接端口能够从器件晶圆的正面引出至器件晶圆的背面，从而可以将半导体芯片设置在器件晶圆的背面上，并从器件晶圆的背面与控制电路电性连接。
可选的方案中，所述第二连接结构还包括引出线和接触栓。所述引出线形成在所述器件晶圆100的背面上，所述引出线的一端连接所述导电插塞，所述接触栓的底部电连接所述引出线的另一端，所述接触栓的顶部电连接所述半导体芯片500。
本实施例中，所述第二连接结构中的引出线包括第一引出线531和第二引出线532，以及所述接触栓包括第一接触栓551和第二接触栓552。所述第一引出线531的一端连接所述第一导电插塞521，所述第一接触栓551的底部电连接所述第一引出线531的另一端，所述第一接触栓551的顶部电连接所述半导体芯片500；以及，所述第二引出线532的一端连接所述第二导电插塞522，所述第二接触栓552的底部电连接所述第二引出线532的另一端，所述第二接触栓552的顶部电连接所述半导体芯片500。
进一步的，所述引出线在覆盖所述导电插塞的基础上还往靠近所述下空腔120的方向延伸。本实施例中，即所述第一引出线531覆盖所述第一导电插塞521并往靠近所述下空腔120的方向延伸，以及第一接触栓551与所述第一引出线531靠近下空腔120的端部连接。如此一来，即可将半导体芯片500键合在靠近下空腔120的位置上，使得半导体芯片500更靠近器件的中心位置。
继续参考图2a所示，本实施例中，所述器件晶圆100包括基底晶圆100A和介质层100B。其中，所述第一晶体管和所述第二晶体管均形成在所述基底晶圆100A上，所述介质层100B形成在所述基底晶圆100A上并覆盖所述第一晶体管和所述第二晶体管，以及所述第三互连结构111b、所述第一互连结构111a、所述第四互连结构112b和所述第二互连结构112a均形成在所述介质层100B中并延伸至所述介质层100B的远离所述基底晶圆100A的表面。
继续参考图2m所示，本实施例的所述封盖层400中形成至少一个开口，并在所述开口中填充有封堵插塞430，以封闭所述上空腔400，从而使所述压电谐振片200封闭在所述上空腔400中。
以及，所述晶体谐振器还包括第一塑封层610，所述第一塑封层610形成在所述器件晶圆100的正面上，并且所述第一塑封层610覆盖所述封盖层420位于所述上空腔400外侧的外表面。即，利用所述第一塑封层610封盖整个器件晶圆正面上的结构，以对第一塑封层610下方的结构进行保护。以及，所述晶体谐振器还包括第二塑封层620，所述第二塑封层620形成在所述器件晶圆100的背面上并覆盖所述半导体芯片。可以认为，利用所述第一塑封层610和第二塑封层620封装所述晶体谐振器。
综上所述，本发明提供的晶体谐振器的集成方法中，通过在形成控制电路的器件晶圆中形成下空腔，并将压电谐振片进一步形成在该器件晶圆上，接着再通过半导体平面工艺形成封盖层，以将所述压电谐振片封盖在上空腔中构成晶体谐振器，从而实现了控制电路和晶体谐振器集成在同一器件晶圆上。基于此，还可将例如形成有驱动电路的半导体芯片进一步键合至该器件晶圆上，即半导体芯片、控制电路和晶体谐振器均集成在同一器件晶圆上，从而有利于实现片上调制晶体谐振器的温度漂移和频率矫正等原始偏差。并且，相比于传统的晶体谐振器(例如，表面贴装型晶体谐振器)，本发明中基于半导体平面工艺所形成的晶体谐振器，具备更小的尺寸，从而可相应的降低晶体谐振器的功耗。此外本发明中的晶体谐振器更也易于与其他半导体元器件集成，有利于提高器件的集成度。同时，本发明中的压电谐振片能够形成在器件晶圆的背面，有利于提高晶体谐振器的工艺灵活性。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (28)

1.一种晶体谐振器与控制电路的集成方法，其特征在于，包括：
提供一器件晶圆，所述器件晶圆中形成有控制电路；
从所述器件晶圆的正面刻蚀所述器件晶圆，以形成所述晶体谐振器的下空腔；
在所述器件晶圆的正面上形成包括上电极、压电晶片和下电极的压电谐振片，所述压电谐振片位于所述下空腔的上方，以及形成第一连接结构，所述压电谐振片的上电极和下电极通过所述第一连接结构电性连接至所述控制电路；
在所述器件晶圆的正面上形成封盖层，所述封盖层遮罩所述压电谐振片，并与所述压电谐振片及所述器件晶圆围成所述晶体谐振器的上空腔；
在所述器件晶圆的背面上键合半导体芯片，以及形成第二连接结构，所述半导体芯片通过所述第二连接结构电性连接至所述控制电路。
2.如权利要求1所述的晶体谐振器与控制电路的集成方法，其特征在于，所述器件晶圆包括基底晶圆和形成在所述基底晶圆上的介质层，所述下空腔形成在所述介质层中。
3.如权利要求2所述的晶体谐振器与控制电路的集成方法，其特征在于，所述基底晶圆为绝缘体上硅基底，包括沿着由所述背面至所述正面的方向依次层叠设置的底衬层、掩埋氧化层和顶硅层；以及，所述下空腔还从所述介质层延伸至所述掩埋氧化层。
4.如权利要求1所述的晶体谐振器与控制电路的集成方法，其特征在于，所述压电谐振片的形成方法包括：
在所述器件晶圆正面的设定位置上形成下电极；
键合压电晶片至所述下电极；
在所述压电晶片上形成所述上电极；或者，
所述压电谐振片的上电极和下电极形成在压电晶片上，三者作为整体键合至所述器件晶圆的正面上。
5.如权利要求4所述的晶体谐振器与控制电路的集成方法，其特征在于，形成所述下电极的方法包括蒸镀工艺或薄膜沉积工艺；以及，形成所述上电极的方法包括蒸镀工艺或薄膜沉积工艺。
6.如权利要求1所述的晶体谐振器与控制电路的集成方法，其特征在于，所述控制电路包括第一互连结构和第二互连结构，所述第一连接结构包括第一连接件和第二连接件；
其中，所述第一连接件连接所述第一互连结构和所述压电谐振片的下电极，所述第二连接件连接所述第二互连结构和所述压电谐振片的上电极。
7.如权利要求6所述的晶体谐振器与控制电路的集成方法，其特征在于，所述下电极位于所述器件晶圆的正面上，并且所述下电极还从所述压电晶片的下方延伸出以和所述第一互连结构电性连接，所述下电极中从所述压电晶片延伸出的部分构成所述第一连接件。
8.如权利要求6所述的晶体谐振器与控制电路的集成方法，其特征在于，在形成所述下电极之前，在所述器件晶圆上形成所述第一连接件，所述第一连接件与所述第一互连结构电连接，以及在所述器件晶圆上形成所述下电极之后，所述第一连接件电连接所述下电极。
9.如权利要求8所述的晶体谐振器与控制电路的集成方法，其特征在于，所述第一连接件包括重新布线层，所述重新布线层和所述第一互连结构连接；以及，在所述器件晶圆上形成所述下电极之后，所述互连线与所述下电极电连接。
10.如权利要求6所述的晶体谐振器与控制电路的集成方法，其特征在于，所述第二连接件的形成方法包括：
在所述器件晶圆的正面上形成塑封层；
在所述塑封层中形成通孔，并在所述通孔中填充导电材料以形成导电插塞，所述导电插塞的底部电性连接所述第二互连结构，所述导电插塞的顶部暴露于所述塑封层；
在形成有所述上电极之后，所述上电极延伸出所述压电晶片至所述导电插塞的顶部，以使所述上电极和所述导电插塞电性连接；或者，在形成所述有上电极之后，在所述塑封层上形成互连线，所述互连线的一端覆盖所述上电极，所述互连线的另一端覆盖所述导电插塞；以及，
去除所述塑封层。
11.如权利要求1所述的晶体谐振器与控制电路的集成方法，其特征在于，形成所述封盖层以围出所述上空腔的方法包括：
在所述器件晶圆的正面上形成牺牲层，所述牺牲层覆盖所述压电谐振片；
在所述器件晶圆的正面上形成封盖材料层，所述封盖材料层覆盖所述牺牲层的表面和侧壁以包覆所述牺牲层；以及，
在所述封盖材料层中形成至少一个开口，以构成所述封盖层，其中所述开口暴露出所述牺牲层，并通过所述开口去除所述牺牲层，以形成所述上空腔。
12.如权利要求11所述的晶体谐振器与控制电路的集成方法，其特征在于，在形成所述上空腔之后还包括：
封堵所述封盖层上的所述开口，以封闭所述上空腔，并使所述压电谐振片封盖在所述上空腔中。
13.如权利要求1所述的晶体谐振器与控制电路的集成方法，其特征在于，所述第二连接结构的形成方法包括：
从所述器件晶圆的正面刻蚀所述器件晶圆，以形成连接孔；
在所述连接孔中填充导电材料，以形成导电插塞；
在所述器件晶圆的正面上形成连接线，所述连接线连接所述导电插塞和所述控制电路；以及，
从所述器件晶圆的背面减薄所述器件晶圆，直至暴露出所述导电插塞，以用于与所述半导体芯片电连接。
14.如权利要求1所述的晶体谐振器与控制电路的集成方法，其特征在于，所述第二连接结构形成方法包括：
在所述器件晶圆的正面上形成连接线，所述连接线电连接所述控制电路；
从所述器件晶圆的背面刻蚀所述器件晶圆以形成连接孔，所述连接孔均贯穿所述器件晶圆，以暴露出所述连接线；以及，
在所述连接孔中填充导电材料以形成导电插塞，所述导电插塞的一端与所述连接线连接，所述导电插塞的另一端用于电连接所述半导体芯片。
15.如权利要求13或14所述的晶体谐振器与控制电路的集成方法，其特征在于，所述第二连接结构形成方法还包括：
在所述器件晶圆的背面上形成引出线，所述引出线覆盖所述导电插塞；
在所述器件晶圆的背面上形成塑封层，所述塑封层覆盖所述引出线；以及，
在所述塑封层中形成接触孔，并在所述接触孔中填充导电材料以形成接触栓，所述接触栓的底部电连接所述引出线，所述接触栓的顶部用于电连接所述半导体芯片；
在键合所述半导体芯片时，所述半导体芯片键合在所述塑封层上并与所述接触栓的顶部电连接。
16.如权利要求1所述的晶体谐振器与控制电路的集成方法，其特征在于，在形成所述封盖层之后，以及在键合所述半导体芯片之前还包括：在所述器件晶圆的正面上形成第一塑封层，所述第一塑封层覆盖所述器件晶圆的正面和所述封盖层位于所述上空腔外侧的外表面；
以及，在键合所述半导体芯片之后还包括：在所述器件晶圆的背面上形成第二塑封层，所述第二塑封层覆盖所述半导体芯片。
17.如权利要求1所述的晶体谐振器与控制电路的集成方法，其特征在于，优先在所述器件晶圆的正面上依次形成所述压电谐振片和所述封盖层，接着在所述器件晶圆的背面上键合半导体芯片；
或者，优先在所述器件晶圆的背面上键合半导体芯片，接着在所述器件晶圆的正面上依次形成所述压电谐振片和所述封盖层。
18.一种晶体谐振器与控制电路的集成结构，其特征在于，包括：
器件晶圆，所述器件晶圆中形成有控制电路，以及在所述器件晶圆中还形成有下空腔，所述下空腔暴露于所述器件晶圆的正面；
压电谐振片，包括上电极、压电晶片和下电极，所述压电谐振片形成在所述器件晶圆的正面上并对应所述下空腔；
第一连接结构，用于使所述压电谐振片的上电极和下电极电连接至所述控制电路；
封盖层，形成在所述器件晶圆的正面上并遮罩所述压电谐振片，并且所述封盖层还与所述压电谐振片及所述器件晶圆围成上空腔；
半导体芯片，键合在所述器件晶圆的背面上；以及，
第二连接结构，用于使所述半导体芯片电连接至所述控制电路。
19.如权利要求18所述的晶体谐振器与控制电路的集成结构，其特征在于，所述器件晶圆包括基底晶圆和形成在所述基底晶圆上的介质层，所述下空腔形成在所述介质层中。
20.如权利要求19所述的晶体谐振器与控制电路的集成方法，其特征在于，所述基底晶圆为绝缘体上硅基底，包括沿着由所述背面至所述正面的方向依次层叠设置的底衬层、掩埋氧化层和顶硅层；以及，所述下空腔还从所述介质层延伸至所述掩埋氧化层。
21.如权利要求18所述的晶体谐振器与控制电路的集成结构，其特征在于，所述控制电路包括第一互连结构和第二互连结构，所述第一连接结构包括第一连接件和第二连接件；
其中，所述第一连接件连接所述第一互连结构和所述压电谐振片的下电极，所述第二连接件连接所述第二互连结构和所述压电谐振片的上电极。
22.如权利要求21所述的晶体谐振器与控制电路的集成结构，其特征在于，所述下电极形成在所述器件晶圆的正面上并从所述压电晶片延伸出以和所述第一互连结构电性连接，所述下电极从所述压电晶片延伸出的部分构成所述第一连接件。
23.如权利要求21所述的晶体谐振器与控制电路的集成结构，其特征在于，所述第二连接件包括导电插塞，所述导电插塞的一端电连接所述上电极，所述导电插塞的另一端电连接所述第二互连结构。
24.如权利要求21所述的晶体谐振器与控制电路的集成结构，其特征在于，所述第二连接件包括：
导电插塞，形成在所述器件晶圆的正面上，并且所述导电插塞的底部与所述第二互连结构电连接；以及，
互连线，所述互连线的一端覆盖所述上电极，所述互连线的另一端覆盖所述导电插塞的顶部，以使所述互连线和所述导电插塞连接。
25.如权利要求18所述的晶体谐振器与控制电路的集成结构，其特征在于，所述第二连接结构包括：
导电插塞，贯穿所述器件晶圆，以使所述导电插塞的一端延伸至所述器件晶圆的正面，以及使所述导电插塞的另一端延伸至所述器件晶圆的背面并和所述半导体芯片电连接；以及，
连接线，形成在所述器件晶圆的正面上，所述连接线连接所述导电插塞和所述控制电路。
26.如权利要求25所述的晶体谐振器与控制电路的集成结构，其特征在于，所述第二连接结构还包括：
引出线，形成在所述器件晶圆的背面上，所述引出线的一端连接所述导电插塞；
接触栓，所述接触栓的底部电连接所述引出线的另一端，所述接触栓的顶部电连接所述半导体芯片。
27.如权利要求18所述的晶体谐振器与控制电路的集成结构，其特征在于，所述封盖层中形成至少一个开口，并在所述开口中填充有封堵插塞，以封闭所述上空腔。
28.如权利要求18所述的晶体谐振器与控制电路的集成结构，其特征在于，还包括：
第一塑封层，形成在所述器件晶圆的正面上，并覆盖所述封盖层位于所述上空腔外侧的外表面；以及，
第二塑封层，形成在所述器件晶圆的背面上，并覆盖所述半导体芯片。
CN201811643071.8A 2018-12-29 2018-12-29 晶体谐振器与控制电路的集成结构及其集成方法 Pending CN111384914A (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201811643071.8A CN111384914A (zh) 2018-12-29 2018-12-29 晶体谐振器与控制电路的集成结构及其集成方法
US17/419,660 US20220077232A1 (en) 2018-12-29 2019-11-05 Integrated structure of and integrated method for crystal resonator and control circuit
PCT/CN2019/115651 WO2020134601A1 (zh) 2018-12-29 2019-11-05 晶体谐振器与控制电路的集成结构及其集成方法
JP2021526613A JP7128559B2 (ja) 2018-12-29 2019-11-05 水晶共振器と制御回路との集積構造及びその集積方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811643071.8A CN111384914A (zh) 2018-12-29 2018-12-29 晶体谐振器与控制电路的集成结构及其集成方法

Publications (1)

Publication Number Publication Date
CN111384914A true CN111384914A (zh) 2020-07-07

Family

ID=71127439

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811643071.8A Pending CN111384914A (zh) 2018-12-29 2018-12-29 晶体谐振器与控制电路的集成结构及其集成方法

Country Status (4)

Country Link
US (1) US20220077232A1 (zh)
JP (1) JP7128559B2 (zh)
CN (1) CN111384914A (zh)
WO (1) WO2020134601A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111384915A (zh) * 2018-12-29 2020-07-07 中芯集成电路（宁波）有限公司上海分公司 晶体谐振器与控制电路的集成结构及其集成方法
CN111403334B (zh) * 2018-12-29 2023-07-28 中芯集成电路（宁波）有限公司上海分公司 晶体谐振器与控制电路的集成结构及其集成方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1337779A (zh) * 2000-05-02 2002-02-27 株式会社村田制作所 压电谐振部件
US20130147319A1 (en) * 2011-12-12 2013-06-13 International Business Machines Corporation Loading element of a film bulk acoustic resonator
US20150243879A1 (en) * 2012-01-20 2015-08-27 International Business Machines Corporation Backside integration of rf filters for rf front end modules and design structure

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05259739A (ja) * 1992-03-16 1993-10-08 Alps Electric Co Ltd 発振ユニット
JP3303777B2 (ja) * 1998-06-02 2002-07-22 株式会社村田製作所 圧電共振子
US7248131B2 (en) 2005-03-14 2007-07-24 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Monolithic vertical integration of an acoustic resonator and electronic circuitry
JP2009027477A (ja) 2007-07-19 2009-02-05 Citizen Finetech Miyota Co Ltd 圧電発振器
CN101132169A (zh) * 2007-09-19 2008-02-27 杨绍华 一种smd晶体谐振器用陶瓷封装件及其生产工艺
CN201266912Y (zh) * 2008-09-18 2009-07-01 深圳市星光华电子有限公司 石英晶体谐振器
JP5806547B2 (ja) * 2011-08-05 2015-11-10 日本電波工業株式会社 圧電デバイス及び圧電デバイスの製造方法
CN202906852U (zh) * 2012-10-24 2013-04-24 江西捷英达科技有限公司 抗冲击石英晶体谐振器
JP2015103983A (ja) 2013-11-26 2015-06-04 セイコーエプソン株式会社 電子素子、振動デバイス、発振器、電子機器、移動体及び振動デバイスの製造方法
CN106877836B (zh) 2015-12-14 2020-12-18 中芯国际集成电路制造(上海)有限公司 一种薄膜体声波谐振器及其制造方法和电子装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1337779A (zh) * 2000-05-02 2002-02-27 株式会社村田制作所 压电谐振部件
US20130147319A1 (en) * 2011-12-12 2013-06-13 International Business Machines Corporation Loading element of a film bulk acoustic resonator
US20150243879A1 (en) * 2012-01-20 2015-08-27 International Business Machines Corporation Backside integration of rf filters for rf front end modules and design structure

Non-Patent Citations (5)

* Cited by examiner, † Cited by third party
Title
G. WU ET AL: "《Wafer-Level Vacuum-Packaged High-Performance AlN-on-SOI Piezoelectric Resonator for Sub-100-MHz Oscillator Applications》", 《IEEE TRANSACTIONS ON INDUSTRIAL ELECTRONICS》 *
朱健编著: "《微米纳米技术丛书·MEMS与微系统系列 RF MEMS器件设计、加工和应用》", 31 December 2012, 国防工业出版社 *
王迎军主编: "《新型材料科学与技术 无机材料卷 下》", 31 October 2016 *
邱成军，曹姗姗，卜丹编著: "《微机电系统（MEMS）工艺基础与应用》", 29 February 2016, 哈尔滨工业大学出版社 *
陈文元，张卫平，陈迪著: "《非硅MEMS技术及其应用》", 31 March 2015, 上海交通大学出版社 *

Also Published As

Publication number Publication date
JP2022508129A (ja) 2022-01-19
WO2020134601A1 (zh) 2020-07-02
US20220077232A1 (en) 2022-03-10
JP7128559B2 (ja) 2022-08-31

Similar Documents

Publication Publication Date Title
CN111384916B (zh) 晶体谐振器与控制电路的集成结构及其集成方法
WO2020134602A1 (zh) 晶体谐振器与控制电路的集成结构及其集成方法
CN111384914A (zh) 晶体谐振器与控制电路的集成结构及其集成方法
CN111384918B (zh) 晶体谐振器与控制电路的集成结构及其集成方法
CN111384912B (zh) 晶体谐振器与控制电路的集成结构及其集成方法
CN111384910A (zh) 晶体谐振器与控制电路的集成结构及其集成方法
CN111384917B (zh) 晶体谐振器与控制电路的集成结构及其集成方法
CN111403334B (zh) 晶体谐振器与控制电路的集成结构及其集成方法
CN111384915A (zh) 晶体谐振器与控制电路的集成结构及其集成方法
CN111384921B (zh) 晶体谐振器与控制电路的集成结构及其集成方法
CN111384920A (zh) 晶体谐振器与控制电路的集成结构及其集成方法
CN111383993A (zh) 晶体谐振器与控制电路的集成结构及其集成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20200707